JP6531731B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6531731B2 JP6531731B2 JP2016143298A JP2016143298A JP6531731B2 JP 6531731 B2 JP6531731 B2 JP 6531731B2 JP 2016143298 A JP2016143298 A JP 2016143298A JP 2016143298 A JP2016143298 A JP 2016143298A JP 6531731 B2 JP6531731 B2 JP 6531731B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- cell
- layer
- outer peripheral
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 154
- 230000002093 peripheral effect Effects 0.000 claims description 128
- 239000000758 substrate Substances 0.000 claims description 58
- 230000015556 catabolic process Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims 21
- 239000002344 surface layer Substances 0.000 claims 2
- 210000000746 body region Anatomy 0.000 description 9
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
半導体基板(10)と、半導体基板の表面(10a)及び裏面(10b)に配置された電極と、を備え、縦型の半導体素子が形成されたセル領域(12)と、半導体基板の厚さ方向と直交する平面でセル領域を囲んでいる外周領域(14)と、が形成された半導体装置であって、
半導体基板は、
セル領域の表面に形成された表側半導体層(26,28,30)と、
外周領域の表面に形成され、耐圧を向上するための耐圧向上部(40)と、
セル領域及び外周領域の裏面に形成された裏側半導体層(32,34,38)と、
セル領域における表側半導体層と裏側半導体層との間、及び、外周領域における耐圧向上部と裏側半導体層との間に形成されたドリフト層(36)と、を有し、
外周領域では、セル領域に対して、ドリフト層が裏面側に突出しており、
裏側半導体層とドリフト層との境界面では、外周領域におけるドリフト層の突出により形成された段差部分(36a)が曲面形状をなし、
段差部分は、外周領域におけるセル領域との境界とは距離をおいてセル領域の内部に形成されている。
先ず、図1〜図3に基づき、半導体装置100の概略構成について説明する。
本実施形態において、第1実施形態に示した半導体装置100と共通する部分についての説明は割愛する。
以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
Claims (4)
- 半導体基板(10)と、前記半導体基板の表面(10a)及び裏面(10b)に配置された電極と、を備え、縦型の半導体素子が形成されたセル領域(12)と、前記半導体基板の厚さ方向と直交する平面で前記セル領域を囲んでいる外周領域(14)と、が形成された半導体装置であって、
前記半導体基板は、
前記セル領域の前記表面における表層に形成された表側半導体層(26,28,30)と、
前記外周領域の前記表面における表層に形成され、耐圧を向上するための耐圧向上部(40)と、
前記セル領域及び前記外周領域の前記裏面における表層に形成された裏側半導体層(32,34,38)と、
前記セル領域における前記表側半導体層と前記裏側半導体層との間、及び、前記外周領域における前記耐圧向上部と前記裏側半導体層との間に形成されたドリフト層(36)と、を有し、
前記外周領域では、前記セル領域に対して、前記ドリフト層が前記裏面側に突出しており、
前記裏側半導体層と前記ドリフト層との境界面では、前記外周領域における前記ドリフト層の突出により形成された段差部分(36a)が曲面形状をなし、
前記段差部分は、前記外周領域における前記セル領域との境界とは距離をおいて前記セル領域の内部に形成されている半導体装置。 - 前記セル領域は、前記厚さ方向と直交する平面において、前記外周領域と隣接して環状に形成されたセル外側領域(12a)と、前記セル外側領域に囲まれているセル内側領域(12b)と、を有し、
前記セル内側領域の前記表側半導体層は、前記半導体素子として機能し、
前記セル外側領域の前記表側半導体層は、前記半導体素子として機能しない請求項1に記載の半導体装置。 - 前記半導体素子は、IGBT素子であり、
前記セル内側領域の前記表側半導体層には、エミッタ領域が形成されていることにより前記IGBT素子として機能し、
前記セル外側領域の前記表側半導体層には、前記エミッタ領域が形成されておらず、前記IGBT素子として機能しない請求項2に記載の半導体装置。 - 前記半導体素子は、IGBT素子であり、
前記裏側半導体層は、前記裏面に露出するコレクタ層と、前記コレクタ層と前記ドリフト層との間に形成されたフィールドストップ層と、を有し、
前記フィールドストップ層と前記ドリフト層側との境界面では、前記段差部分が曲面形状をなしている請求項1〜3のいずれか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016143298A JP6531731B2 (ja) | 2016-07-21 | 2016-07-21 | 半導体装置 |
PCT/JP2017/023902 WO2018016283A1 (ja) | 2016-07-21 | 2017-06-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016143298A JP6531731B2 (ja) | 2016-07-21 | 2016-07-21 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018014417A JP2018014417A (ja) | 2018-01-25 |
JP2018014417A5 JP2018014417A5 (ja) | 2018-09-20 |
JP6531731B2 true JP6531731B2 (ja) | 2019-06-19 |
Family
ID=60992126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016143298A Active JP6531731B2 (ja) | 2016-07-21 | 2016-07-21 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6531731B2 (ja) |
WO (1) | WO2018016283A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108511512A (zh) * | 2018-02-05 | 2018-09-07 | 东南大学 | 一种带有波浪型场限环结构的功率半导体器件及其制备方法 |
JP6904279B2 (ja) * | 2018-02-27 | 2021-07-14 | 三菱電機株式会社 | 半導体装置およびその製造方法並びに電力変換装置 |
JP7338242B2 (ja) * | 2019-05-30 | 2023-09-05 | 株式会社デンソー | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2689047B2 (ja) * | 1991-07-24 | 1997-12-10 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタとその製造方法 |
JP4167313B2 (ja) * | 1997-03-18 | 2008-10-15 | 株式会社東芝 | 高耐圧電力用半導体装置 |
JP2002170963A (ja) * | 2000-12-01 | 2002-06-14 | Sanken Electric Co Ltd | 半導体素子、半導体装置、及び半導体素子の製造方法 |
JP2003303966A (ja) * | 2002-04-11 | 2003-10-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP5366297B2 (ja) * | 2009-02-10 | 2013-12-11 | 富士電機株式会社 | 半導体装置 |
US8709893B2 (en) * | 2011-08-23 | 2014-04-29 | Alpha & Omega Semiconductor, Inc. | Method of making a low-Rdson vertical power MOSFET device |
JP6150542B2 (ja) * | 2013-02-04 | 2017-06-21 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
JP5967065B2 (ja) * | 2013-12-17 | 2016-08-10 | トヨタ自動車株式会社 | 半導体装置 |
WO2015159436A1 (ja) * | 2014-04-18 | 2015-10-22 | 富士電機株式会社 | 半導体装置の製造方法 |
JP6534813B2 (ja) * | 2015-01-08 | 2019-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
-
2016
- 2016-07-21 JP JP2016143298A patent/JP6531731B2/ja active Active
-
2017
- 2017-06-29 WO PCT/JP2017/023902 patent/WO2018016283A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2018014417A (ja) | 2018-01-25 |
WO2018016283A1 (ja) | 2018-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6614326B2 (ja) | 半導体装置 | |
JP4945594B2 (ja) | 電力用半導体装置 | |
JP5396756B2 (ja) | 半導体装置 | |
JP6844147B2 (ja) | 半導体装置 | |
JP3751463B2 (ja) | 高耐圧半導体素子 | |
JP5636808B2 (ja) | 半導体装置 | |
JP4265684B1 (ja) | 半導体装置 | |
JP5044950B2 (ja) | 半導体装置 | |
WO2017099096A1 (ja) | 半導体装置 | |
JP6561611B2 (ja) | 半導体装置 | |
JPWO2017010393A1 (ja) | 半導体装置および半導体装置の製造方法 | |
CN109075199B (zh) | 半导体装置 | |
JP7230969B2 (ja) | 半導体装置 | |
JP6637012B2 (ja) | 半導体装置 | |
JP7143575B2 (ja) | 半導体装置 | |
JP6531731B2 (ja) | 半導体装置 | |
JP2003174169A (ja) | 半導体装置 | |
JP2011243915A (ja) | 半導体装置及びその製造方法 | |
JP5512455B2 (ja) | 半導体装置 | |
JP5751125B2 (ja) | 半導体装置 | |
JP7091714B2 (ja) | 半導体装置 | |
JP5238866B2 (ja) | 電力用半導体装置 | |
JP2007511913A (ja) | 改良された安全動作領域機能を有するigbtカソードのデザイン | |
JP7327672B2 (ja) | 半導体装置 | |
JP7338242B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180807 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190506 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6531731 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |