JP7274974B2

JP7274974B2 - 半導体装置

Info

Publication number: JP7274974B2
Application number: JP2019147118A
Authority: JP
Inventors: 裕次林田; 龍上馬場
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-08-09
Filing date: 2019-08-09
Publication date: 2023-05-17
Anticipated expiration: 2039-08-09
Also published as: JP2021028922A

Description

本発明は、隣り合うＩＧＢＴ領域及びダイオード領域が規定された半導体基板を備える半導体装置に関する。

ＩＧＢＴ（Insulated Gate Bipolar Transistor）の一種であるＲＣ－ＩＧＢＴ（Reverse Conducting IGBT：逆導通型ＩＧＢＴ）は、隣り合うＩＧＢＴ領域とダイオード領域とが規定された半導体基板を備える。

一般的に、トレンチゲート型のＩＧＢＴでは、電圧印加時にトレンチ下部に電界が集中しやすい。一方、ダイオードが配設された半導体基板が厚い場合には、ダイオードの電気特性が悪化する。このことに鑑みて、ダイオード領域の半導体基板の厚さを、ＩＧＢＴ領域の半導体基板の厚さよりも薄くしたＲＣ－ＩＧＢＴが提案されている（例えば特許文献１）。

特開２０１０－１１４２４８号公報

しかしながら、特許文献１の技術のように半導体基板の裏面に段差を設けると、後工程であるパッケージ組立工程において、例えばベース板や絶縁基板などに当該裏面を取り付けるときに空間やボイドが生じてしまうという問題があった。

そこで、本発明は、上記のような問題点を鑑みてなされたものであり、半導体装置の取り付け時における不具合を抑制可能な技術を提供することを目的とする。

本発明に係る半導体装置は、隣り合うＩＧＢＴ領域及びダイオード領域が規定された半導体基板を備え、前記半導体基板の表面のうちの前記ＩＧＢＴ領域の表面であるＩＧＢＴ表面にトレンチが配設され、前記半導体基板の前記表面のうちの前記ダイオード領域の表面であるダイオード表面は、前記ＩＧＢＴ表面から窪んでおり、前記半導体基板の前記表面の反対側の裏面と前記トレンチの下端との間の距離は、前記半導体基板の前記裏面と前記ダイオード表面との間の距離に対応し、前記ＩＧＢＴ表面に配設された第２不純物層と、前記ダイオード表面に配設され、前記第２不純物層と同じ導電型を有し、かつ前記第２不純物層よりも不純物濃度が低い第３不純物層と、前記第３不純物層上に配設されずに前記第２不純物層上に配設されたバリアメタルと、前記バリアメタル及び前記第３不純物層上に配設された電極とをさらに備える。

本発明によれば、ダイオード表面はＩＧＢＴ表面から窪んでいるため、取り付け時の不具合を抑制することができる。

実施の形態１に係る半導体装置の構成を示す断面図である。実施の形態２に係る半導体装置の構成を示す断面図である。実施の形態３に係る半導体装置の構成を示す断面図である。実施の形態４に係る半導体装置の構成を示す断面図である。

＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の構成を示す断面図である。図１の半導体装置は、ＲＣ－ＩＧＢＴであり、半導体基板１と、絶縁層２，３と、ゲート電極４と、バリアメタル５と、表面電極６と、裏面電極７とを備える。

半導体基板１には、隣り合うＩＧＢＴ領域５１及びダイオード領域５２が規定されている。以下、半導体基板１の表面のうちのＩＧＢＴ領域５１の表面を「ＩＧＢＴ表面」と記し、半導体基板１の表面のうちのダイオード領域５２の表面を「ダイオード表面」と記して説明する。また、半導体基板１の表面の反対側の裏面のうちのＩＧＢＴ領域５１の裏面を「ＩＧＢＴ裏面」と記し、半導体基板１の裏面のうちのダイオード領域５２の裏面を「ダイオード裏面」と記して説明する。なお、半導体基板１は、通常の半導体ウェハから構成されてもよいし、エピタキシャル成長層から構成されてもよい。また、半導体基板１は、Ｎ型を有してもよいしＰ型を有してもよい。

まず、ＩＧＢＴ領域５１、及び、ＩＧＢＴ領域５１に配設されたＩＧＢＴの一例について説明する。

ＩＧＢＴ表面にはｐ＋層１ａが配設され、ｐ＋層１ａ下にはｐ層１ｂが配設されている。ｐ＋層１ａ及びｐ層１ｂのそれぞれはＰ型を有しており、ｐ＋層１ａのＰ型の不純物濃度は、ｐ層１ｂのＰ型の不純物濃度よりも高くなっている。ｐ＋層１ａはオーミックコンタクトを得るためのいわゆるコンタクト領域であり、ｐ層１ｂはベース層である。

ＩＧＢＴ表面には、ｐ＋層１ａ及びｐ層１ｂを貫通するように１以上のトレンチ１ｃが配設されている。トレンチ１ｃの深さは、例えば５～６μｍである。トレンチ１ｃ内には絶縁層２が配設され、絶縁層２上にはポリシリコンなどの導電材料がトレンチ１ｃに埋め込まれた態様でゲート電極４が配設されている。なお、いずれかのトレンチ１ｃ、例えば、ＩＧＢＴ領域５１とダイオード領域５２との境界周辺に位置するトレンチ１ｃには、ゲート電極４ではなくダミー電極が配設されてもよい。

ゲート電極４上及びゲート電極４周辺のｐ＋層１ａ上には、ゲート電極４と表面電極６とを絶縁する絶縁層３が配設されている。絶縁層３及びｐ＋層１ａ上には、これらを覆うバリアメタル５が配設され、バリアメタル５上にはエミッタ電極として機能する表面電極６が配設されている。表面電極６は例えばＡｌＳｉ，ＡｌＣｕ（Ａｌはアルミニウム、Ｓｉは珪素、Ｃｕは銅である）を含む。例えば、表面電極６がＡｌＳｉを含む場合には、アロイスパイクを抑制するために、バリアメタル５はＴｉ，ＴｉＮ（Ｔｉはチタン、Ｎは窒素である）を含むように構成される。

ＩＧＢＴ裏面にはコレクタ層として機能するｐ＋層１ｄが配設され、ｐ＋層１ｄよりも深い部分にはｎ層１ｅが配設されている。ｐ＋層１ｄはｐ＋層１ａと同様にＰ型を有しており、ｎ層１ｅはＮ型を有している。ｐ＋層１ｄ上には、コレクタ電極として機能する裏面電極７が配設されている。裏面電極７は例えばＴｉ／Ｎｉ／Ａｕ（Ｎｉはニッケル、Ａｕは金である）の積層構造を含む。

次に、ダイオード領域５２、及び、ダイオード領域５２に配設されたダイオードの一例について説明する。

ダイオード表面にはアノード層として機能するｐ＋層１ａ（第１不純物層）が配設され、ＩＧＢＴ表面のｐ＋層１ａと接続されている。ｐ＋層１ａ上にはｐ＋層１ａを覆うバリアメタル５が配設され、ＩＧＢＴ表面のバリアメタル５と接続されている。バリアメタル５上にはアノード電極として機能する表面電極６が配設され、ＩＧＢＴ表面の表面電極６と接続されている。

ダイオード裏面にはカソード層として機能するｎ＋層１ｆが配設されている。ｎ＋層１ｆはＮ型を有しており、ｎ＋層１ｆのＮ型の不純物濃度は、ｎ層１ｅのＮ型の不純物濃度よりも高くなっている。ｎ＋層１ｆよりも深い部分にはｎ層１ｅが配設され、ＩＧＢＴ裏面のｎ層１ｅと接続されている。ｎ＋層１ｆ上には、カソード電極として機能する裏面電極７が配設され、ＩＧＢＴ裏面の裏面電極７と接続されている。

ここで本実施の形態１では、ダイオード表面はＩＧＢＴ表面から窪んでいるが、ダイオード裏面及びＩＧＢＴ裏面は概ね段差がない平面を形成している。そして、ＩＧＢＴ裏面とトレンチ１ｃの下端との間の距離Ｄ１は、ダイオード裏面とダイオード表面との間の距離Ｄ２に対応している。なお、距離Ｄ１が距離Ｄ２に対応するとは、距離Ｄ１が距離Ｄ２と同一または同程度であることを意味する。図１の一例では、距離Ｄ１は、距離Ｄ２と同程度である。そして、距離Ｄ１は、ダイオード裏面とダイオード表面のｐ＋層１ａの下端との間の距離Ｄ３と同じである。なお、ダイオード裏面は、ｐ＋層１ｄ及びｎ＋層１ｆの裏面電極７側の面に限ったものではなく、例えば、ｎ層１ｅの裏面電極７側の面であってもよい。

＜実施の形態１のまとめ＞
以上のように構成された本実施の形態１によれば、ＩＧＢＴ領域５１の半導体基板１の厚さよりも、ダイオード領域５２の半導体基板１の厚さが薄くなる。このため、ＩＧＢＴ領域５１のＩＧＢＴの電界集中を抑制しつつ、ダイオード領域５２のダイオードの電気抵抗（オン抵抗）を下げることによってダイオードの電気特性を高めることができる。

なお、ダイオード領域５２の半導体基板１の厚さを薄くする構成として、ダイオード裏面がＩＧＢＴ裏面から窪んだ構成が考えられる。しかしながら、このように半導体基板１の裏面に段差を設けると、後工程であるパッケージ組立工程において、例えばベース板や絶縁基板などに当該裏面を取り付けるときに空間やボイドが生じてしまう。この結果、接触抵抗が上昇し、半導体装置にとって重要な放熱性に影響を与えるなどの新たな問題が生じる。これに対して本実施の形態１では、ダイオード表面がＩＧＢＴ表面から窪んでいるので、このような新たな問題が生じることを抑制することができる。

また本実施の形態１では、ＩＧＢＴ裏面とトレンチ１ｃの下端との間の距離Ｄ１は、ダイオード裏面とダイオード表面との間の距離Ｄ２に対応している。このような構成によれば、例えばＲＩＥ（Reactive Ion Etching）などによって、ＩＧＢＴ領域５１のトレンチ１ｃの形成と、ダイオード領域５２の半導体基板１の薄化とを同時に行うことができるので、半導体装置の製造効率を高めることができる。

＜実施の形態２＞
図２は、本発明の実施の形態２に係る半導体装置の構成を示す断面図である。以下、本実施の形態２に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付し、異なる構成要素について主に説明する。

本実施の形態２では、ＩＧＢＴ表面には第２不純物層であるｐ＋層１ａが配設されている。ダイオード表面には、ｐ＋層１ａ及びｐ層１ｂと同じ導電型を有し、かつｐ＋層１ａ及びｐ層１ｂよりもＰ型の不純物濃度が低い第３不純物層である低濃度ｐ層１ｇが配設されている。例えば、ｐ＋層１ａのイオンドーズ量は、１０^１４～１０^１５［ｃｍ^－２］のオーダーであり、ｐ層１ｂのイオンドーズ量は、１０^１３～１０^１４［ｃｍ^－２］のオーダーであり、低濃度ｐ層１ｇのイオンドーズ量は、１０^１２［ｃｍ^－２］のオーダーである。

バリアメタル５は、ダイオード表面の低濃度ｐ層１ｇ上に配設されずに、ＩＧＢＴ表面のｐ＋層１ａ上に配設されている。電極である表面電極６は、バリアメタル５及び低濃度ｐ層１ｇ上に配設されている。

ここで、表面電極６がＡｌＳｉを含み、バリアメタル５がＴｉＮを含む構成では、実施の形態１のように、ダイオード表面にｐ＋層１ａが配設される。このような構成によれば、ダイオード表面とＴｉとの間において良好なオーミックコンタクトを実現することができ、ダイオード領域５２の接触抵抗を下げることができる。しかしながらこのような構成では、アノード層であるｐ＋層１ａから多量のホールキャリアが流れるため、リカバリ電流が大きくなることがある。

このことに鑑みて本実施の形態２では、バリアメタル５は、ダイオード表面上に配設されずに、ＩＧＢＴ表面上に配設されている。これにより、ダイオード表面にｐ＋層１ａが配設されなくてもダイオード領域５２の接触抵抗を低減することができるので、良好なオン電圧を実現することができる。

そして本実施の形態２では、バリアメタル５をダイオード表面上に配設しないことにより、ｐ＋層１ａではなく低濃度ｐ層１ｇがダイオード表面に配設される。これにより、アノード層である低濃度ｐ層１ｇからホールキャリアが流れることを抑制することができるので、良好なリカバリ特性を得ることができる。また、コスト及び生産性の向上も期待できる。

＜実施の形態３＞
図３は、本発明の実施の形態３に係る半導体装置の構成を示す断面図である。以下、本実施の形態３に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付し、異なる構成要素について主に説明する。

本実施の形態３に係る半導体装置では、実施の形態１の表面電極６（図１）は、ダイオード表面において、第１部分電極であるダミー電極８と、第２部分電極である表面電極９とを備える。

ダミー電極８は、ＩＧＢＴ表面に対するダイオード表面の窪みに埋設されている。ＩＧＢＴ表面とダミー電極８の上面とは概ね段差がない平坦な平面を形成する。なお、ダミー電極８は、例えば、実施の形態１の表面電極６と同様にＡｌＳｉ，ＡｌＣｕを含むか、Ｗ（Ｗはタングステンである）または非晶質材を含む。

表面電極９は、バリアメタル５及びダミー電極８上に配設されている。表面電極９は、例えば、実施の形態１の表面電極６と同様にＡｌＳｉ，ＡｌＣｕを含む。

以上のような本実施の形態３に係る半導体装置によれば、ダミー電極８を配設することで、表面電極９の上面を概ね段差がない平坦な平面にすることができる。なお、表面電極９では、固相接合である金属ワイヤを用いた配線を行うため、表面電極９の上面の段差の影響をほとんど受けることがない。しかしながら、本実施の形態３のように表面電極９の上面の段差を抑制することで、より安定したワイヤ接続を行うことができる。

＜実施の形態４＞
図４は、本発明の実施の形態４に係る半導体装置の構成を示す断面図である。以下、本実施の形態４に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付し、異なる構成要素について主に説明する。

ダイオード領域５２の半導体基板１の厚みが小さくなると、良好なダイオード特性を得ることができる。しかしながら、ＩＧＢＴ表面とダイオード表面との間の段差が大きく、その間の勾配が急峻であると、逆バイアスを印加した際に、ＩＧＢＴ表面とダイオード表面との間の境界周辺に位置するトレンチ１ｃに電解集中が発生し、半導体装置に不具合が発生することがある。

そこで本実施の形態４では、このような電界集中を抑制するために、第４不純物層であるｐ層１ｂは、ＩＧＢＴ領域５１とダイオード領域５２との境界周辺に位置するトレンチ１ｃの下部を覆うように構成されている。このような構成によれば、距離Ｄ１が距離Ｄ２と同程度である限りにおいて、ダイオード領域５２の半導体基板１の厚みを、ＩＧＢＴ裏面とトレンチ１ｃの下端との間の距離Ｄ１よりもある程度短くしても（例えば距離Ｄ１の３／４程度にしても）、電解集中による不具合を抑制することができる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１半導体基板、１ａｐ＋層、１ｂｐ層、１ｃトレンチ、１ｇ低濃度ｐ層、５バリアメタル、６，９表面電極、８ダミー電極、５１ＩＧＢＴ領域、５２ダイオード領域、Ｄ１，Ｄ２，Ｄ３距離。

Claims

隣り合うＩＧＢＴ領域及びダイオード領域が規定された半導体基板を備え、
前記半導体基板の表面のうちの前記ＩＧＢＴ領域の表面であるＩＧＢＴ表面にトレンチが配設され、
前記半導体基板の前記表面のうちの前記ダイオード領域の表面であるダイオード表面は、前記ＩＧＢＴ表面から窪んでおり、
前記半導体基板の前記表面の反対側の裏面と前記トレンチの下端との間の距離は、前記半導体基板の前記裏面と前記ダイオード表面との間の距離に対応し、
前記ＩＧＢＴ表面に配設された第２不純物層と、
前記ダイオード表面に配設され、前記第２不純物層と同じ導電型を有し、かつ前記第２不純物層よりも不純物濃度が低い第３不純物層と、
前記第３不純物層上に配設されずに前記第２不純物層上に配設されたバリアメタルと、
前記バリアメタル及び前記第３不純物層上に配設された電極と
をさらに備える、半導体装置。
請求項１に記載の半導体装置であって、
前記電極は、
前記ＩＧＢＴ表面に対する前記ダイオード表面の窪みに埋設された第１部分電極と、
前記バリアメタル及び前記第１部分電極上に配設された第２部分電極と
を含む、半導体装置。
隣り合うＩＧＢＴ領域及びダイオード領域が規定された半導体基板を備え、
前記半導体基板の表面のうちの前記ＩＧＢＴ領域の表面であるＩＧＢＴ表面にトレンチが配設され、
前記半導体基板の前記表面のうちの前記ダイオード領域の表面であるダイオード表面は、前記ＩＧＢＴ表面から窪んでおり、
前記半導体基板の前記表面の反対側の裏面と前記トレンチの下端との間の距離は、前記半導体基板の前記裏面と前記ダイオード表面との間の距離に対応し、
前記ＩＧＢＴ領域と前記ダイオード領域との境界周辺に位置する前記トレンチの下部を覆う第４不純物層をさらに備える、半導体装置。
請求項１または請求項３に記載の半導体装置であって、
前記ダイオード表面に配設された第１不純物層をさらに備え、
前記半導体基板の前記裏面と前記トレンチの下端との間の距離は、前記半導体基板の前記裏面と前記第１不純物層の下端との間の距離と同じである、半導体装置。