DE112011105319B4 - Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112011105319B4
DE112011105319B4 DE112011105319.3T DE112011105319T DE112011105319B4 DE 112011105319 B4 DE112011105319 B4 DE 112011105319B4 DE 112011105319 T DE112011105319 T DE 112011105319T DE 112011105319 B4 DE112011105319 B4 DE 112011105319B4
Authority
DE
Germany
Prior art keywords
element region
layer
diode element
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112011105319.3T
Other languages
English (en)
Other versions
DE112011105319T5 (de
Inventor
Masaru Senoo
Tomoo Yamabuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112011105319T5 publication Critical patent/DE112011105319T5/de
Application granted granted Critical
Publication of DE112011105319B4 publication Critical patent/DE112011105319B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung mit: einem IGBT-Elementbereich (J1) und einem Diodenelementbereich (J2), die in einem Halbleitersubstrat ausgebildet sind, wobei eine Kollektorschicht (80) einer ersten Leitfähigkeitsart, eine Driftschicht (60) einer zweiten Leitfähigkeitsart und eine Körperschicht (30) einer ersten Leitfähigkeitsart in dem IGBT-Elementbereich sequentiell laminiert sind, eine erste Grabenelektrode (11) ausgebildet ist, die die Körperschicht von einer Oberfläche der Körperschicht durchdringt, in die Driftschicht eindringt, und von einer Isolationsschicht (14) umgeben ist, ein Emitterbereich (20) einer zweiten Leitfähigkeitsart an einem bestimmten Bereich ausgebildet ist, der in Kontakt mit der ersten Grabenelektrode über die Isolationsschicht steht, und an einer Oberfläche des Halbleitersubstrates freigelegt ist, der Emitterbereich von der Driftschicht durch die Körperschicht separiert ist, eine Kathodenschicht (70) einer zweiten Leitfähigkeitsart, eine Driftschicht (60) einer zweiten Leitfähigkeitsart und eine Anodenschicht (31) einer ersten Leitfähigkeitsart in dem Diodenelementbereich sequentiell laminiert sind, eine zweite Grabenelektrode (12) ausgebildet ist, die die Anodenschicht von einer Oberfläche der Anodenschicht durchdringt, in die Driftschicht eindringt, und von einer Isolationsschicht umgeben ist, und wenn die Oberfläche der Körperschicht, auf der ein Öffnungsabschnitt der ersten Grabenelektrode ausgebildet ist, und die Oberfläche der Anodenschicht, auf der ein Öffnungsabschnitt der zweiten Grabenelektrode ausgebildet ist, betrachtet werden, eine Gesamtlänge pro Einheitsfläche des Diodenelementbereichs einer den Öffnungsabschnitt der zweiten Grabenelektrode konfigurierenden Grenzlinie länger als eine Gesamtlänge pro Einheitsfläche des IGBT-Elementbereichs einer den Öffnungsabschnitt der ersten Grabenelektrode konfigurierenden Grenzlinie ist, und die Konzentration von in der Driftschicht des Diodenelementbereichs enthaltenen Schwermetalle (62) höher als die Konzentration von in der Driftschicht des IGBT-Elementbereichs enthaltenen Schwermetalle ist.

Description

  • GEBIET DER TECHNIK
  • Die Erfindung betrifft eine rückwärts leitende Halbleitervorrichtung mit einem IGBT-Elementbereich und einem Diodenelementbereich, die in einem Halbleitersubstrat ausgebildet sind.
  • STAND DER TECHNIK
  • Die Druckschrift JP 2008-192 737 A offenbart eine Halbleitervorrichtung mit einem IGBT (Bipolartransistor mit isoliertem Gate) und einer FWD (Freilaufdiode), die in einem Halbleitersubstrat ausgebildet sind. Durch selektives Durchführen einer Ionenbestrahlung auf einen FWD-Bereich können mit der Halbleitervorrichtung Fehlerbereiche mit mehr Kristallfehlern als in anderen Bereichen ausschließlich in dem FWD-Bereich ausgebildet werden. Ein Fehlerbereich wirkt als ein zur Steuerung einer Ladungsträgerlebensdauer befähigter Bereich (ein Lebensdauersteuerbereich).
  • Einschlägiger Stand der Technik dazu kann beispielsweise in der Druckschrift DE 10 2009 002 944 A1 aufgefunden werden, welche eine Halbleitervorrichtung offenbart.
  • ERFINDUNGSZUSAMMENFASSUNG
  • Technisches Problem
  • Mit der Einführung von Kristallfehlern durch Ionenbestrahlung ist es aufgrund der Schwierigkeit beim Steuern der Reichweite und Verteilung von gestrahlten Ionen schwierig, eine Verteilung von Kristallfehlern mit hoher Genauigkeit zu steuern. Verfahren zur selektiven Durchführung von Ionenbestrahlung auf einem FWD-Bereich beinhalten beispielsweise ein Verfahren, bei dem eine Bestrahlungsmaske mit einer im Voraus in einem dem FWD-Bereich entsprechenden Abschnitt ausgebildeten Öffnung auf einer Waferoberfläche ausgebildet ist, und eine Ionenbestrahlung durch die Bestrahlungsmaske durchgeführt wird. Obwohl jedoch das Ausbilden der Bestrahlungsmaske auf der Waferoberfläche das Ausrichten des Wafers und der Bestrahlungsmaske miteinander erfordert, ist es schwierig, die Ausrichtung mit hoher Genauigkeit durchzuführen. Eine unabsichtliche Ausbildung von Fehlerbereichen in einem IGBT-Bereich aufgrund eines Unvermögens zur Erhöhung der Genauigkeit zum Steuern der Kristallfehlerverteilung verursacht einen Anstieg beim Widerstand des IGBTs. Ein Fehler beim Ausbilden der Fehlerbereiche in dem FWD-Bereich führt zudem zu einem Anstieg bei der Sperrverzögerungsladung der Diode.
  • Die vorliegend offenbarte Technik wurde zur Lösung der vorstehend beschriebenen Probleme erdacht. Genauer wird vorliegend eine Technik bereitgestellt, welche die Positionssteuerung eines Lebensdauersteuerbereichs mit höherer Genauigkeit in einer Halbleitervorrichtung mit einem IGBT-Elementbereich und einem Diodenelementbereich ermöglicht, die in einem Halbleitersubstrat ausgebildet sind.
  • Lösung des technischen Problems
  • Die vorliegend offenbarte Halbleitervorrichtung kann eine Halbleitervorrichtung mit einem IGBT-Elementbereich und einem Diodenelementbereich sein, die in einem Halbleitersubstrat ausgebildet sind. Der IGBT-Elementbereich kann eine Driftschicht einer zweiten Leitfähigkeitsart und eine Körperschicht einer zweiten Leitfähigkeitsart aufweisen. Der Diodenelementbereich kann eine Driftschicht einer zweiten Leitfähigkeitsart und eine Anodenschicht einer ersten Leitfähigkeitsart umfassen. Die Konzentration von Schwermetallen in der Driftschicht des Diodenelementbereichs kann höher als die Konzentration von Schwermetallen in der Driftschicht des IGBT-Elementbereichs sein.
  • Mit der vorliegend offenbarten Halbleitervorrichtung ist die Konzentration von Schwermetallen in der Driftschicht des Diodenelementbereichs höher als die Konzentration von Schwermetallen in der Driftschicht des IGBT-Elementbereichs. Die in der Driftschicht enthaltenen Schwermetalle haben die Wirkung einer Reduktion der Ladungsträgerlebensdauer. Folglich kann ein Lebensdauersteuerbereich zur Steuerung der Ladungsträgerlebensdauer in dem Diodenelementbereich ausgebildet werden. Zudem kann die Verteilung von Schwermetallen ausschließlich durch Temperatur und eine physikalische Konstante gesteuert werden. Daher kann im Vergleich zu der Einführung von Kristallfehlern durch Bestrahlung die Verteilungssteuerung eines Lebensdauerkillers mit größerer Genauigkeit durchgeführt werden.
  • Bei der vorliegend offenbarten Halbleitervorrichtung können zudem eine Kollektorschicht einer ersten Leitfähigkeitsart, eine Driftschicht einer zweiten Leitfähigkeitsart und eine Körperschicht einer ersten Leitfähigkeitsart sequentiell in dem IGBT-Elementbereich laminiert sein. Eine erste Grabenelektrode, welche die Körperschicht von einer Oberfläche der Körperschicht durchdringt, in die Driftschicht hervorragt, und durch eine isolierende Schicht umgeben ist, kann ausgebildet sein. Ein Emitterbereich einer zweiten Leitfähigkeitsart kann an einem bestimmten Bereich ausgebildet sein, der einen Kontakt mit der ersten Grabenelektrode durch die isolierende Schicht ausbildet, und sie kann ferner an einer Oberfläche des Halbleitersubstrates freigelegt sein, und der Emitterbereich kann von der Driftschicht durch die Körperschicht getrennt sein. Eine Kathodenschicht der zweiten Leitfähigkeitsart, eine Driftschicht der zweiten Leitfähigkeitsart und eine Anodenschicht der ersten Leitfähigkeitsart können in dem Diodenelementbereich sequentiell laminiert sein. Eine zweite Grabenelektrode, welche die Anodenschicht von einer Oberfläche der Anodenschicht durchdringt, in die Driftschicht hineinragt und durch eine isolierende Schicht umgeben ist, kann ausgebildet sein. Wenn die Oberfläche der Körperschicht, auf der ein Öffnungsabschnitt der ersten Grabenelektrode ausgebildet ist, und die Oberfläche der Anodenschicht, auf der ein Öffnungsabschnitt der zweiten Grabenelektrode ausgebildet ist, betrachtet werden, kann eine Gesamtlänge pro Einheitsfläche des Diodenelementbereichs einer den Öffnungsabschnitt der zweiten Grabenelektrode konfigurierenden Grenzlinie länger sein als eine Gesamtlänge pro Einheitsfläche des IGBT-Elementbereichs einer den Öffnungsabschnitt der ersten Grabenelektrode konfigurierenden Grenzlinie.
  • Wenn die Halbleitervorrichtung erwärmt wird, wird auf dem gesamten Graben eine Verspannung erzeugt, und winzige Kristallfehler werden in einem den Graben umgebenden Halbleiterbereich ausgebildet. In diesem Fall wird die Verspannung mit einer Grenzoberfläche zwischen dem Graben und dem Halbleiterbereich als Startpunkt erzeugt. Bei der vorliegend offenbarten Halbleitervorrichtung ist die Gesamtlänge pro Einheitsfläche des Diodenelementbereichs der den Öffnungsabschnitt der zweiten Grabenelektrode konfigurierenden Grenzlinie länger als die Gesamtlänge pro Einheitsfläche des IGBT-Elementbereichs der den Öffnungsbereich der ersten Grabenelektrode konfigurierenden Grenzlinie. Da eine Konzentration der Grenzoberfläche zwischen dem Graben und dem Halbleiterbereich in dem Diodenelementbereich höher als in dem IGBT-Elementbereich ist, werden daher Kristallfehler mit höherer Konzentration erzeugt. Die innerhalb des Diodenelementbereichs angeordnete Anzahl von Kristallfehlern in der Driftschicht überschreitet mit anderen Worten die innerhalb des IGBT-Elementbereichs angeordnete Anzahl von Kristallfehlern in der Driftschicht. Außerdem fangen die Kristallfehler Schwermetalle ein. Daher ist der Diodenelementbereich befähigt, Schwermetalle in einer höheren Konzentration als der IGBT-Elementbereich einzufangen. Da der Diodenelementbereich befähigt ist, die Ladungsträgerlebensdauer in einem stärkeren Ausmaß als der IGBT-Elementbereich zu reduzieren, kann folglich der Regenerationsverlust in dem Diodenelementbereich reduziert werden.
  • Die vorliegend offenbarte Halbleitervorrichtung kann zudem ferner eine die Schwermetalle beinhaltende Elektrode aufweisen, und die Elektrode kann mit zumindest einem Abschnitt einer innerhalb des Diodenelementbereichs angeordneten Halbleiterschicht einen Kontakt ausbilden. Indem die Elektrode mit den Schwermetallen Kontakt mit der innerhalb des Diodenelementbereichs angeordneten Halbleiterschicht ausbildet, können die Schwermetalle in die Halbleiterschicht eingeführt werden. Da gemäß diesem Verfahren kein Bedarf an Vorgängen wie etwa der Ionenbestrahlung im Vergleich zu dem Fall besteht, bei dem der Lebensdauersteuerbereich durch Einführen von Kristallfehlern mit Ionenbestrahlung ausgebildet wird, kann der Vorgang zur Ausbildung des Lebensdauersteuerbereichs vereinfacht werden.
  • Bei der vorliegend offenbarten Halbleitervorrichtung kann ferner ein erster Abstand zwischen einem Kontaktbereich und dem Emitterbereich innerhalb des IGBT-Elementbereichs größer gleich einer Diffusionslänge der in der Elektrode enthaltenen Schwermetalle sein, wobei der Kontaktbereich ein Bereich ist, in dem die Elektrode mit den Schwermetallen und die innerhalb des Diodenelementbereichs angeordnete Halbleiterschicht einen Kontakt ausbilden. Die Schwermetalle diffundieren in einem annähernd konzentrischen Muster mit dem Kontaktbereich der Elektrode und der Halbleiterschicht als Startpunkt. Die Diffusionslänge der Schwermetalle wird im Übrigen durch die Temperatur und eine physikalische Konstante bestimmt. Mit der vorliegend offenbarten Halbleitervorrichtung können die Schwermetalle davor bewahrt werden, in den Emitterbereich zu diffundieren, da der erste Abstand zwischen dem Kontaktbereich und dem Emitterbereich innerhalb des IGBT-Elementbereichs größer gleich der Diffusionslänge ist. Daher kann eine Situation vermieden werden, bei der der Durchlasswiderstand des IGBTs aufgrund der Gegenwart von Schwermetallen in der Umgebung des Emitterbereichs ansteigt.
  • Ferner kann bei der vorliegend offenbarten Halbleitervorrichtung der erste Abstand größer gleich einem zweiten Abstand sein, wobei der zweite Abstand ein durch die Summe aus der Dicke der Kathodenschicht des Diodenelementbereichs und der Dicke der Driftschicht des Diodenelementbereichs bestimmter Abstand ist. Da die Diffusion von Schwermetallen in den Emitterbereich zuverlässig vermieden werden kann, kann folglich eine Situation unterdrückt werden, bei der der Durchlasswiderstand des IGBTs ansteigt.
  • Außerdem kann bei der vorliegend offenbarten Halbleitervorrichtung die innerhalb des Diodenelementbereichs angeordnete Halbleiterschicht und die Elektrode mit den Schwermetallen einen Kontakt über eine Zwischenschicht ausbilden, welche die Eigenschaft zur Diffusion von Schwermetallen aufweist, wobei eine Dicke der Zwischenschicht kleiner als eine Diffusionslänge der in der Elektrode enthaltenen Schwermetalle sein kann. Beispiele für die Zwischenschicht beinhalten eine Siliziumoxidschicht. Selbst falls die Zwischenschicht existiert, können folglich die Schwermetalle aufgrund eines Erwärmungsvorgangs nach der Elektrodenausbildung durch die Zwischenschicht passieren. Folglich kann eine ausreichende Diffusion der Schwermetalle in die Halbleiterschicht erzielt werden.
  • Ferner ist das vorliegend offenbarte Verfahren zur Herstellung einer Halbleitervorrichtung ein Verfahren zur Herstellung einer Halbleitervorrichtung, die einen IGBT-Elementbereich und einen Diodenelementbereich in einem Substrat aufweist. Das Verfahren kann einen Kontaktausbildungsvorgang zur Kontaktbildung eines Wafers mit einem Waferhaltetisch mit Schwermetallen sowie einen Heizvorgang zum Erwärmen des Wafers nach dem Kontaktausbildungsvorgangs beinhalten. Durch Kontaktausbildung des Waferhaltetischs und der Rückoberfläche des Wafers miteinander können folglich Schwermetalle in die Halbleiterschicht eingeführt werden. Da es mit diesem Herstellungsverfahren keinen Bedarf mehr zur Durchführung von Vorgängen wie etwa der Ionenbestrahlung im Vergleich zu dem Fall gibt, bei dem der Lebensdauersteuerbereich durch Einführen von Kristallfehlern mit der Ionenbestrahlung ausgebildet wird, kann der Vorgang zur Durchführung des Lebensdauersteuerbereichs vereinfacht werden.
  • Das vorliegend offenbarte Verfahren zur Herstellung einer Halbleitervorrichtung kann ferner einen ersten Ausbildungsvorgang zur Ausbildung einer ersten Grabenelektrode in dem IGBT-Elementbereich sowie einen zweiten Ausbildungsvorgang zur Ausbildung einer zweiten Grabenelektrode in dem Diodenelementbereich aufweisen. Wenn die Oberfläche des Wafers, auf der der erste Ausbildungsvorgang und der zweite Ausbildungsvorgang durchgeführt worden ist, betrachtet wird, kann eine Gesamtlänge pro Einheitsfläche des Diodenelementbereichs einer einen Öffnungsabschnitt der zweiten Grabenelektrode konfigurierenden Grenzlinie länger als eine Gesamtlänge pro Einheitsfläche des IGBT-Elementbereichs einer einen Öffnungsabschnitt der erste Grabenelektrode konfigurierenden Grenzlinie sein. Der erste Ausbildungsvorgang und der zweite Ausbildungsvorgang können vor dem Heizvorgang durchgeführt werden. Aufgrund des Heizvorgangs werden von der Rückoberfläche des Wafers eingeführte Schwermetalle in die Halbleiterschicht diffundiert. Da die Konzentration der Grenzoberfläche zwischen dem Graben und dem Halbleiterbereich in dem Diodenelementbereich höher als in dem IGBT-Elementbereich ist, werden zudem Kristallfehler mit einer höheren Konzentration erzeugt. Daher ist der Diodenelementbereich in der Lage, Schwermetalle mit einer höheren Konzentration als der IGBT-Elementbereich einzufangen. Da zudem der Diodenelementbereich zum Reduzieren der Ladungsträgerlebensdauer in einem größeren Ausmaß als der IGBT-Elementbereich befähigt ist, können die Regenerationsverluste in dem Diodenelementbereich reduziert werden. Das vorliegend offenbarte Verfahren zur Herstellung einer Halbleitervorrichtung kann ferner einen Poliervorgang zum Polieren der Rückoberfläche des Wafers beinhalten. Der Poliervorgang kann vor dem Kontaktausbildungsvorgang durchgeführt werden. Durch Durchführen des Poliervorgangs vor dem Kontaktausbildungsvorgang können Schwermetalle in einem Zustand eingeführt werden, bei dem die Einfangsschicht durch das Polieren entfernt ist, selbst wenn eine Einfangsschicht oder dergleichen zum Fangen von Dotierstoffen auf der Rückoberfläche des Wafers ausgebildet worden ist. Folglich kann eine ausreichende Diffusion der Schwermetalle in die Halbleiterschicht erzielt werden.
  • Wirkung der Erfindung
  • Gemäß dem vorliegend offenbarten Verfahren zur Herstellung einer Halbleitervorrichtung kann der Lebensdauersteuerbereich mit hoher Positionierungsgenauigkeit durch das Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Lebensdauersteuerbereich in einem vorbestimmten Bereich ausgebildet werden.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • 1 zeigt eine Draufsicht einer Halbleitervorrichtung 1;
  • 2 zeigt eine Teilschnittansicht der Halbleitervorrichtung 1;
  • 3 zeigt eine Teilschnittansicht einer Halbleitervorrichtung 1a;
  • 4 zeigt eine Teilschnittansicht einer Halbleitervorrichtung 1b;
  • 5 zeigt eine Teilschnittansicht einer Halbleitervorrichtung 1c;
  • 6 zeigt ein Diagramm zur Beschreibung eines Herstellungsvorgangs für die Halbleitervorrichtung 1;
  • 7 zeigt eine Teilschnittansicht der Halbleitervorrichtung 1;
  • 8 zeigt eine Teilschnittansicht der Halbleitervorrichtung 1;
  • 9 zeigt eine Teilschnittansicht einer Halbleitervorrichtung 1d;
  • 10 zeigt eine Teilschnittansicht einer Halbleitervorrichtung 1e;
  • 11 zeigt eine Draufsicht einer Halbleitervorrichtung 1f;
  • 12 zeigt eine Draufsicht einer Halbleitervorrichtung 1g;
  • 13 zeigt eine Draufsicht einer Halbleitervorrichtung 1h;
  • 14 zeigt eine Draufsicht einer Halbleitervorrichtung 1i;
  • 15 zeigt eine Teilschnittansicht einer Halbleitervorrichtung 1j;
  • 16 zeigt eine Teilschnittansicht einer Halbleitervorrichtung 1k;
  • 17 zeigt eine Teilschnittansicht einer Halbleitervorrichtung 1m;
  • 18 zeigt eine Teilschnittansicht einer Halbleitervorrichtung in;
  • 19 zeigt eine Aufsicht einer Halbleitervorrichtung 1p; und
  • 20 zeigt eine Aufsicht einer Halbleitervorrichtung 1r.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Einige Merkmale der nachstehend beschriebenen Ausführungsbeispiele sind im Folgenden aufgeführt.
  • (Merkmal 1) Eine Schwermetalle enthaltende Elektrode steht in Kontakt mit einem innerhalb eines Diodenelementbereichs angeordneten Abschnitts einer Anodenschicht.
  • (Merkmal 2) Eine Schwermetalle enthaltende Elektrode steht in Kontakt mit einem innerhalb eines Diodenelementbereichs angeordneten Abschnitts einer Kathodenschicht.
  • (Merkmal 3) Eine Tiefe einer zweiten Grabenelektrode ist tiefer eingestellt, als eine Tiefe einer ersten Grabenelektrode.
  • (Merkmal 4) Ein IGBT-Elementbereich umfasst eine ebene Elektrode.
  • (Merkmal 5) Ein Waferhaltetisch ist ein Transporttisch.
  • (Merkmal 6) Gold, Platin, Silber, Kupfer, Chrom, Kadmium, Quecksilber, Zink, Arsen, Mangan, Kobalt, Nickel, Molybdän, Wolfram oder dergleichen werden als Schwermetalle verwendet.
  • [Erstes Ausführungsbeispiel]
  • 1 zeigt eine Draufsicht von einer Halbleitervorrichtung 1 gemäß einem ersten Ausführungsbeispiel. Die Halbleitervorrichtung 1 ist eine rückwärts leitende Halbleitervorrichtung mit einem IGBT und einer Diode, die in einem Halbleitersubstrat ausgebildet sind. In 1 sind für die Darstellung eine Elektrode und eine isolierende Schicht auf einem Graben nicht dargestellt. Gemäß 1 wird die Halbleitervorrichtung 1 unter Verwendung eines Halbleitersubstrates 102 mit einer äußeren Peripherie 104 hergestellt. Das Halbleitersubstrat 102 wird in einen Zellbereich, in dem ein IGBT-Elementbereich J1 und ein Diodenelementbereich J2 hergestellt sind, und einen Anschlussbereich 107 unterteilt, welcher den Zellbereich umgibt.
  • Nachstehend sind Definitionen für den Zellbereich und den Anschlussbereich 107 angegeben. Der Zellbereich ist ein Bereich, in dem Elektroden zum Ansteuern des IGBT-Elementbereichs J1 und des Diodenelementbereichs J2 auf einer Oberfläche des Halbleitersubstrates 102 ausgebildet sind. Beispiele für derartige Elektroden beinhalten eine erste Elektrode 5 und eine zweite Elektrode 6 (vgl. 2). Andererseits ist der Anschlussbereich 107 ein Bereich, in dem keine Elektroden zum Ansteuern des IGBT-Elementbereichs J1 und des Diodenelementbereich J2 ausgebildet sind. Bei der in 1 gezeigten Halbleitervorrichtung 1 ist eine (nicht gezeigte) Elektrode in einem von einer gestrichelten Linie (dem IGBT-Elementbereich J1 und dem Diodenelementbereich J2) umschlossenen Bereich ausgebildet. Andererseits ist außerhalb des durch die gestrichelte Linie (dem Anschlussbereich 107) umschlossenen Bereichs keine Elektrode ausgebildet. Darüber hinaus gibt es Fälle, bei denen Bereiche auf der Oberfläche des Halbleitersubstrates 102 existieren, in denen eine Elektrode mit schwebendem Potential ausgebildet ist. Da derartige Bereiche keine Elektroden zum Ansteuern des IGBT-Elementbereichs J1 und des Diodenelementbereichs J2 sind, entsprechend die Bereiche nicht den Zellbereichen. Obwohl es Fälle gibt, bei denen ein Graben an einer Grenze zwischen dem Zellbereich und dem Anschlussbereich 107 ausgebildet ist, oder bei denen Bereiche mit einer höheren Dotierstoffkonzentration als in anderen Bereichen ausgebildet sind, entsprechen ferner derartige Bereiche gleichermaßen nicht den Zellbereichen.
  • Zwei erste Gräben 41 sind in dem IGBT-Elementbereich J1 so ausgebildet, dass sie sich in 1 nach oben und unten erstrecken. Zudem sind drei zweite Gräben 42 in dem Diodenelementbereich J2 so ausgebildet, dass sie sich in 1 nach oben und unten erstrecken. Gemäß 1 weisen die Öffnungsabschnitte der ersten Gräben 41 und der zweiten Gräben 42 die Form rechteckiger geschlossener Schleifen auf.
  • Die Gesamtlänge pro Einheitsfläche des IGBT-Elementbereichs J1 des (der) den (die) Öffnungsabschnitte) des (der) ersten Grabens (Gräben) 41 konfigurierenden Grenzlinie(n) ist nachstehend als die Länge L1 definiert. Die Gesamtlänge pro Einheitsfläche des Diodenelementbereichs J2 des (der) den (die) Öffnungsabschnitte) des (der) zweiten Grabens (Gräben) 42 konfigurierenden Grenzlinie(n) ist nachstehend als die Länge L2 definiert. Gemäß 1 sind die Fläche des IGBT-Elementbereichs J1 und die Fläche des Diodenelementbereichs J2 ungefähr gleich eingestellt. Zudem existieren zwei erste Gräben 41 in dem IGBT-Elementbereich J1 und drei zweite Gräben 42 existieren in dem Diodenelementbereich J2. Gemäß 1 sind zudem die Fläche des Öffnungsabschnitts der ersten Gräben 41 und die Fläche des Öffnungsabschnitts der zweiten Gräben 42 ungefähr gleich eingestellt. Daher ist die Länge L2 länger als die Länge L1. Die Gräben sind mit anderen Worten in dem Diodenelementbereich J2 mit höherer Konzentration als in dem IGBT-Elementbereich J1 ausgebildet.
  • Die Anzahl der IGBT-Elementbereiche J1 und der Diodenelementbereiche J2 in dem Zellbereich sind nicht auf den bei dem vorliegenden Ausführungsbeispiel beschriebenen Fall beschränkt, und kann beliebig eingestellt werden. Zudem ist die Anzahl der in dem IGBT-Elementbereich J1 enthaltenen ersten Gräben 41 und die Anzahl der in dem Diodenelementbereich J2 enthaltenen zweiten Gräben 42 nicht auf den bei dem vorliegenden Ausführungsbeispiel beschriebenen Fall beschränkt, und können beliebig eingestellt werden.
  • 2 zeigt eine Teilschnittansicht entlang der Linie II-II aus 1. Die Halbleitervorrichtung 1 umfasst eine Halbleiterschicht 2 aus Silizium, ein auf einer Rückoberfläche 2b der Halbleiterschicht 2 ausgebildete Rückoberflächenelektrode 3, eine erste Elektrode 5 sowie eine zweite Elektrode 6. Die erste Elektrode 5 ist auf einer Oberfläche 2a der Halbleiterschicht 2 ausgebildet. Außerdem ist ein Graben 7 auf der ersten Elektrode 5 ausgebildet. Die zweite Elektrode 6 ist auf einer Oberfläche der ersten Elektrode 5 und innerhalb des Grabens 7 ausgebildet. Daher steht die zweite Elektrode 6 in Kontakt mit einem Abschnitt eines flachen Abschnitts 2U in dem Diodenelementbereich J2 über eine Kontaktoberfläche 7a. Die erste Elektrode 5 ist eine Elektrode, die keine Schwermetalle beinhaltet. Die zweite Elektrode 6 ist eine Elektrode, die Schwermetalle beinhaltet. Schwermetalle sind ein metallisches Element mit einer Wichte von 4 bis 5 oder mehr wie etwa Nickel. Beispiele für das Material der ersten Elektrode 5 beinhalten zudem Aluminium.
  • Die Rückoberflächenelektrode 3 erstreckt sich kontinuierlich über eine Rückoberfläche des IGBT-Elementbereichs J1 und einer Rückoberfläche des Diodenelementbereichs J2. Die Halbleiterschicht 2 umfasst den flachen Abschnitt 2U sowie einen Tiefenabschnitt 2L. Der tiefe Abschnitt 2L umfasst einen p-Kollektorbereich 80 und einen n-Kathodenbereich 70. Der Kollektorbereich 80 ist in einem Bereich des IGBT-Elementbereichs J1 inmitten der Rückoberfläche 2b und der Halbleiterschicht 2 ausgebildet. Der Kathodenbereich 70 ist in einem Bereich des Diodenelementbereichs J2 inmitten der Rückoberfläche 2b ausgebildet. Die vorstehend beschriebene Rückoberflächenelektrode 3 ist mit dem Kollektorbereich 80 und dem Kathodenbereich 70 gemeinsam verbunden. Zudem umfasst der tiefe Abschnitt 2L eine n–-Driftschicht 60, und die Driftschicht 60 ist über dem Kollektorbereich 80 und den Kathodenbereich 70 gemeinsam ausgebildet.
  • In der Driftschicht 60 sind Schwermetalle 62 enthalten. Die Schwermetalle 62 sind in 2 als weiße Kreise dargestellt. Bei der Halbleitervorrichtung 1 ist die Konzentration von Schwermetallen in der Driftschicht 60 des Diodenelementbereichs J2 höher als die Konzentration von Schwermetallen in der Driftschicht 60 des IGBT-Elementbereichs J1 eingestellt. Folglich ist zumindest in einem Abschnitt der Bereiche der Driftschicht 60 des Diodenelementbereichs J2 ein Niederlebensdauerbereich 61 ausgebildet. Der Niederlebensdauerbereich 61 erstreckt sich zudem zwischen benachbarten zweiten Gräben 42. Der Niederlebensdauerbereich 61 ist ein Bereich, der Schwermetalle 62 in einer höheren Konzentration im Vergleich zu anderen Bereichen der Driftschicht 60 beinhaltet. Zudem weisen die Schwermetalle 62 die Wirkung einer Reduktion der Ladungsträgerlebensdauer auf. Daher ist eine Lochlebensdauer in dem Niederlebensdauerbereich 61 kürzer als eine Lochlebensdauer in der innerhalb des IGBT-Elementbereichs J1 in derselben Tiefe wie der Niederlebensdauerbereich 61 angeordneten Driftschicht 60. Darüber hinaus müssen die Schwermetalle 62 nicht notwendiger Weise innerhalb der Driftschicht 60 gleich verteilt sein, und die Wirkung als Niederlebensdauerbereich 61 wird selbst in einem Fall erzeugt, in dem die Schwermetalle 62 ungleich verteilt sind.
  • Ferner kann es Fälle geben, in denen Schwermetalle außerdem in dem IGBT-Elementbereich J1 enthalten sind. Da jedoch gemäß vorstehender Beschreibung die Konzentration von Schwermetallen in der Driftschicht 60 des Diodenelementbereichs J2 höher als die Konzentration von Schwermetallen in der Driftschicht 60 des IGBT-Elementbereichs J1 eingestellt ist, können die Schwermetalle in dem IGBT-Elementbereich J1 ignoriert werden. Daher ist in nachfolgenden Zeichnungen die Darstellung (weiße Kreise) von Schwermetallen in dem IGBT-Elementbereich J1 weggelassen.
  • Eine Vielzahl von ersten Gräben 41 und zweiten Gräben 42 ist in der Halbleiterschicht 2 ausgebildet. Die jeweiligen ersten Gräben 41 und zweiten Gräben 42 erstrecken sich mit ihrer Längsrichtung, die gemäß der in 2 gezeigten Tiefenrichtung ausgerichtet ist. Ferner erstreckt sich jeder Graben von der Oberfläche 2a der Halbleiterschicht 2 in die Tiefenrichtung der Halbleiterschicht 2. Eine erste Grabenelektrode 11 ist durch eine Isolationsschicht 14 innerhalb jedes ersten Grabens 41 eingeschlossen. Eine zweite Grabenelektrode 12 ist durch die Isolationsschicht 14 innerhalb jedes zweiten Grabens 42 eingeschlossen. Der flache Abschnitt 2U in dem IGBT-Elementbereich J1 ist in eine Vielzahl von p-Körperschichten 30 durch die ersten Gräben 41 partitioniert. Der flache Abschnitt 2U in dem Diodenelementbereich J2 ist in eine Vielzahl von p-Anodenschichten 31 durch die zweiten Gräben 42 partitioniert.
  • Die innerhalb des IGBT-Elementbereichs J1 angeordneten Körperschichten 30 umfassen n+-Emitterbereiche 20. Die Emitterbereiche 20 sind in einem Abschnitt der Oberfläche 2a der Halbleiterschicht 2 freigelegt, und stehen in Kontakt mit den ersten Gräben 41. Daher liegt jeder Emitterbereich 20 der zweiten Grabenelektrode 12 bezüglich der Isolationsschicht 14 gegenüber. Zudem sind die Emitterbereiche 20 von der Driftschicht 60 durch die Körperschichten 30 getrennt. Die innerhalb des Diodenelementbereichs J2 angeordneten Anodenschichten 31 sind in Abschnitten der Oberfläche 2A der Halbleiterschicht 2 freigelegt, und stehen in Kontakt mit den zweiten Gräben 42.
  • Die auf der Oberfläche 2a der Halbleiterschicht 42 ausgebildete erste Elektrode 5 erstreckt sich kontinuierlich über die Oberfläche des IGBT-Elementbereichs J1 und die Oberfläche des Diodenelementbereichs J2. In dem IGBT-Elementbereich J1 ist die erste Elektrode 5 elektrisch kontinuierlich zu dem Emitterbereich 20 und dem Körperbereich 30 ausgebildet. Zudem ist die erste Elektrode 5 in dem Diodenelementbereich J2 elektrisch kontinuierlich zu der Anodenschicht 31 ausgebildet. Eine Isolationsschicht 10 ist zwischen jeder ersten Grabenelektrode 11 und der ersten Elektrode 5, zwischen jeder zweiten Grabenelektrode 12 und der ersten Elektrode 5 ausgebildet; und die ersten Grabenelektroden 11 und die erste Elektrode 5 oder die zweiten Grabenelektroden 12 und die erste Elektrode 5 sind nicht miteinander elektrisch verbunden. Die ersten Grabenelektroden 11 und die zweiten Grabenelektroden 12 sind mit einer (nicht gezeigten) Gateleiterbahn in einem Bereich verbunden, in dem die erste Elektrode 5 nicht ausgebildet ist (in einem beliebigen Querschnitt in der Tiefenrichtung von 1).
  • Die Halbleitervorrichtung 1, die als rückwärts leitender IGBT arbeitet, ist demgemäß aufgebaut. Die Halbleitervorrichtung 1 arbeitet als eine Schaltung, bei der eine durch den Diodenelementbereich J2 gebildete Diode umgekehrt parallel zwischen einem Paar Hauptelektroden (zwischen einem Kollektor und einem Emitter) eines durch den IGBT-Elementbereich J1 gebildeten IGBTs verbunden ist. Die Halbleitervorrichtung 1 wird zur Ansteuerung einer elektrischen Last wie beispielsweise einem Motor verwendet.
  • Nachstehend erfolgt eine Beschreibung der Kristallfehler. Der Herstellungsvorgang für die Halbleitervorrichtung 1 beinhaltet einen Heizvorgang. Während des Heizvorgangs wird an den ersten Gräben 41 und den zweiten Gräben 42 eine thermische Verspannung jeweils über den gesamten Graben aufgrund einer Differenz in dem Wärmeausdehnungskoeffizienten zwischen einem inneren Material des Grabens und einem äußeren Material des Grabens erzeugt. Folglich werden winzige Kristallfehler in einem jeden Graben umgebenden Halbleiterbereich ausgebildet.
  • Zudem ist in der Halbleitervorrichtung 1 die Länge L2 (eine Gesamtlänge pro Einheitsfläche des Diodenelementbereichs J1 der die Öffnungsabschnitte der zweiten Gräben 42 konfigurierenden Grenzlinien) länger als die Länge L1 (eine Gesamtlänge pro Einheitsfläche des IGBT-Elementbereichs J1 der die Öffnungsabschnitte der ersten Gräben 41 konfigurierenden Grenzlinien) eingestellt. Da ferner die vorstehend beschriebene thermische Verspannung mit einer Grenzoberfläche zwischen dem Graben und dem Halbleiterbereich als Startpunkt erzeugt wird, wird die thermische Verspannung über einen breiteren Bereich erzeugt, wenn die Gesamtlänge der die Öffnungsabschnitte konfigurierenden Grenzlinien länger ist. Daher werden die Kristallfehler in dem Diodenelementbereich J1 mit einer höheren Konzentration als in dem IGBT-Elementbereich J1 erzeugt. Die Anzahl von Kristallfehlern in der innerhalb des Diodenelementbereichs J2 angeordneten Driftschicht 60 kann mit anderen Worten größer als die Anzahl von Kristallfehlern in der innerhalb des IGBT-Elementbereichs J1 angeordneten Driftschicht 60 eingestellt sein.
  • Nachstehend ist ein Einführen der Schwermetalle 62 beschrieben. Die zweite Elektrode 6 steht in Kontakt mit einem Abschnitt des flachen Abschnitts 2U in dem Diodenelementbereich J2 über die Kontaktoberfläche 7a. Folglich können die Schwermetalle 62 über die Kontaktoberfläche 7a in die innerhalb des Diodenelementbereichs J2 angeordnete Driftschicht 60 eingeführt werden. Zudem weisen die Kristallfehler die Eigenschaft auf, die Schwermetalle 62 einzufangen. Da die Anzahl von Kristallfehlern in der innerhalb des Diodenelementbereichs J2 angeordneten Driftschicht 60 darüber hinaus größer als die Anzahl von Kristallfehlern in der innerhalb des IGBT-Elementbereichs J1 angeordneten Driftschicht 60 eingestellt ist, ist der Diodenelementbereich J2 befähigt, die Schwermetalle 62 in einer höheren Konzentration als der IGBT-Elementbereich J1 einzufangen.
  • Nachstehend ist die Position der Kontaktoberfläche 7a zwischen der zweiten Elektrode 6 und dem flachen Abschnitt 2U beschrieben. Eine Endposition der Kontaktoberfläche 7a auf der Seite des IGBT-Elementbereichs J1 in 2 ist nachstehend als Position P1 bezeichnet. Zudem ist eine Endposition des innerhalb des IGBT-Elementbereichs J1 angeordneten Emitterbereichs 20 auf der Seite eines Diodenelementbereichs J2 nachstehend als Position P2 definiert. Der Abstand zwischen der Position P1 und der Position P2 ist nachstehend als Separationsabstand A1 definiert. Die Schwermetalle 62 diffundieren in einem annähernd konzentrischen Muster in dem flachen Abschnitt 2U und dem Tiefenabschnitt 2L mit der Kontaktoberfläche 7a als Startpunkt. Die Diffusionslänge der Schwermetalle 62 ist in diesem Fall als Diffusionslänge A2 definiert.
  • Die Diffusionslänge A2 wird durch die nachstehend angeführte Gleichung (1) erhalten (Arrheniusgleichung). A2 = (D × t)1/2 (1), wobei t die Diffusionszeit und D einen Diffusionskoeffizienten bezeichnen. Der Diffusionskoeffizient D wird ferner durch die nachstehende Gleichung (2) erhalten. D = D0 × exp(–Ea/k × T) (2), wobei D0 (cm2/s) eine Diffusionskonstante, Ea (eV) die Aktivierungsenergie, k (eV/K) die Boltzmannkonstante und T (K) die absolute Temperatur bezeichnen. Gleichung (1) und Gleichung (2) zeigen, dass die Diffusionslänge A2 der Schwermetalle durch die thermische Historie nach der Ausbildung der zweiten Elektrode 6 sowie durch physikalische Konstanten bestimmt ist.
  • Mit der Halbleitervorrichtung 1 gemäß dem ersten Ausführungsbeispiel ist der Separationsabstand A1 größer oder gleich der Diffusionslänge A2 eingestellt. Folglich kann eine Diffusion der Schwermetalle 62 in den Emitterbereich 20 vermieden werden. Daher kann eine Situation vermieden werden, bei der ein Durchlasswiderstand des IGBT-Elementbereichs J1 aufgrund der Gegenwart der Schwermetalle 62 in einer Umgebung des Emitterbereichs 20 ansteigt.
  • Es sei beispielsweise angenommen, dass die Schwermetalle 62 Nickelatome sind, und dass die thermische Historie nach Ausbildung der zweiten Elektrode 6 400°C für 1 Stunde ist. Da hierbei die Diffusion der Schwermetalle 62 auf ungefähr 40 μm berechnet werden kann, muss der Separationsabstand A1 nur auf etwa 40 μm oder länger eingestellt werden.
  • Nachstehend erfolgen Definitionen für den IGBT-Elementbereich J1 und den Diodenelementbereich J2. 3 zeigt eine Teilschnittansicht einer rückwärtsleitenden Halbleitervorrichtung 1a. Bei der in 3 gezeigten Halbleitervorrichtung 1a ist ein Bereich, in dem ein Halbleiterbereich (der Kathodenbereich 70) mit derselben Leitfähigkeitsart wie die Driftschicht 60 (vom n-Typ) in Kontakt mit der Rückoberflächenelektrode 3 kommt, als Kollektorkurzbereich C1 definiert. Während des Betriebs der Halbleitervorrichtung 1a werden gemäß den Pfeilen Y1 aus 3 Ladungsträger zu dem Kollektorkurzbereich C1 nicht nur von der Seite des Diodenelementbereichs J2 sondern auch von der Seite des IGBT-Elementbereichs J1 hin injiziert. Der IGBT-Elementbereich J1 arbeitet mit anderen Worten auch als Diode. Daher ist es schwierig, eine Grenze zwischen dem IGBT-Elementbereich J1 und dem Diodenelementbereich J2 klar zu definieren.
  • In Anbetracht dessen ist vorliegend ein Bereich, in dem ein Kollektorkurzbereich (der Kathodenbereich 70) existiert, aber kein Emitterbereich 20 existiert, wenn die Halbleitervorrichtung in vertikaler Richtung (in den 2 bis 5 und ähnlichen nach oben und unten) betrachtet wird, als der Diodenelementbereich J2 definiert. Bei der in 3 gezeigten Halbleitervorrichtung 1a existiert der Emitterbereich 20 nicht über dem gesamten Kollektorkurzbereich C1. Daher ist bei der Halbleitervorrichtung 1a ein den gesamten Kollektorkurzbereich C1 beinhaltender Bereich der Diodenelementbereich J2.
  • 4 zeigt ferner eine Teilschnittansicht einer Halbleitervorrichtung 1b. In der Halbleitervorrichtung 1b existiert der Emitterbereich 20 nicht über einem Abschnitt der Bereiche des Kollektorkurzbereichs C1. Daher ist bei der Halbleitervorrichtung 1b ein Abschnitt der Bereiche des Kollektorkurzbereichs C1 der Diodenelementbereich J2. Folglich ist die vorliegende Technik ebenfalls auf eine Halbleitervorrichtung mit einem Diodenelementbereich J2 anwendbar, der schmäler als ein Kollektorkurzbereich C1 ist.
  • Weiterhin zeigt 5 eine Teilschnittansicht einer Halbleitervorrichtung 1c. In der Halbleitervorrichtung 1c ist ein Scheingraben 43 innerhalb des IGBT-Elementbereichs J1 ausgebildet. Der Scheingraben 43 ist ein Graben, in dem kein Emitterbereich 20 ausgebildet ist. Ein Kollektorbereich 80 existiert, aber es existiert kein Kollektorkurzbereich C1 unter (einer unteren Seite in 5) des Scheingrabens 43. Daher wird der Scheingraben 43 nicht als Diodenelementbereich J2 betrachtet. Darüber hinaus sind die Ausgestaltungen des Scheingrabens nicht auf die in 5 gezeigte Ausgestaltung beschränkt. Scheingräben beinhalten einen Graben, bei dem ein schwebendes Potential oder ein Emitterpotential anstelle eines Gatepotentials an eine Grabenelektrode angelegt ist.
  • Nachstehend sind die Betriebsvorgänge der Halbleitervorrichtung 1 beschrieben. Es ist ein Fall beschrieben, bei dem der IGBT-Elementbereich J1 einen Durchlasszustand annimmt. Dabei ist bei 2 eine höhere Spannung als an der ersten Elektrode 5 an die Rückoberflächenelektrode 3 der Halbleitervorrichtung 1 angelegt. Zudem ist eine Gatespannung (eine Gatedurchlassspannung) größer oder gleich einem Schwellenwert an die ersten Grabenelektroden 11 und die zweiten Grabenelektroden 12 angelegt. Dabei werden die den zweiten Grabenelektroden 12 bezüglich der isolierenden Schichten 14 gegenüberliegenden Körperschichten 30 in dem IGBT-Elementbereich J1 zum n-Typ invertiert, und n-Kanäle werden ausgebildet. Folglich werden von den Emitterbereichen 20 herausfließende Elektronen in die Driftschicht 60 über den n-Kanal injiziert. Im Ergebnis bewegen sich Löcher von dem Kollektorbereich 80 zu der Driftschicht 60 in dem IGBT-Elementbereich J1. Die Injektion von Elektronen und Löchern in die Driftschicht 60 verursacht ein Leitfähigkeitsmodulationsphänomen und der IGBT-Elementbereich J1 nimmt einen Durchlasszustand bei einer geringen Durchlassspannung an. Außerdem fließt ein Strom von der Rückoberflächenelektrode 3 zu der ersten Elektrode 5.
  • Nachstehend ist ferner ein Fall beschrieben, bei dem der Diodenelementbereich J2 einen leitenden Zustand annimmt. Dabei wird eine Durchlassspannung, die höher als an der Rückoberflächenelektrode 3 ist, an die erste Elektrode 5 der Halbleitervorrichtung 1 angelegt. Im Übrigen wird keine Gatedurchlassspannung an die ersten Grabenelektroden 11 und die zweiten Grabenelektroden 12 angelegt. Hierbei tritt ein Herausfließen von Löchern von der Seite der Körperschicht 30 und der Seite einer Anodenschicht 31 zu der Seite einer Driftschicht 60 sowohl in dem Diodenelementbereich J2 als auch in dem IGBT-Elementbereich J1 auf. Andererseits bewegen sich Elektronen von dem Kathodenbereich 70 zu der Driftschicht 60. Im Ergebnis nimmt der Diodenelementbereich J2 einen leitenden Zustand an. Zudem fließt ein Strom von der ersten Elektrode 5 zu der Rückoberflächenelektrode 3.
  • Außerdem ist nachstehend ein Fall beschrieben, bei dem sich der Diodenelementbereich J2 von einem leitenden Zustand in einen nichtleitenden Zustand ändert. Wenn die Spannung der ersten Elektrode 5 unter die Spannung der Rückoberflächenelektrode 3 von einem Zustand abgesenkt wird, bei dem eine Durchlassspannung, die höher als die an der Rückoberflächenelektrode 3 ist, an die erste Elektrode 5 angelegt ist, endet das Herausfließen von Löchern von der Seite der Anodenschicht 31 zu der Seite der Driftschicht 60. Im Ergebnis nimmt der Diodenelementbereich J2 einen nichtleitenden Zustand an. Da der Diodenelementbereich J2 einen Übergang von einem leitenden Zustand zu einem nichtleitenden Zustand durchläuft, versuchen die in die Driftschicht 60 injizierten Löcher zu den Anodenschichten 31 zurückzukehren. Dieses Phänomen löst einen Erholungsstrom in dem Diodenelementbereich J2 aus, der versucht, in einer zu dem leitenden Zustand entgegengesetzten Richtung zu fließen (mit anderen Worten von der Rückoberflächenelektrode 3 zu der Seite der ersten Elektrode 5). Dabei umfasst die in 2 gezeigte Halbleitervorrichtung 1 einen Niedriglebensdauerbereich 61 in der Driftschicht 60, die innerhalb des Diodenelementbereichs J2 angeordnet ist. Folglich verschwindet ein Teil der zu der Anodenschicht 31 während des Erholungsbetriebs des Diodenelementbereichs J2 zurückkehrenden Löcher in dem Niederlebensdauerbereich 61. Da ein Erholungsstrom in dem Diodenelementbereich J2 reduziert werden kann, kann daher der Erholungsverlust in dem Diodenelementbereich J2 ebenfalls reduziert werden.
  • Ferner ist bei der in 2 gezeigten Halbleitervorrichtung 1 der Niedriglebensdauerbereich 61 nicht in dem IGBT-Elementbereich J1 ausgebildet. In dem IGBT-Elementbereich J1 verschwinden in der Driftschicht 60 existierende Löcher weniger wahrscheinlich, wenn der IGBT-Elementbereich J1 sich in einem Durchlasszustand befindet, und eine Leitfähigkeitsmodulation aktiv auftritt. Die Durchlassspannung des IGBT-Elementbereichs J1 ist so niedrig, wie wenn der Niedriglebensdauerbereich 61 nicht ausgebildet wäre. Daher kann gemäß der in 2 gezeigten Halbleitervorrichtung 1 der Erholungsverlust reduziert werden, ohne dass die Durchlassspannung des IGBT-Elementbereichs J1 erhöht werden muss.
  • Nachstehend sind vorteilhafte Wirkungen der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel beschrieben. Wenn beispielsweise Ionenbestrahlung zum selektiven Einführen von Kristallfehlern in den Diodenelementbereich J2 verwendet wird, ist es aufgrund der Schwierigkeit beim Steuern des Bereichs und der Verteilung der bestrahlten Ionen schwierig, eine Verteilung der Kristallfehler mit hoher Genauigkeit zu steuern. Außerdem erfordert die Durchführung einer Ionenbestrahlung durch Ausbildung einer Bestrahlungsmaske auf einer Waferoberfläche einen Maskenausbildungsvorgang, und führt daher zu einem Anstieg bei den Herstellungskosten. Andererseits können mit der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel Kristallfehler in den Diodenelementbereich J2 mit höherer Konzentration eingeführt werden, indem eine Gesamtlänge einer einen Öffnungsabschnitt eines Grabens konfigurierenden Grenzlinie in dem Diodenelementbereich J2 länger als in dem IGBT-Elementbereich J1 eingestellt ist. Zudem kann die Form und dergleichen der Gräben während deren Ausbildung mit höherer Genauigkeit gesteuert werden, als der Bereich oder die Verteilung von bestrahlten Ionen. Daher kann die Steuerung der Verteilung von Kristallfehlern mit höherer Genauigkeit durchgeführt werden. Mit der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel kann zudem ein Vorgang zur Ausbildung einer Grabenelektrode sowie ein Vorgang zum Einführen von Fehlern vereinheitlicht werden. Da ein Vorgang zum Einführen von Fehlern wie etwa ein Vorgang zur Ausbildung einer Bestrahlungsmaske nicht separat bereitgestellt werden muss, können die Herstellungskosten gedrückt werden.
  • Wenn außerdem Lebensdauerkiller (Kristallfehler) durch Ionenbestrahlung verteilt werden, erschwert die große Anzahl von Parametern bezüglich des Bereichs und der Verteilung von bestrahlten Ionen die Steuerung der Verteilung von Lebensdauerkillern mit hoher Genauigkeit. Andererseits werden bei der Halbleitervorrichtung 1 gemäß dem vorliegenden Ausführungsbeispiel die Lebensdauerkiller (Schwermetallionen) durch thermische Diffusion verteilt. Folglich kann die Verteilung der Lebensdauerkiller durch die thermische Historie und die physikalischen Konstanten gesteuert werden. Da die Anzahl der zu handhabenden Parameter klein ist, kann daher die Steuerung der Verteilung der Lebensdauerkiller mit höherer Genauigkeit durchgeführt werden.
  • Bei der Halbleitervorrichtung 1 gemäß dem ersten Ausführungsbeispiel werden außerdem Schwermetallionen als die Lebensdauerkiller verwendet. Schwermetalle sind effektiver als Lebensdauerkiller als die Kristallfehler. Daher kann der Erholungsverlust in dem Diodenelementbereich J2 effektiver reduziert werden. Darüber hinaus weisen Schwermetalle einen größeren Diffusionskoeffizienten als die normalerweise bei Halbleitern verwendeten Dotierstoffe (wie etwa Bor (B)) auf. Das in einer Diffusionsschicht verwendete Bor (B) bewegt sich beispielsweise aufgrund eines Erwärmungsvorgangs in der Größenordnung von Mikrometern. Andererseits bewegen sich Schwermetalle aufgrund eines Erwärmungsvorgangs in der Größenordnung von Millimetern. Durch Steuerung der Grabenkonzentration, sodass Kristallfehler in einer höheren Konzentration in dem Diodenelementbereich J2 als in dem IGBT-Elementbereich J1 ausgebildet werden, werden die Schwermetalle in dem Diodenelementbereich J2 mit einer höheren Konzentration eingefangen. Selbst falls Schwermetalle unbeabsichtigt auf der Seite des IGBT-Elementbereichs J1 eingeführt werden, verursacht die Wärme während des Herstellungsvorgangs daher eine Bewegung der Schwermetalle zu dem Diodenelementbereich J2, und die Schwermetalle werden durch die Kristallfehler in dem Diodenelementbereich J2 eingefangen. Aufgrund des Erwärmungsvorgangs können mit anderen Worten die Schwermetalle so bewegt werden, dass die Konzentration der in der Driftschicht 60 des Diodenelementbereichs J2 enthaltenen Schwermetalle höher als die Konzentration der in der Driftschicht 60 des IGBT-Elementbereichs J1 enthaltenen Schwermetalle wird. Da der Niedriglebensdauerbereich in dem Diodenelementbereich J2 mit hoher Genauigkeit bereitgestellt werden kann, kann folglich der Erholungsverlust in dem Diodenelementbereich J2 reduziert werden.
  • Bei der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel ist ferner die zweite Elektrode 6 mit den Schwermetallen so strukturiert, dass sie in Kontakt mit einem Abschnitt des Diodenelementbereichs J2 an der Kontaktoberfläche 7a steht. Folglich kann die zweite Elektrode 6 außerdem als ein Element zum Einführen von Schwermetallen verwendet werden. Da kein exklusives Element zum Einführen von Schwermetallen separat bereitgestellt werden muss, können die Herstellungskosten gedrückt werden.
  • Ferner gibt es eine bekannte Konfiguration, bei der Kristallfehler in der Umgebung einer Spitze eines Grabens in dem Diodenelementbereich J2 konzentriert ausgebildet werden. Die Spitze eines Grabens ist jedoch einer der Abschnitte, an denen die elektrische Feldstärke am höchsten ist. Daher erzeugt die Ausbildung von konzentrierten Kristallfehlern in der Umgebung der Spitze eines Grabens das Risiko der Erhöhung eines Leckstroms oder das Risiko einer Beschleunigung von Ladungsträgern aufgrund des hohen elektrischen Feldes, wodurch die Wahrscheinlichkeit erhöht wird, dass ein Lawinendurchbruch auftritt. Andererseits ist bei der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel ein Grabenintervall in dem Diodenelementbereich J2 schmaler als ein Grabenintervall in dem IGBT-Elementbereich J1 eingestellt. Daher können in dem Diodenelementbereich J2 aufgrund der über die gesamten zweiten Gräben 42 erzeugten thermischen Verspannung die Kristallfehler nicht nur in den Umgebungen der Spitzen der zweiten Gräben 42 sondern auch über einen jeden zweiten Graben 42 umgebenden Breitenbereich ausgebildet werden. Folglich kann das Auftreten eines Leckstroms oder eines Lawinendurchbruchs vermieden werden.
  • Ferner ist in der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel das Grabenintervall in dem Diodenelementbereich J2 schmaler als in dem Grabenintervall in dem IGBT-Elementbereich J1 eingestellt. Da die Verarmungsschichten zwischen benachbarten Gräben in dem Diodenelementbereich J2 leichter verbunden werden, kann daher ein Anstieg im elektrischen Feld an den Spitzen der Gräben unterdrück werden. Folglich kann eine Durchbruchsspannung in dem IGBT-Elementbereich J1 und eine Durchbruchsspannung in dem Diodenelementbereich J2 individuell eingestellt werden, ohne einen Substratwiderstand oder dergleichen zu verwenden. Die Durchbruchsspannung des Diodenelementbereichs J2 kann mit anderen Worten höher als die Durchbruchsspannung des IGBT-Elementbereichs J1 eingestellt werden. Da die Fläche des Diodenelementbereichs J2 reduziert werden kann, während die Beständigkeit gegen einen Lawinendurchbruch sichergestellt ist, kann folglich eine Reduktion in der Chipgröße erzielt werden.
  • [Zweites Ausführungsbeispiel]
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung ist nachstehend unter Bezugnahme auf das in 6 gezeigte Flussdiagram und die Schnittansichten von wesentlichen Teilen gemäß den 7 und 8 beschrieben. Bei Schritt S11 in 6 werden Gräben von einer Waferoberflächenseite in dem IGBT-Elementbereich J1 und dem Diodenelementbereich J2 ausgebildet. Hierbei wird die Ausbildungskonzentration für die zweiten Gräben 42 in dem Diodenelementbereich J2 höher als die Ausbildungskonzentration der ersten Gräben 41 in dem IGBT-Elementbereich J1 eingestellt. Zudem wird die Ausbildung von Gräben in einem Zustand ausgeführt, bei dem eine Schwermetallfangschicht auf einer Waferrückoberfläche existiert. Die Fangschicht ist eine Schicht zum Einfangen von Dotierstoffen wie etwa Schwermetallen. Aufgrund der Einfangschicht kann die Schwermetallkontamination eines aktiven Bereichs der Vorrichtung verhindert werden. Da konventionell bekannte Vorgänge als Vorgang zur Ausbildung einer Elementstruktur auf der Waferoberfläche verwendet werden konnten, wird darüber hinaus deren Beschreibung weggelassen.
  • Bei Schritt S12 wird ein Oberflächenschutzband auf die Waferoberfläche aufgebracht. Da demzufolge die Waferoberflächenseite in Kontakt mit einem Objekttisch oder der gleichen gebracht werden kann, kann der Wafer auf dem Objekttisch angeordnet werden, sodass eine Waferrückoberflächenseite freiliegt. Bei Schritt S13 wird ein Poliervorgang für die Oberfläche des Wafers durchgeführt. Folglich wird die Schwermetalleinfangschicht, die auf der Waferrückoberfläche ausgebildet worden ist, entfernt. Bei Schritt S14 wird ein Nassätzvorgang zum Säubern der polierten Oberfläche des Wafers durchgeführt. Zudem wird ein Ionenimplantationsvorgang von der Waferrückoberfläche zur Ausbildung des Kathodenbereichs 70 und des Kollektorbereichs 80 durchgeführt (vergleiche 2).
  • Bei Schritt S15 wird ein Abschälvorgang für das Oberflächenschutzband durchgeführt. Bei dem Abschälvorgang wird gemäß 7 ein Wafer 201 auf einem Objekttisch 211 angeordnet, sodass eine Rückoberfläche 202 des Wafers 201 in Kontakt mit einer Oberfläche 212 des Objekttischs 211 kommt. Zudem wird ein Abschnitt des Objekttischs 211 in Kontakt mit der Rückoberfläche 202 des Wafers 201 durch ein Schwermetalle enthaltendes Material ausgebildet. Folglich werden gemäß 7 die Schwermetalle 262 des Objekttischs 211 in den Wafer 201 über einen Kontaktabschnitt zwischen der Rückoberfläche 202 des Wafers 201 und der Oberfläche 212 des Objekttischs 211 eingeführt. Die Schwermetalle 262 sind in 7 als weiße Kreise gezeigt.
  • Bei Schritt S16 wird ein Heizvorgang durchgeführt. Aufgrund des Heizvorgangs werden die Schwermetalle 262 in dem Wafer 201 diffundiert. Aufgrund der Grabenkonzentrationsteuerung bei dem vorstehend beschriebenen Schritt S11 werden zudem Kristallfehler mit einer höheren Konzentration in dem Diodenelementbereich J2 ausgebildet. Daher werden gemäß 8 die Schwermetalle 262 mit einer höheren Konzentration auf der Seite des Diodenelementbereichs J2 eingefangen. Aufgrund des Heizvorgangs können mit anderen Worten die Schwermetalle 262 bewegt werden, sodass die Konzentration von Schwermetallen in der Driftschicht 60 des Diodenelementbereichs J2 höher als die Konzentration von Schwermetallen in der Driftschicht 60 des IGBT-Elementbereichs J1 werden. Aufgrund des Heizvorgangs können zudem Bereiche der Waferrückoberfläche, in denen Ionenimplantation durchgeführt worden ist (der Kathodenbereich 70 und der Kollektorbereich 80), aktiviert werden.
  • Nachstehend sind die vorteilhaften Wirkungen des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiels beschrieben. Vormals erforderte das Einführen von Lebensdauerkillern (Kohlenstoff, Sauerstoff oder dergleichen) manchmal das Durchführen eines separaten Vorgangs wie etwa eines Implantationsvorgangs. Mit dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel wird ein Objekttisch mit einem Schwermetallmaterial in Kontakt mit einem Wafer in einen Oberflächenschutzbandabschälvorgang gebracht (Schritt S15). Folglich können bei dem Oberflächenschutzbandabschälvorgang Schwermetalle als Lebensdauerkiller automatisch in den Wafer eingebracht werden. Da kein exklusiver Vorgang zur Einführung von Lebensdauerkillern separat bereitgestellt werden muss, können die Herstellungskosten gedrückt werden.
  • Zudem umfasst das Herstellungsverfahren gemäß dem zweiten Ausführungsbeispiel einen Heizvorgang (Schritt S16) nach dem Vorgang zum In-Kontaktbringen des Wafers mit dem ein Schwermetallmaterial verwendenden Objekttisch (Schritt S15). Folglich können die von dem Objekttisch eingeführten Schwermetalle diffundiert und durch kleine Fehler eingefangen werden. Im Ergebnis können aufgrund des Heizvorgangs die Schwermetalle bewegt werden, sodass die Schwermetallkonzentration in der Driftschicht 60 des Diodenelementbereichs J2 größer als die Schwermetallkonzentration in der Driftschicht 60 des IGBT-Elementbereichs J1 wird.
  • Selbst wenn mit dem Herstellungsverfahren gemäß dem zweiten Ausführungsbeispiel eine Einfangsschicht auf der Waferrückoberfläche ausgebildet worden ist, können Schwermetalle in den Wafer in einem Zustand eingeführt werden, indem die Einfangschicht durch einen Vorgang zum Polieren der Waferrückoberfläche entfernt worden ist (Schritt S13). Folglich kann eine ausreichende Diffusion der Schwermetalle in der Halbleiterschicht erzielt werden.
  • Während vorstehend Ausführungsbeispiele der Erfindung näher beschrieben sind, sind derartige Ausführungsbeispiele lediglich zur Darstellung angeführt, und nicht dazu gedacht, den Bereich der Ansprüche zu beschränken. Die im Bereich der Ansprüche beschriebenen Techniken beinhalten zahlreiche Abwandlungen und Änderungen an den vorstehend dargestellten spezifischen Beispielen.
  • <Abwandlungen zum ersten Ausführungsbeispiel>
  • Nachstehend sind Abwandlungen an der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel beschrieben. 9 zeigt eine Teilschnittansicht einer Halbleitervorrichtung 1d. Die Halbleitervorrichtung 1d unterscheidet sich von der Halbleitervorrichtung 1 (2) dahingehend, dass eine Tiefe B2 der innerhalb des Diodenelementbereichs J2 angeordneten zweiten Gräben 42 tiefer als eine Tiefe B1 der innerhalb des IGBT-Elementbereichs J1 angeordneten ersten Gräben 41 eingestellt ist. Folglich kann eine thermische Verspannung über einen noch breiteren Bereich in einer Tiefenrichtung in dem Diodenelementbereich J2 als in dem IGBT-Elementbereich J1 erzeugt werden. Daher können Kristallfehler mit einer höheren Konzentration in dem Diodenelementbereich J2 ausgebildet werden.
  • 10 zeigt ferner eine Teilschnittansicht einer Halbleitervorrichtung 1e. Die Halbleitervorrichtung 1e unterscheidet sich von der Halbleitervorrichtung 1 (2) dahingehend, dass der IGBT-Elementbereich J1 eine erste Elektrode 11e in ebener Bauart umfasst. Die erste Elektrode 11e ist auf der Oberfläche 2a der Halbleiterschicht 2 ausgebildet, während sie durch eine Isolationsschicht 14 umschlossen ist. Ein Emitterbereich 20e weist einen an der Oberfläche 2a der Halbleiterschicht 2 freigelegten Abschnitt sowie einen Abschnitt in Kontakt mit der ersten Elektrode 11e auf. Folglich kann eine Struktur erzeugt werden, in der keine Gräben in dem IGBT-Elementbereich J1 ausgebildet werden, und lediglich in dem Diodenelementbereich J2 ausgebildet sind. Da Kristallfehler aufgrund von Gräben ausschließlich in dem Diodenelementbereich J2 ausgebildet werden können, können daher Kristallfehler mit einer noch höheren Konzentration in dem Diodenelementbereich J2 als in dem Diodenelementbereich J1 ausgebildet sein.
  • Während bei dem ersten Ausführungsbeispiel gemäß der Draufsicht von 1 ein Fall beschrieben ist, bei dem die ersten Gräben 41 und die zweiten Gräben 42 in einem Streifenmuster angeordnet sind, ist die Erfindung nicht hierauf beschränkt. Verschiedene Gräbenanordnungen können verwendet werden, wie es beispielsweise durch die Halbleitervorrichtungen 1f (11) bis 1i (14) dargestellt ist, die nachstehend beschrieben sind. Bei den 11 bis 14 sind die Gräbenabschnitte durch Schraffur dargestellt. Zudem sind bei den Halbleitervorrichtungen 1f bis 1i die Gräben in dem Diodenelementbereich J2 in einer höheren Konzentration als in dem IGBT-Elementbereich J1 ausgebildet.
  • Die in 11 gezeigte Halbleitervorrichtung 1f ist ein Beispiel, bei dem die Gräben in einem gepunkteten Muster angeordnet sind. Bei der Halbleitervorrichtung 1f weisen die Öffnungsabschnitte der ersten Gräben 41f und der zweiten Gräben 42f Kreisformen auf. Zudem sind in dem IGBT-Elementbereich J1 vier erste Gräben 41f, und in dem Diodenelementbereich J2 neun zweite Gräben 42f ausgebildet.
  • Die in 12 gezeigte Halbleitervorrichtung 1g ist ein Beispiel, bei dem Gräben in einem Gittermuster angeordnet sind. Die Gitterkonzentration ist zudem in dem Diodenelementbereich J2 höher als in dem IGBT-Elementbereich J1 eingestellt. Daher ist die Gesamtlänge einer einen Öffnungsabschnitt eines zweiten Grabens 42g konfigurierenden Grenzlinie länger als eine Gesamtlänge einer einen Öffnungsabschnitt eines ersten Grabens 41g konfigurierenden Grenzlinie.
  • Die in 13 gezeigte Halbleitervorrichtung 1h ist ein Beispiel, bei dem erste Gräben 41f in einem gepunkteten Muster (11) und ein zweiter Graben 42g in einem Gittermuster (12) kombiniert angeordnet sind.
  • Die in 14 gezeigte Halbleitervorrichtung 1i ist ein Beispiel, bei dem Gräben in einem diskontinuierlichen Gittermuster angeordnet sind. Eine Gitterkonzentration ist zudem bei dem Diodenelementbereich J2 höher als in dem IGBT-Elementbereich J1 eingestellt. Daher ist die Gesamtlänge von Öffnungsabschnitten von zweiten Gräben 42i konfigurierenden Grenzlinien länger als die Gesamtlinie von Öffnungsabschnitten von ersten Gräben 41i konfigurierenden Grenzlinien.
  • Die Verfahren zur Bestimmung des Separationsabstands A1 (2) sind zudem nicht auf ein Verfahren basierend auf dem Diffusionsabstand A2 beschränkt. Der Separationsabstand A1 kann beispielsweise so bestimmt sein, dass er größer oder gleich einem Abschnitt A3 (2) ist, der aus der Summe der Dicke der Anodenschichten 31 und der Dicke der Driftschicht 60 in dem Diodenelementbereich J2 bestimmt ist. Da die Diffusion von Schwermetallen in den Emitterbereich 20 in dem IGBT-Elementbereich J1 vermieden werden kann, kann folglich eine Situation verhindert werden, bei der der Durchlasswiderstand des IGBT-Elementbereichs J1 ansteigt.
  • Ferner sind die Anordnungen für die Schwermetalle enthaltende zweite Elektrode nicht auf das in 2 gezeigte Beispiel beschränkt. Bei der in 15 gezeigten Halbleitervorrichtung 1j ist eine zweite Elektrode 6j auf der Oberfläche der Rückoberflächenelektrode 3 und innerhalb des Grabens 8 ausgebildet. Daher steht die zweite Elektrode 6j über eine Kontaktoberfläche 8a in Kontakt mit einem Abschnitt des innerhalb des Diodenelementbereichs J2 angeordneten Kathodenbereichs 70. Zudem ist in einer in 16 gezeigten Halbleitervorrichtung 1k eine zweite Elektrode 6k innerhalb eines hohlen Abschnitts 9 der ersten Elektrode 5 ausgebildet. Daher ist die zweite Elektrode 6k nicht an einer Oberfläche der Halbleitervorrichtung 1k freigelegt. Die zweite Elektrode 6k steht außerdem in dem Diodenelementbereich J2 über eine Kontaktoberfläche 9a in Kontakt mit einem Abschnitt des flachen Abschnitts 2U.
  • Bei der in 17 gezeigten Halbleitervorrichtung 1m ist eine zweite Elektrode 6m auf der Oberfläche der ersten Elektrode 5 und innerhalb eines Grabens 51 in dem Diodenelementbereich J2 ausgebildet. Die zweite Elektrode 6m steht zudem in Kontakt mit einem Abschnitt des flachen Abschnitts 2U in dem Diodenelementbereich J2 über eine Kontaktoberfläche 51a. Bei der in 18 gezeigten Halbleitervorrichtung in ist eine zweite Elektrode 6n auf der Oberfläche der Rückoberflächenelektrode 3 und innerhalb eines Grabens 52 in dem Diodenelementbereich J2 ausgebildet. Die zweite Elektrode 6n steht zudem über eine Kontaktoberfläche 52a in Kontakt mit einem Abschnitt des innerhalb des Diodenelementbereichs J2 angeordneten Kathodenbereichs 70.
  • Weiterhin ist es bei der Halbleitervorrichtung gemäß der vorliegenden Beschreibung wichtig, eine Konzentration der in der Driftschicht 60 des Diodenelementbereichs J2 enthaltenen Schwermetalle höher als die Konzentration der in der Driftschicht 60 des IGBT-Elementbereichs J1 enthaltenen Schwermetalle einzustellen. Daher müssen die Kristallfehler nicht notwendigerweise in die innerhalb des Diodenelementbereichs J2 angeordnete Driftschicht 60 eingeführt werden. Folglich kann eine Konfiguration angewendet werden, bei der die Gräben nicht in dem Diodenelementbereich J2 ausgebildet sind, wie es in den 16 bis 18 gezeigt ist.
  • Zudem können verschiedene Anordnungen für die zweite Elektrode, den IGBT-Elementbereich J1, den Diodenelementbereich J2 und dergleichen auf der Oberfläche der Halbleiterschicht angewendet werden. 9 zeigt eine Draufsicht einer separaten rückwärtsleitenden Halbleitervorrichtung 1p. Eine separate Halbleitervorrichtung bezieht sich auf eine Halbleitervorrichtung, bei der der IGBT-Elementbereich J1 und der Diodenelementbereich J2 jeweils in einem Bereich konsolidiert sind. Zwei Kontaktoberflächen 53, die mit einer Schwermetalle enthaltenden zweiten Elektrode in Kontakt stehen, sind innerhalb des Diodenelementbereichs J2 ausgebildet. Außerdem ist eine Vielzahl von Emitterbereichen 20 innerhalb des IGBT-Elementbereichs J1 ausgebildet. Falls nun ein kürzester Abstand zwischen den Kontaktoberflächen 53 und den Emitterbereichen 20p als Separationsabstand All definiert ist, wird der Separationsabstand All vorteilhafterweise größer oder gleich der Diffusionslänge A2 oder dem vorstehend beschriebenen Abstand A3 eingestellt. Darüber hinaus können die Kontaktoberflächen 53 und die Emitterbereiche 20p verschiedene Formen wie etwa eine gepunktete form oder eine gestreifte Form oder eine Mischung aus verschiedenen Formen annehmen.
  • 20 zeigt eine Draufsicht einer gemischten rückwärts leitenden Halbleitervorrichtung 1r. Eine gemischte Halbleitervorrichtung bezieht sich auf eine Halbleitervorrichtung, bei der der IGBT-Elementbereich J1 und der Diodenelementbereich J2 jeweils in eine Vielzahl von Bereichen unterteilt sind. Bei der Halbleitervorrichtung 1r sind drei IGBT-Elementbereiche J1 und zwei Diodenelementbereiche J2 abwechselnd angeordnet. Drei Kontaktoberflächen 54, die in Kontakt mit einer Schwermetalle enthaltenden zweiten Elektrode stehen, sind innerhalb jedes Diodenelementbereichs J2 ausgebildet. Zudem ist ein Emitterbereich 20r innerhalb des IGBT-Elementbereichs J1 ausgebildet. Falls nun der kürzeste Abstand zwischen den Kontaktoberflächen 54 und dem Emitterbereich 20r als Separationsabstand A21 definiert ist, wird der Separationsabstand A21 vorteilhafterweise größer gleich der Diffusionslänge A2 des vorstehend beschriebenen Abstands A3 eingestellt.
  • Zudem kann eine für einen anderen Zweck verwendete Elektrode zweckmäßig als die Schwermetalle enthaltende zweite Elektrode verwendet werden. Im Falle der Gussanbringung ist beispielsweise eine Nickel enthaltende Elektrode zur Ausbildung eines Eutektikums zwischen Lötmittel und Element erforderlich. In diesem Fall wird eine aus Nickel ausgebildete Elektrode (welche der zweiten Elektrode 6 in 2 entspricht) auf einer Oberfläche einer aus Aluminium ausgebildeten Elektrode (die der ersten Elektrode 5 in 2 entspricht) ausgebildet. Da eine exklusive Elektrode zum Einführen von Schwermetallen nicht separat ausgebildet werden muss, können folglich die Herstellungskosten gedrückt werden. Darüber hinaus kann eine aus Nickel ausgebildete Elektrode unter Verwendung von verschiedenen Verfahren wie etwa Plattierung und Abstäubung ausgebildet werden.
  • Ferner kann eine Konfiguration angewendet werden, bei der in den 2, 7 und 15 bis 18 die Schwermetalle enthaltende zweite Elektrode in Kontakt mit einer innerhalb des Diodenelementbereichs J2 über eine Zwischenschicht angeordnete Halbleiterschicht kommt. Eine Zwischenschicht ist eine Schicht, die eine Eigenschaft zur Diffusion von Schwermetallen aufweist. Zudem ist die Dicke der Zwischenschicht kleiner als die Diffusionslänge A2 der in der Elektrode enthaltenen Schwermetalle eingestellt. Beispiele für eine Zwischenschicht beinhalten eine Siliziumoxidschicht. Selbst für den Fall, bei dem eine Zwischenschicht wie etwa eine natürliche Oxidschicht existiert, können Schwermetalle aufgrund eines Heizvorgangs nach der Elektrodenausbildung ausreichend in die Halbleiterschicht diffundiert werden.
  • Ferner können die in der zweiten Elektrode enthaltenen Schwermetalle ein Metall mit einer Dichte größer gleich 4 sein. Beispiele beinhalten Eisen, Blei, Gold, Platin, Silber, Kupfer, Chrom, Kadmium, Quecksilber, Zink, Arsen, Mangan, Kobalt, Nickel, Molybdän, Wolfram, Zinn, Wismut, Uran und Plutonium.
  • <Abwandlung des zweiten Ausführungsbeispiels>
  • Nachstehend ist eine Abwandlung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel beschrieben. Es kann eine Konfiguration angewendet werden, bei der ein Transportobjekttisch zum Einführen von Schwermetallen verwendet wird, nachdem ein Rückoberflächenpoliervorgang bei dem in 6 gezeigten Schritt S13 durchgeführt wird. Der Transportobjekttisch ist ein Gesamtoberflächenobjekttisch mit einer Halteoberfläche, die mit der gesamten Rückoberfläche eines Wafers in Kontakt kommt. Die Halteoberfläche ist zudem aus einem Schwermetalle enthaltenden Material ausgebildet. Indem die Halteoberfläche und die Waferoberfläche während des Wafertransports miteinander in Kontakt kommen, können folglich Schwermetalle in den Wafer eingeführt werden. Da die Wahrscheinlichkeit des Auftretens einer Verwindung oder einer Biegung durch Halten der gesamten Oberfläche eines Wafers reduziert werden kann, kann zudem ein großformatiger Wafer oder ein verdünnter Wafer auf zuverlässige Weise transportiert werden. Darüber hinaus kann der Transportobjekttisch zum Einführen von Schwermetallen zu einem beliebigen Zeitpunkt zwischen dem Entfernen der Schwermetalleinfangschicht von der Rückoberfläche des Wafers und dem Abschluss des Schwermetalleinfangvorgangs durch den Heizvorgang verwendet werden.

Claims (5)

  1. Halbleitervorrichtung mit: einem IGBT-Elementbereich (J1) und einem Diodenelementbereich (J2), die in einem Halbleitersubstrat ausgebildet sind, wobei eine Kollektorschicht (80) einer ersten Leitfähigkeitsart, eine Driftschicht (60) einer zweiten Leitfähigkeitsart und eine Körperschicht (30) einer ersten Leitfähigkeitsart in dem IGBT-Elementbereich sequentiell laminiert sind, eine erste Grabenelektrode (11) ausgebildet ist, die die Körperschicht von einer Oberfläche der Körperschicht durchdringt, in die Driftschicht eindringt, und von einer Isolationsschicht (14) umgeben ist, ein Emitterbereich (20) einer zweiten Leitfähigkeitsart an einem bestimmten Bereich ausgebildet ist, der in Kontakt mit der ersten Grabenelektrode über die Isolationsschicht steht, und an einer Oberfläche des Halbleitersubstrates freigelegt ist, der Emitterbereich von der Driftschicht durch die Körperschicht separiert ist, eine Kathodenschicht (70) einer zweiten Leitfähigkeitsart, eine Driftschicht (60) einer zweiten Leitfähigkeitsart und eine Anodenschicht (31) einer ersten Leitfähigkeitsart in dem Diodenelementbereich sequentiell laminiert sind, eine zweite Grabenelektrode (12) ausgebildet ist, die die Anodenschicht von einer Oberfläche der Anodenschicht durchdringt, in die Driftschicht eindringt, und von einer Isolationsschicht umgeben ist, und wenn die Oberfläche der Körperschicht, auf der ein Öffnungsabschnitt der ersten Grabenelektrode ausgebildet ist, und die Oberfläche der Anodenschicht, auf der ein Öffnungsabschnitt der zweiten Grabenelektrode ausgebildet ist, betrachtet werden, eine Gesamtlänge pro Einheitsfläche des Diodenelementbereichs einer den Öffnungsabschnitt der zweiten Grabenelektrode konfigurierenden Grenzlinie länger als eine Gesamtlänge pro Einheitsfläche des IGBT-Elementbereichs einer den Öffnungsabschnitt der ersten Grabenelektrode konfigurierenden Grenzlinie ist, und die Konzentration von in der Driftschicht des Diodenelementbereichs enthaltenen Schwermetalle (62) höher als die Konzentration von in der Driftschicht des IGBT-Elementbereichs enthaltenen Schwermetalle ist.
  2. Halbleitervorrichtung nach Anspruch 1, ferner mit: einer die Schwermetalle enthaltenden Elektrode (6), wobei die Elektrode in Kontakt mit zumindest einem Abschnitt einer innerhalb des Diodenelementbereichs angeordneten Halbleiterschicht steht.
  3. Halbleitervorrichtung nach Anspruch 2, wobei ein erster Abstand (A1) zwischen einer Endposition (P1) eines Kontaktbereichs (7a) auf der Seite des IGBT-Elementbereichs (J1) und einer Endposition (P2) des innerhalb des IGBT-Elementbereichs angeordneten Emitterbereichs auf der Seite des Diodenelementbereichs (J2) größer oder gleich einem zweiten Abstand (A3) ist, der Kontaktbereich ein Bereich ist, bei dem die Elektrode mit den Schwermetallen und die innerhalb des Diodenelementbereichs angeordnete Halbleiterschicht in Kontakt stehen, und der zweite Abstand ein durch die Summe aus einer Dicke der Anodenschicht des Diodenelementbereichs und einer Dicke der Driftschicht des Diodenelementbereichs bestimmter Abstand ist.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem IGBT-Elementbereich und einem Diodenelementbereich in einem Halbleitersubstrat, mit: einem ersten Ausbildungsvorgang (S11) zur Ausbildung einer ersten Grabenelektrode in dem IGBT-Elementbereich; einem zweiten Ausbildungsvorgang (S11) zur Ausbildung einer zweiten Grabenelektrode in dem Diodenelementbereich; einem Kontaktausbildungsvorgang (S15) zur Kontaktausbildung eines Wafers mit einem Waferhaltetisch mit Schwermetallen; und einem Heizvorgang (S16) zum Erwärmen des Wafers nach dem Kontaktausbildungsverfahren, wobei, wenn die Oberfläche des Wafers, auf der der erste Ausbildungsvorgang und der zweite Ausbildungsvorgang ausgeführt worden sind, betrachtet wird, eine Gesamtlänge pro Einheitsfläche des Diodenelementbereichs einer einen Öffnungsabschnitt der zweiten Grabenelektrode konfigurierenden Grenzlinie länger als eine Gesamtlänge pro Einheitsfläche des IGBT-Elementbereichs einer einen Öffnungsabschnitt der erste Grabenelektrode konfigurierende Grenzlinie ist, und der erste Ausbildungsvorgang und der zweite Ausbildungsvorgang vor dem Heizvorgang durchgeführt werden.
  5. Verfahren nach Anspruch 4, ferner mit: einem Poliervorgang (S13) zum Polieren einer Rückoberfläche des Wafers, wobei der Poliervorgang vor dem Kontaktausbildungsvorgang durchgeführt wird.
DE112011105319.3T 2011-06-09 2011-06-09 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Fee Related DE112011105319B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/063280 WO2012169053A1 (ja) 2011-06-09 2011-06-09 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112011105319T5 DE112011105319T5 (de) 2014-03-13
DE112011105319B4 true DE112011105319B4 (de) 2015-10-08

Family

ID=47295655

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011105319.3T Expired - Fee Related DE112011105319B4 (de) 2011-06-09 2011-06-09 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9064711B2 (de)
JP (1) JP5630579B2 (de)
CN (1) CN103582936B (de)
DE (1) DE112011105319B4 (de)
WO (1) WO2012169053A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007576B4 (de) 2013-11-05 2022-02-03 Denso Corporation Halbleitereinrichtung

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6144510B2 (ja) * 2013-03-11 2017-06-07 三菱電機株式会社 半導体装置の製造方法
JP6480860B2 (ja) * 2013-03-29 2019-03-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2016035531A1 (ja) * 2014-09-04 2016-03-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP2018511168A (ja) * 2015-02-27 2018-04-19 ディー スリー セミコンダクター エルエルシー 縦型電力装置内の表面装置
JP6274154B2 (ja) 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
JP6582762B2 (ja) * 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
JP6314965B2 (ja) * 2015-12-11 2018-04-25 トヨタ自動車株式会社 半導体装置の製造方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
JP7095303B2 (ja) * 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
JP2019145708A (ja) 2018-02-22 2019-08-29 株式会社東芝 半導体装置
CN111247639B (zh) 2018-05-17 2023-09-05 富士电机株式会社 半导体装置
CN109713037B (zh) * 2018-12-29 2021-11-23 安建科技(深圳)有限公司 一种绝缘栅双极性晶体管器件及其制备方法
JP7189848B2 (ja) 2019-08-07 2022-12-14 株式会社東芝 半導体装置およびその製造方法
JP7459666B2 (ja) 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
US20220320323A1 (en) * 2020-06-18 2022-10-06 Dynex Semiconductor Limited Reverse conducting igbt with controlled anode injection
JP7456902B2 (ja) * 2020-09-17 2024-03-27 株式会社東芝 半導体装置
JP2023144467A (ja) * 2022-03-28 2023-10-11 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004012884A1 (de) * 2004-03-16 2005-10-06 Ixys Semiconductor Gmbh Leistungs-Halbleiterbauelement in Planartechnik
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
DE102009002944A1 (de) * 2008-05-09 2009-12-17 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Halbleitervorrichtung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691233B2 (ja) 1984-12-03 1994-11-14 新技術事業団 半導体受光素子の製造方法
JPS6376456A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd 銅電極を用いた半導体装置
JPH04125933A (ja) 1990-09-17 1992-04-27 Toshiba Corp 半導体装置の製造方法
JP4165079B2 (ja) 2002-01-30 2008-10-15 富士電機デバイステクノロジー株式会社 半導体装置
JP2004363327A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2007317883A (ja) * 2006-05-25 2007-12-06 Toyota Motor Corp 半導体装置の製造方法
JP4605251B2 (ja) * 2007-06-14 2011-01-05 株式会社デンソー 半導体装置
EP2003694B1 (de) * 2007-06-14 2011-11-23 Denso Corporation Halbleiterbauelement
JP4840370B2 (ja) * 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP2010263149A (ja) 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
KR101335833B1 (ko) * 2009-09-07 2013-12-03 도요타 지도샤（주） 다이오드 영역과 ｉｇｂｔ 영역을 갖는 반도체 기판을 구비하는 반도체 장치
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
JP5348276B2 (ja) * 2011-07-04 2013-11-20 株式会社デンソー 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004012884A1 (de) * 2004-03-16 2005-10-06 Ixys Semiconductor Gmbh Leistungs-Halbleiterbauelement in Planartechnik
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
DE102009002944A1 (de) * 2008-05-09 2009-12-17 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Halbleitervorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007576B4 (de) 2013-11-05 2022-02-03 Denso Corporation Halbleitereinrichtung

Also Published As

Publication number Publication date
DE112011105319T5 (de) 2014-03-13
CN103582936A (zh) 2014-02-12
WO2012169053A1 (ja) 2012-12-13
US20140084335A1 (en) 2014-03-27
JPWO2012169053A1 (ja) 2015-02-23
CN103582936B (zh) 2016-04-20
US9064711B2 (en) 2015-06-23
JP5630579B2 (ja) 2014-11-26

Similar Documents

Publication Publication Date Title
DE112011105319B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE102009002944B4 (de) Halbleitervorrichtung
DE102005024684B4 (de) Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112010005272B4 (de) Pin-diode
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102008008152B4 (de) Leistungshalbleitervorrichtung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102008024464B4 (de) Halbleitervorrichtung
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE112011104631B4 (de) Halbleitervorrichtung
DE102012211544A1 (de) Halbleitervorrichtung
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE112010005278B4 (de) Pin-diode
DE102008040892A1 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE112011105785B4 (de) Halbleitervorrichtung
DE102016105041A1 (de) Diode und Verfahren zum Herstellen einer Diode
DE112013004146T5 (de) Halbleitervorrichtung
DE112013002178T5 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon
DE112016002613T5 (de) Leistungs-Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: TBK, DE

R083 Amendment of/additions to inventor(s)
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0027060000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027060000

Ipc: H01L0027082000

R084 Declaration of willingness to licence
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee