JP6314965B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6314965B2
JP6314965B2 JP2015242605A JP2015242605A JP6314965B2 JP 6314965 B2 JP6314965 B2 JP 6314965B2 JP 2015242605 A JP2015242605 A JP 2015242605A JP 2015242605 A JP2015242605 A JP 2015242605A JP 6314965 B2 JP6314965 B2 JP 6314965B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode
region
semiconductor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015242605A
Other languages
English (en)
Other versions
JP2017108079A (ja
Inventor
亀山　悟
悟 亀山
正樹 味岡
正樹 味岡
大木　周平
周平 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015242605A priority Critical patent/JP6314965B2/ja
Priority to US15/372,181 priority patent/US9741554B2/en
Priority to KR1020160165825A priority patent/KR101823273B1/ko
Priority to CN201611122368.0A priority patent/CN106952811B/zh
Priority to TW105140887A priority patent/TWI630645B/zh
Priority to DE102016123903.8A priority patent/DE102016123903A1/de
Publication of JP2017108079A publication Critical patent/JP2017108079A/ja
Application granted granted Critical
Publication of JP6314965B2 publication Critical patent/JP6314965B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/57—Physical imperfections the imperfections being on the surface of the semiconductor body, e.g. the body having a roughened surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H10P70/12—Cleaning before device manufacture, i.e. Begin-Of-Line process by dry cleaning only
    • H10P70/125—Cleaning before device manufacture, i.e. Begin-Of-Line process by dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H10P70/15—Cleaning before device manufacture, i.e. Begin-Of-Line process by wet cleaning only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/50—Cleaning of wafers, substrates or parts of devices characterised by the part to be cleaned
    • H10P70/56—Cleaning of wafer backside
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/051—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本明細書で開示する技術は、半導体装置の製造方法に関する。
多くの半導体装置では、半導体基板の一方の主面に電極が形成されている。そのような電極は、半導体基板の一方の主面を洗浄した後に、半導体基板の一方の主面に形成される。特許文献１は、ＨＦ洗浄（フッ酸を用いた洗浄）を利用して半導体基板の一方の主面に形成されている自然酸化膜を除去した後に、半導体基板の一方の主面に電極を形成する技術を開示する。
特開２００８−０８５０５０号公報
半導体装置の一例として、ＩＧＢＴ領域とダイオード領域を同一半導体基板内に形成した逆導通ＩＧＢＴが知られている。逆導通ＩＧＢＴでは、半導体基板の裏面に露出するように、ＩＧＢＴ領域に対応したｐ+型のコレクタ領域とダイオード領域に対応したｎ+型のカソード領域が半導体基板の裏面にパターニングされており、これらのコレクタ領域とカソード領域を被覆するように半導体基板の裏面に裏面電極が形成される。これらのコレクタ領域とカソード領域は、所望する特性に応じてイオン注入量が調整される。このため、通常は、コレクタ領域とカソード領域のイオン注入量が一致しない。このように、コレクタ領域とカソード領域が異なるイオン注入量で形成されると、イオン注入時の半導体基板の裏面に与えるダメージが異なるので、半導体基板の裏面の表面粗さがコレクタ領域とカソード領域で異なる。
コレクタ領域とカソード領域を被覆するように裏面電極が形成されると、コレクタ領域とカソード領域の表面粗さが裏面電極にも反映される。このため、コレクタ領域とカソード領域のパターンに対応して、裏面電極の表面の表面粗さが変化する。例えば、コレクタ領域とカソード領域がストライプ状のレイアウトを有する場合、裏面電極の表面には、表面粗さの異なる部分がストライプ状に形成される。このため、光の乱反射の相違によって裏面電極の表面にストライプ状の明暗が現れる。
半導体装置の検査項目の１つとして、電極の表面に形成されたキズを検出するための外観検査が行われる。上記逆導通ＩＧＢＴの場合、コレクタ領域とカソード領域のパターンに対応して裏面電極の表面に明暗が現れるので、このような明暗とキズを区別することが困難になる。
上述では、逆導通ＩＧＢＴを例にして、半導体基板の裏面電極に表面粗さの異なる部分が形成されるという課題を説明した。しかしながら、このような課題は、逆導通ＩＧＢＴに限らず、半導体基板の一方の主面にイオン注入量が異なる半導体領域が形成される様々な半導体装置において生じ得る。本明細書は、イオン注入量が異なる複数の半導体領域が一方の主面に露出する半導体基板において、半導体基板の一方の主面におけるそれら半導体領域の表面粗さの相違が電極に反映することを抑える技術を提供する。
本明細書が開示する半導体装置の製造方法は、半導体領域形成工程、ＨＦ洗浄工程、表面粗さ均一化工程及び電極形成工程を備える。半導体領域形成工程では、イオン注入量が異なる複数の半導体領域を半導体基板の一方の主面に露出するように形成する。イオン注入量が異なる複数の半導体領域のなかには、イオン注入が行われない半導体領域も含まれる。ＨＦ洗浄工程では、半導体領域形成工程の後に、半導体基板の一方の主面をＨＦ洗浄する。表面粗さ均一化工程では、ＨＦ洗浄工程の後に、半導体基板の一方の主面の表面粗さを均一化する。電極形成工程では、表面粗さ均一化工程の後に、半導体基板の一方の主面に電極を形成する。
上記製造方法は、ＨＦ洗浄工程と電極形成工程の間に表面粗さ均一化工程を実施することを１つの特徴とする。電極形成工程に先立って半導体基板の一方の主面の表面粗さを均一化させておくことで、半導体基板の一方の主面の表面粗さの相違が電極に反映することが抑えられる。
逆導通ＩＧＢＴの要部断面図を模式的に示す。 逆導通ＩＧＢＴの製造方法のうちの裏面構造を形成するための工程のフローを示す。 裏面構造を形成する一工程における逆導通ＩＧＢＴの要部拡大断面図を模式的に示す。 裏面構造を形成する一工程における逆導通ＩＧＢＴの要部拡大断面図を模式的に示す。 裏面構造を形成する一工程における逆導通ＩＧＢＴの要部拡大断面図を模式的に示す。 裏面構造を形成する一工程における逆導通ＩＧＢＴの要部拡大断面図を模式的に示す。 裏面構造を形成する一工程における逆導通ＩＧＢＴの要部拡大断面図を模式的に示す。
図１に示されるように、逆導通ＩＧＢＴ１は、ＩＧＢＴ領域２ａとダイオード領域２ｂに区画されているシリコン単結晶の半導体基板１０、半導体基板１０の裏面を被覆する裏面電極２２、半導体基板１０の表面を被覆する表面電極２４、及び、半導体基板１０のＩＧＢＴ領域２ａの表面側に設けられているトレンチゲート２６を備える。裏面電極２２は、ＩＧＢＴ領域２ａにおいてコレクタ電極として機能し、ダイオード領域２ｂにおいてカソード電極として機能する。表面電極２４は、ＩＧＢＴ領域２ａにおいてエミッタ電極として機能し、ダイオード領域２ｂにおいてアノード電極として機能する。一例では、裏面電極２２の材料にアルミニウムシリコン（ＡｌＳｉ）が用いられており、表面電極２４の材料にアルミニウムシリコン（ＡｌＳｉ）が用いられている。
半導体基板１０は、ｐ+型のコレクタ領域１１、ｎ+型のカソード領域１２、ｎ+型のバッファ領域１３、ｎ型のドリフト領域１４、ｐ型領域１５及びｎ+型のエミッタ領域１６を有する。
コレクタ領域１１は、半導体基板１０の裏面の一部に設けられており、半導体基板１０の裏面に露出する。また、コレクタ領域１１は、ドリフト領域１４の下方の一部に設けられており、ＩＧＢＴ領域２ａに選択的に配置されている。半導体基板１０では、コレクタ領域１１が存在する範囲をＩＧＢＴ領域２ａという。コレクタ領域１１は、その不純物濃度が濃く、裏面電極２２にオーミック接触する。コレクタ領域１１は、例えば、イオン注入法を利用して、半導体基板１０の裏面からボロンを導入することで形成される。
カソード領域１２は、半導体基板１０の裏面の一部に設けられており、半導体基板１０の裏面に露出する。また、カソード領域１２は、ドリフト領域１４の下方の一部に設けられており、ダイオード領域２ｂに選択的に配置されている。半導体基板１０では、カソード領域１２が存在する範囲をダイオード領域２ｂという。カソード領域１２は、その不純物濃度が濃く、裏面電極２２にオーミック接触する。カソード領域１２は、例えば、イオン注入法を利用して、半導体基板１０の裏面からリンを導入することで形成される。
バッファ領域１３は、コレクタ領域１１とドリフト領域１４の間、及び、カソード領域１２とドリフト領域１４の間に設けられており、ＩＧＢＴ領域２ａとダイオード領域２ｂを連続して双方に配置されている。バッファ領域１３は、例えば、イオン注入法を利用して、半導体基板１０の裏面からリンを導入することで形成される。
ドリフト領域１４は、バッファ領域１３とｐ型領域１５の間に設けられており、ＩＧＢＴ領域２ａとダイオード領域２ｂを連続して双方に配置されている。ドリフト領域１４は、半導体基板１０に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である。ドリフト領域１４の上層部には、Ｈｅ照射によって結晶欠陥が高密度に調整されたライフタイム制御領域１４ａが形成される。
ｐ型領域１５は、ドリフト領域１４の上方に設けられており、ドリフト領域１４に接しており、ＩＧＢＴ領域２ａとダイオード領域２ｂを連続して双方に配置されており、半導体基板１０の表面に露出する。ｐ型領域１５は、ＩＧＢＴ領域２ａにおいてボディ領域として機能し、ダイオード領域２ｂにおいてアノード領域として機能する。ｐ型領域１５は、ＩＧＢＴ領域２ａにおいてコンタクト領域（図示省略）を介して表面電極２４にオーミック接触し、ダイオード領域においても表面電極２４にオーミック接触する。ｐ型領域１５は、例えば、イオン注入技術を利用して、半導体基板１０の表面からボロンを導入することで形成されている。
エミッタ領域１６は、ｐ型領域１５の上方に設けられており、ｐ型領域１５に接しており、ＩＧＢＴ領域２ａに選択的に配置されており、トレンチゲート２６の側面に接しており、半導体基板１０の表面に露出する。エミッタ領域１６は、その不純物濃度が濃く、表面電極２４にオーミック接触する。エミッタ領域１６は、例えば、イオン注入技術を利用して、半導体基板１０の表面からリンを導入することで形成されている。
トレンチゲート２６は、ポリシリコンを材料とする電極部と酸化シリコンを材料とする絶縁膜を有しており、電極部が絶縁膜を介して半導体基板１０に対向する。トレンチゲート２６の電極部は、層間絶縁膜によって表面電極２４から分離されており、ゲート電位が印加可能に構成されている。トレンチゲート２６は、半導体基板１０の表面から深部に向けて伸びており、ｐ型領域１５を貫通してドリフト領域１４に突出するように構成されている。
逆導通ＩＧＢＴ１では、裏面電極２２、コレクタ領域１１、バッファ領域１３、ドリフト領域１４、ｐ型領域１５、エミッタ領域１６、表面電極２４及びトレンチゲート２６がＩＧＢＴ構造を構成する。逆導通ＩＧＢＴ１では、裏面電極２２、カソード領域１２、バッファ領域１３、ドリフト領域１４、ｐ型領域１５及び表面電極２４がダイオード構造を構成する。
逆導通ＩＧＢＴ１では、裏面電極２２に表面電極２４よりも正となる電圧が印加され、トレンチゲート２６の電極部に表面電極２４よりも正となる電圧が印加されると、ＩＧＢＴ領域２ａのＩＧＢＴ構造がターンオンする。逆導通ＩＧＢＴ１では、裏面電極２２に表面電極２４よりも正となる電圧が印加され、トレンチゲート２６の電極部に表面電極２４と同電圧が印加されると、ＩＧＢＴ領域２ａのＩＧＢＴ構造がターンオフする。また、逆導通ＩＧＢＴ１では、表面電極２４に裏面電極２２よりも正となる逆バイアスが印加されるときに、ダイオード領域２ｂのダイオード構造を介して還流電流が流れる。
次に、逆導通ＩＧＢＴ１の製造方法を説明する。なお、以下では、逆導通ＩＧＢＴ１を製造する過程で実施される工程のうちの裏面構造を形成するための工程について説明する。その他の構成要素を形成する工程は、既知の製造技術を利用することができるので、その説明を省略する。以下、図２の製造フローを参照しながら、図３Ａ〜Ｅに基づいて裏面構造を形成するための各工程を説明する。
まず、図３Ａに示されるように、半導体基板１０を準備する。半導体基板１０の表面側には、各種半導体領域１５，１６、表面電極２４及びトレンチゲート２６が既に形成されている。
次に、図３Ｂに示されるように、半導体基板１０の裏面にコレクタ領域１１、カソード領域１２及びバッファ領域１３をパターニングする（図２のＳ１１）。具体的には、まず、イオン注入法を利用して、半導体基板１０の裏面の全体にリンを導入してバッファ領域１３を形成する。次に、イオン注入法を利用して、半導体基板１０の裏面のダイオード領域２ｂにリンを選択的に導入してカソード領域１２を形成する。次に、イオン注入法を利用して、半導体基板１０の裏面のＩＧＢＴ領域２ａにボロンを選択的に導入してコレクタ領域１１を形成する。この裏面パターニング工程を実施すると、半導体基板１０の裏面には自然酸化膜３２が被膜する。
コレクタ領域１１を形成するときのボロンのイオン注入量は、例えば１×１０13ｃｍ-2である。カソード領域１２を形成するときのリンのイオン注入量は、例えば１×１０15ｃｍ-2である。コレクタ領域１１とカソード領域１２のイオン注入量は一致しない。このように、コレクタ領域１１とカソード領域１２が異なるイオン注入量で形成されると、イオン注入時の半導体基板１０の裏面に与えるダメージが異なるので、半導体基板１０の裏面における表面粗さがコレクタ領域１１とカソード領域１２で異なる。図３Ｂに示されるように、コレクタ領域１１に対応した半導体基板１０の裏面の表面粗さは相対的に小さく、カソード領域１２に対応した半導体基板１０の裏面の表面粗さは相対的に大きい。
次に、図３Ｃに示されるように、半導体基板１０の裏面をＨＦ洗浄（フッ酸を用いた洗浄）し、半導体基板１０の裏面を被膜する自然酸化膜３２を除去する（図２のＳ１２）。
次に、図３Ｄに示されるように、半導体基板１０の裏面をＡＰＭ洗浄（アンモニアと過酸化水素水混合液を用いた洗浄）し、半導体基板１０の裏面に薄い酸化膜４２を被膜し、半導体基板１０の裏面の表面粗さを均一化する(図２のＳ１３）。酸化膜４２の厚みは、約１〜１０ｎｍである。通常、ＡＰＭ洗浄は、有機物を除去する目的で実施される。本明細書で開示する技術では、ＡＰＭ洗浄の酸化力に着目し、ＡＰＭ洗浄を利用して薄い酸化膜４２を形成する。ＡＰＭ洗浄は、半導体基板１０の裏面に対して液体反応するので、半導体基板１０の裏面に対して均一に酸素を反応させることができる。このため、半導体基板１０の裏面にある凹凸の凹部は、その側面及び底面から伸長する酸化膜４２によって比較的に短時間で充填される。即ち、半導体基板１０の裏面にある凹凸の凸部の頂面よりも凹部を充填する酸化膜４２の膜厚が厚く形成される。これにより、半導体基板１０の裏面にＡＰＭ洗浄を実施すると、酸化膜４２によって半導体基板１０の裏面の表面粗さが低減され、表面粗さが均一化される。なお、図３Ｄでは、酸化膜４２の表面が平坦化されて図示されているが、平坦化されることが重要ではなく、酸化膜４２の表面の表面粗さが均一化されることが重要である。
次に、図３Ｅに示されるように、スパッタリング法を利用して、半導体基板１０の裏面に裏面電極２２を成膜する（図２のＳ１４）。半導体基板１０の裏面を被膜していた酸化膜４２の厚みが極めて薄いので、アルミシリコンの裏面電極２２は、その酸化膜４２を吸収又は突き破ることで、半導体基板１０の裏面に露出するコレクタ領域１１及びカソード領域１２の各々にオーミック接触することができる。先のＡＭＰ洗浄によって半導体基板１０の裏面の表面粗さが均一化されているので、半導体基板１０の裏面を被膜する裏面電極２２の表面の表面粗さも均一化されている。なお、スパッタリング法に代えて、蒸着法を利用して裏面電極２２を成膜してもよい。
ここで、スパッタリング法を利用して裏面電極２２を成膜するときに、半導体基板１０を加熱するのが望ましい。あるいは、スパッタリング法を利用して裏面電極２２を成膜した後に、半導体基板１０を加熱するのが望ましい。裏面電極２２は、熱エネルギーを利用することで、半導体基板１０の裏面を被膜する酸化膜４２を効率的に吸収又は突き破ることができる。これにより、裏面電極２２は、半導体基板１０の裏面に露出するコレクタ領域１１及びカソード領域１２の各々に良好にオーミック接触することができる。さらに、スパッタリング法を利用して裏面電極２２を成膜するときに、半導体基板１０を５０℃以上４５０℃以下に加熱するのがより望ましい。あるいは、スパッタリング法を利用して裏面電極２２を成膜した後に、半導体基板１０を５０℃以上４５０℃以下に加熱するのがより望ましい。半導体基板１０の温度を５０℃以上にすると、裏面電極２２は、十分な熱エネルギーを利用することができ、コレクタ領域１１及びカソード領域１２の各々に良好にオーミック接触することができる。また、半導体基板１０の温度を４５０℃以下にすると、半導体基板１０の表面に形成されている表面電極２４の変形を抑えることができる。また、スパッタリング法に代えて蒸着法を利用して裏面電極２２を成膜する場合は、裏面電極２２を成膜した後に、半導体基板１０を加熱するのが望ましく、半導体基板１０を５０℃以上４５０℃以下に加熱するのがより望ましい。同様に、裏面電極２２は、熱エネルギーを利用して、コレクタ領域１１及びカソード領域１２の各々に良好にオーミック接触することができる。
上記したように、逆導通ＩＧＢＴ１の製造方法は、ＨＦ洗浄と裏面電極２２を形成する工程の間に半導体基板１０の裏面の表面粗さを均一化することを特徴とする。上記の逆導通ＩＧＢＴ１の製造方法では、表面粗さ均一化工程としてＡＰＭ洗浄を実施することを１つの特徴とする。ＡＰＭ洗浄工程を実施することで、半導体基板１０の裏面に薄い酸化膜４２が被膜され、半導体基板１０の裏面の表面粗さを低減することができる。これにより、コレクタ領域１１とカソード領域１２の表面粗さの相違が小さくなり、半導体基板１０の裏面の表面粗さが均一化される。上記の逆導通ＩＧＢＴ１の製造方法は、ＡＰＭ洗浄工程を加えるだけで、半導体基板１０の裏面の表面粗さを均一化させることができる。この結果、半導体基板１０の裏面に形成される裏面電極２２に半導体基板１０の裏面の表面粗さが反映されることが抑えられる。これにより、裏面電極２２の表面に対する外観検査を精度良く行うことができる。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
本明細書が開示する半導体装置の製造方法は、半導体領域形成工程、ＨＦ洗浄工程、表面粗さ均一化工程及び電極形成工程を備えていてもよい。半導体領域形成工程では、イオン注入量が異なる複数の半導体領域を半導体基板の一方の主面に露出するように形成する。イオン注入量が異なる複数の半導体領域のなかには、イオン注入が行われない半導体領域も含まれる。ＨＦ洗浄工程では、半導体領域形成工程の後に、半導体基板の一方の主面をＨＦ洗浄する。表面粗さ均一化工程では、ＨＦ洗浄工程の後に、半導体基板の一方の主面の表面粗さを均一化する。表面粗さ均一化工程は、半導体基板の一方の主面の表面粗さを均一化できる様々な手法を用いることができる。例えば、表面粗さ均一化工程としては、ＡＭＰ洗浄、研磨などが例示される。電極形成工程では、表面粗さ均一化工程の後に、半導体基板の一方の主面に電極を形成する。
表面粗さ均一化工程では、半導体基板の一方の主面をＡＰＭ洗浄してもよい。ＡＰＭ洗浄を実施すると、半導体基板の一方の主面に薄い酸化膜が形成される。ＡＰＭ洗浄は、半導体基板の一方の主面に対して均一に酸素を反応させることができる。このため、半導体基板の一方の主面にある凹凸の凹部は、その側面及び底面から伸長する酸化膜によって比較的に短時間で充填される。即ち、半導体基板の一方の主面にある凹凸の凸部の頂面よりも凹部を充填する酸化膜の膜厚が厚く形成される。これにより、半導体基板の一方の主面にＡＰＭ洗浄を実施すると、酸化膜によって半導体基板の一方の主面の表面粗さが低減され、表面粗さが均一化される。なお、ＡＰＭ洗浄で形成される酸化膜の厚みは薄いので、半導体基板の一方の主面に形成される電極は、その酸化膜を吸収又は突き破ることで半導体基板の一方の主面に対して電気的に接続することが可能である。
電極形成工程では、スパッタリング法又は蒸着法が用いられてもよい。スパッタリング法を用いると、電極は、プラズマのエネルギーを利用して半導体基板の一方の主面を被膜する酸化膜を効率的に吸収又は突き破ることができる。これにより、電極と半導体基板の一方の主面の間に、良好な電気的接続が提供される。蒸着法を用いる場合、電極を形成した後に、半導体基板を加熱するのが望ましい。電極は、熱エネルギーを利用して半導体基板の一方の主面を被膜する酸化膜を効率的に吸収又は突き破ることができる。これにより、電極と半導体基板の一方の主面の間に、良好な電気的接続が提供される。
電極形成工程では、半導体基板を加熱しながらスパッタリング法を利用して半導体基板の一方の主面に電極を形成してもよい。半導体基板を加熱しながらスパッタリング法を実施することで、電極は、熱エネルギーを利用して半導体基板の一方の主面を被膜する酸化膜を効率的に吸収又は突き破ることができる。これにより、電極と半導体基板の一方の主面の間に、良好な電気的接続が提供される。
電極形成工程では、半導体基板の温度を５０℃以上４５０℃以下に調整しながらスパッタリング法を利用して半導体基板の一方の主面に電極を形成してもよい。半導体基板がこの温度範囲内に調整されていると、半導体基板の一方の主面に対して電極を良好に電気的に接続させるとともに、半導体基板の他方の主面に形成されている電極の変形を抑えることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１：逆導通ＩＧＢＴ
２ａ：ＩＧＢＴ領域
２ｂ：ダイオード領域
１０：半導体基板
１１：コレクタ領域
１２：カソード領域
１３：バッファ領域
１４：ドリフト領域
１５：ｐ型領域
１６：エミッタ領域
２２：裏面電極
２４：表面電極
２６：トレンチゲート
３２：自然酸化膜
４２：酸化膜

Claims (5)

  1. イオン注入量が異なる複数の半導体領域を半導体基板の一方の主面に露出するように形成する半導体領域形成工程と、
    前記半導体領域形成工程の後に、前記半導体基板の前記一方の主面をＨＦ洗浄するＨＦ洗浄工程と、
    前記ＨＦ洗浄工程の後に、前記半導体基板の前記一方の主面の表面粗さを均一化する表面粗さ均一化工程と
    前記表面粗さ均一化工程の後に、前記半導体基板の前記一方の主面に電極を形成する電極形成工程と、
    前記電極形成工程の後に、前記半導体基板の前記電極の表面に対する外観検査を実施する工程と、を備える、半導体装置の製造方法。
  2. 前記表面粗さ均一化工程では、前記半導体基板の前記一方の主面をＡＰＭ洗浄し、前記半導体基板の前記一方の主面に酸化膜を被膜する、請求項１に記載の半導体装置の製造方法。
  3. 前記電極形成工程では、スパッタリング法又は蒸着法が用いられる、請求項２に記載の半導体装置の製造方法。
  4. 前記電極形成工程では、前記半導体基板を加熱しながら前記スパッタリング法を利用して前記半導体基板の前記一方の主面に前記電極を形成する、請求項３に記載の半導体装置の製造方法。
  5. 前記電極形成工程では、前記半導体基板を５０℃以上４５０℃以下に加熱しながら前記スパッタリング法を利用して前記半導体基板の前記一方の主面に前記電極を形成する、請求項４に記載の半導体装置の製造方法。
JP2015242605A 2015-12-11 2015-12-11 半導体装置の製造方法 Expired - Fee Related JP6314965B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015242605A JP6314965B2 (ja) 2015-12-11 2015-12-11 半導体装置の製造方法
US15/372,181 US9741554B2 (en) 2015-12-11 2016-12-07 Method of manufacturing semiconductor device
KR1020160165825A KR101823273B1 (ko) 2015-12-11 2016-12-07 반도체 장치의 제조 방법
CN201611122368.0A CN106952811B (zh) 2015-12-11 2016-12-08 制造半导体装置的方法
TW105140887A TWI630645B (zh) 2015-12-11 2016-12-09 半導體裝置的製造方法
DE102016123903.8A DE102016123903A1 (de) 2015-12-11 2016-12-09 Verfahren zur Herstellung einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015242605A JP6314965B2 (ja) 2015-12-11 2015-12-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017108079A JP2017108079A (ja) 2017-06-15
JP6314965B2 true JP6314965B2 (ja) 2018-04-25

Family

ID=58773210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015242605A Expired - Fee Related JP6314965B2 (ja) 2015-12-11 2015-12-11 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9741554B2 (ja)
JP (1) JP6314965B2 (ja)
KR (1) KR101823273B1 (ja)
CN (1) CN106952811B (ja)
DE (1) DE102016123903A1 (ja)
TW (1) TWI630645B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746182Y2 (ja) 1990-11-10 1995-10-25 株式会社イトーキクレビオ テーブル付き食器棚

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031155A (ja) * 2018-08-23 2020-02-27 トヨタ自動車株式会社 半導体装置
DE112019003399B4 (de) * 2019-02-27 2026-01-29 Fuji Electric Co., Ltd. Halbleitervorrichtung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581268B2 (ja) * 1990-05-22 1997-02-12 日本電気株式会社 半導体基板の処理方法
JPH104073A (ja) 1996-06-13 1998-01-06 M Ii M C Kk シリコンウエハの洗浄方法
JP3425590B2 (ja) * 1998-06-04 2003-07-14 三菱住友シリコン株式会社 端部傷検査方法およびその装置
JP4040425B2 (ja) * 2002-10-17 2008-01-30 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2008085050A (ja) 2006-09-27 2008-04-10 Renesas Technology Corp 半導体装置の製造方法
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
JP5206096B2 (ja) * 2008-04-25 2013-06-12 トヨタ自動車株式会社 ダイオードとそのダイオードを備えている半導体装置
JP5338326B2 (ja) * 2009-01-15 2013-11-13 信越半導体株式会社 シリコン単結晶ウェーハの導電型及び抵抗率の測定方法、及びシリコン単結晶ウェーハの製造方法
JP2010206056A (ja) 2009-03-05 2010-09-16 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2012004269A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP5659882B2 (ja) * 2011-03-09 2015-01-28 住友電気工業株式会社 半導体装置の製造方法
DE112011105319B4 (de) * 2011-06-09 2015-10-08 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP5693439B2 (ja) 2011-12-16 2015-04-01 東京エレクトロン株式会社 基板処理装置、基板処理方法および記憶媒体
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
US20160379926A1 (en) * 2015-06-24 2016-12-29 Newport Fab, LLC dba Jazz Semiconductor, Inc. Semiconductor Wafer Backside Metallization With Improved Backside Metal Adhesion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746182Y2 (ja) 1990-11-10 1995-10-25 株式会社イトーキクレビオ テーブル付き食器棚

Also Published As

Publication number Publication date
US20170170005A1 (en) 2017-06-15
DE102016123903A1 (de) 2017-06-14
JP2017108079A (ja) 2017-06-15
CN106952811B (zh) 2020-05-19
KR20170069935A (ko) 2017-06-21
CN106952811A (zh) 2017-07-14
US9741554B2 (en) 2017-08-22
TW201732896A (zh) 2017-09-16
KR101823273B1 (ko) 2018-01-29
TWI630645B (zh) 2018-07-21

Similar Documents

Publication Publication Date Title
US12148825B2 (en) Methods of reducing the electrical and thermal resistance of SiC substrates and device made thereby
CN100477259C (zh) 纵型半导体器件及其制造方法
CN103208492B (zh) 半导体装置
CN104078364A (zh) 超接合半导体装置的制造方法
JP5458595B2 (ja) 半導体装置、スイッチング装置、及び、半導体装置の制御方法。
KR20160102064A (ko) 반도체 장치와 그 제조 방법
TW201520383A (zh) 電解拋光及多孔化
JP6314965B2 (ja) 半導体装置の製造方法
JP2019046834A (ja) 半導体装置の製造方法
TW201444136A (zh) 具有縮小底電極之電阻性記憶體單元
JP2015165542A (ja) 半導体装置を製造する方法及び半導体装置
CN106133915A (zh) 半导体装置及半导体装置的制造方法
US8350363B2 (en) Electric via comprising lateral outgrowths
JP5880311B2 (ja) 炭化珪素半導体装置
US20140103365A1 (en) Semiconductor device and method for manufacturing same
JP2018082079A (ja) 炭化珪素半導体装置の製造方法
JP6740835B2 (ja) 半導体装置の製造方法
JP2020021906A (ja) 半導体装置の製造方法
JP7833364B2 (ja) 半導体装置およびその製造方法
JP7728237B2 (ja) 半導体装置及びその製造方法
CN114005802B (zh) 一种功率器件及其制作方法
KR102718078B1 (ko) 탄화 규소 반도체 공정에서 게이트 옥사이드 식각 방법
JP5300120B2 (ja) サイリスタ
CN117995811A (zh) 反熔丝结构及其形成方法、存储器
JP6098327B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180312

R151 Written notification of patent or utility model registration

Ref document number: 6314965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees