JP2023088463A - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP2023088463A
JP2023088463A JP2021203203A JP2021203203A JP2023088463A JP 2023088463 A JP2023088463 A JP 2023088463A JP 2021203203 A JP2021203203 A JP 2021203203A JP 2021203203 A JP2021203203 A JP 2021203203A JP 2023088463 A JP2023088463 A JP 2023088463A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
conductivity type
drift layer
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021203203A
Other languages
English (en)
Inventor
孝純 大柳
Takasumi Oyanagi
智康 古川
Tomoyasu Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2021203203A priority Critical patent/JP2023088463A/ja
Priority to CN202280050975.8A priority patent/CN117678078A/zh
Priority to PCT/JP2022/042067 priority patent/WO2023112571A1/ja
Publication of JP2023088463A publication Critical patent/JP2023088463A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

【課題】半導体装置が薄型化した場合であっても、低オン電圧化、低スイッチチング損失化及びスイッチング時のノイズによる高周波発振を抑制可能な半導体装置およびそれを用いた電力変換装置を提供する。【解決手段】第1導電型のドリフト層、ドリフト層の第1主面側の上に形成された第2導電型のアノード層、ドリフト層の第2主面側に形成され、ドリフト層よりも不純物濃度が高い第1導電型のフィールドストップ層、フィールドストップ層よりも不純物濃度が高い第1導電型のカソード層を備え、軽イオン照射で形成されたキャリアライフタイム制御のための第1の欠陥層を有し、欠陥層は、軽イオンの濃度ピークから軽イオン濃度プロファイルの半値幅ΔLpまでの領域が、ドリフト層内に広がる空乏層にかからず、かつ、フィールドストップ層の第1導電型キャリア濃度が1016cm-3の位置にもかからない半導体装置を提供する。【選択図】図1

Description

本発明は、半導体装置及び電力変換装置に関する。
IGBT(Insulated Gate Bipolar Transistor)及びPINダイオード(P-Intrinsic-N diode)等の縦型の半導体装置は、縦方向に電流が流れる縦構造を有している。IGBTでは、N型のドリフト層、N型のバッファ層およびP型のコレクタ層を含む領域が縦構造となり、ダイオードでは、P+アノード層、N型のドリフト層、N型のバッファ層およびN+カソード層を含む領域が縦構造となる。
上記半導体装置の低オン電圧化、低スイッチチング損失化のためには、N型のドリフト層を薄くすることが有効であるが、スイッチングノイズに関しては、スイッチング時の電流降下が急速で、特にテイル電流と呼ばれる蓄積キャリアの自然消滅期間が確保されないと、急峻に電流消滅し、主回路内の寄生インダクタンスに比例するサージ電圧(L・dI/dt)が発生し、数MHz以上の振動数で発振する課題があった。これらノイズは、モータ絶縁や過電圧素子破壊、素子誤動作などを引き起こすことが懸念される。
半導体装置の低損失化と低ノイズ化のための従来技術として、例えば下記特許文献1がある。特許文献1には、第1導電型の半導体基板と、半導体基板の第1主面側に形成された第1導電型のドリフト層と、ドリフト層に沿って選択的に形成され、ドリフト層より低抵抗の第2導電型アノード層と、半導体基板の第2主面側の表面層に形成され、ドリフト層と接する第1導電型のカソード層と、空孔と酸素との複合欠陥で形成された空孔-酸素複合欠陥領域と、を備えた半導体装置であって、空孔-酸素複合欠陥領域は、カソード層とドリフト層との境界面から半導体基板の第1主面に向かう方向の深さがRであり、半導体基板の比抵抗をρ、アノード層とドリフト層とのpn接合からカソード層までの厚さをt、pn接合に印加される逆バイアス電圧Vでpn接合からドリフト層内に拡がる空乏層幅が0.54×√(ρ×V)(ρ:抵抗率、V:逆バイアス電圧)であるWに対して、0<R≦t-Wで表される深さに設けられていることを特徴とする半導体装置が開示されている。特許文献1の上記構成によれば、スイッチング損失の低減とソフトリカバリ特性との両立が安価で簡単なプロセスで得られるとされている。
国際公開第2016/035531号
しかしながら、特許文献1において、Wをそれぞれの抵抗率、逆バイアス電圧で計算し、空孔-酸素複合欠陥領域が、0<R≦t-Wで表される深さに設けられている半導体装置の最低限のデバイス厚を計算すると、特に高電圧領域における薄型化には限界があることが分かった。
本発明は、上記事情に鑑み、半導体装置が薄型化した場合であっても、低オン電圧化、低スイッチング損失化及びスイッチング時のノイズによる高周波発振を抑制可能な半導体装置およびそれを用いた電力変換装置を提供することにある。
上記課題を解決するための本発明の半導体装置の一態様は、第1導電型のドリフト層を有する半導体基板と、ドリフト層の第1主面側の上に形成された第2導電型のアノード層と、ドリフト層の第2主面側に形成され、ドリフト層よりも不純物濃度が高い第1導電型のフィールドストップ層と、フィールドストップ層よりも不純物濃度が高い第1導電型のカソード層と、を備える半導体装置において、軽イオン照射で形成されたキャリアライフタイム制御のための第1の欠陥層を有し、欠陥層は、軽イオンの濃度ピークから軽イオン濃度プロファイルの半値幅ΔLpまでの領域が、ドリフト層内に広がる空乏層にかからず、かつ、フィールドストップ層の第1導電型キャリア濃度が1016cm-3の位置にもかからないことを特徴とする半導体装置である。
また、本発明は、上記本発明の半導体装置を使用した電力変換装置を提供する。
本発明のより具体的な構成は、特許請求の範囲に記載される。
本発明によれば、半導体装置が薄型化した場合であっても、低オン電圧化、低スイッチング損失化及びスイッチング時のノイズによる高周波発振を抑制可能な半導体装置およびそれを用いた電力変換装置を提供できる。
上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。
実施例1の半導体装置の断面図とn型濃度(Cn)および軽イオン濃度(In)の分布を示すグラフ 実施例1の半導体装置の製造方法の1例を示す製造フロー図 n型キャリア濃度とキャリアライフタイムの関係を示すグラフ 軽イオンの注入位置深さとリカバリー損失RL及びリンギングピーク電圧VLpの関係を示すグラフ 実施例1のリカバリー波形を示すグラフ 実施例2の半導体装置の断面図とn型濃度(Cn)および軽イオン濃度(In)の分布を示すグラフ 実施例2のリカバリー波形を示すグラフ 本発明の電力変換装置の概略構成を示す回路図
以下、本発明について図面を用いて詳細に説明する。
図1は実施例1の半導体装置の断面図とn型濃度(Cn)および軽イオン濃度(In)の分布を示すグラフである。本実施例では、半導体装置としてPINダイオードを例にしている。
上述したように、本発明の半導体装置は、第1導電型(n型)のドリフト層を有する半導体基板と、ドリフト層の第1主面側の上に形成された第2導電型(p型)のアノード層102と、ドリフト層の第2主面側に形成され、ドリフト層よりも不純物濃度が高い第1導電型のフィールドストップ層108と、フィールドストップ層108よりも不純物濃度が高い第1導電型のカソード層110と、を備える半導体装置において、軽イオン照射で形成されたキャリアライフタイム制御のための第1の欠陥層121を有し、欠陥層121は、軽イオンの濃度ピークから軽イオン濃度プロファイルの半値幅ΔLpまでの領域が、ドリフト層101内に広がる空乏層にかからず、かつ、フィールドストップ層108の第1導電型キャリア濃度が1016cm-3の位置にもかからないことを特徴とする半導体装置である。
より具体的には、軽イオンの濃度ピークの第2主面側からの距離Lp、軽イオン濃度プロファイルの半値幅ΔLp、ドリフト層101の抵抗率ρ、リカバリースイッチング時の電源電圧V、ドリフト層101とフィールドストップ層108とカソード層110とで構成される層のうち第1導電型キャリア濃度が1016cm-3の位置の第2主面側からの厚みをtb、第1導電型キャリア濃度が1016cm-3の位置からアノード層102までの厚みをtnとし、ドリフト層101内に広がる空乏層厚みDwを0.322×√(ρ×V)としたとき、下記式(1)で表される深さ範囲に欠陥層121が形成されている。
ΔLp+tb<Lp<tn-0.322×√(ρ×V)-ΔLp…式(1)

図3はn型キャリア濃度(横軸)とキャリアライフタイム(縦軸)の関係を示すグラフである。図3に示すように、キャリア濃度(電子e、正孔h)が1×1016cm-3以上ではキャリア濃度が高いほどキャリアライフタイムは急激に短くなる。軽イオン照射による欠陥が濃度1016cm-3の位置に形成されると更にライフタイムが短くなり、結果、ダイオードの逆回復スイッチングが悪化する。したがって、軽イオン照射によって形成される欠陥層121は、濃度1016cm-3の位置から一定の距離をとることが望ましい。
図4は軽イオンの注入位置深さ(横軸)とリカバリー損失RL(左側縦軸)及びリンギングピーク電圧VRp(右側縦軸)の関係を示すグラフである。図4に示すように、本発明のLpの存在範囲(PILp)は、従来(CA)よりもリカバリー損失RL及びリンギングピーク電圧VRpが低いことが分かる。
図5は実施例1のリカバリー波形を示すグラフである。図5は順方向に電圧を印加している状態から逆バイアス状態にした際の電流Iおよび電圧Vの経時変化を示す。実線Eで示すグラフが本実施例であり、破線CEで示すグラフが比較例である。図5に示すように、本発明の構成によれば、電流Iおよび電圧Vともに、ダイオードリカバリー時のノイズ低減が可能である。
続いて、上述した本実施例の半導体装置の製造方法について説明する。図2は実施例1の半導体装置の製造方法の1例を示す製造フロー図である。図2を参照して、本発明のPINダイオードの製造工程を半導体装置の断面構造とともに説明する。まず、図2(a)において、PINダイオードを作製するためのシリコン(Si)ウエハを準備する。例えば、8inchウエハでは、Siウエハ厚は725μm、12inchウエハでは、775μmである。ここで、上述したSiウエハは、耐圧に応じた比抵抗をもつドリフト層101を有する。例えば、1.2kVの耐圧をもつダイオードでは55Ωcm程度、3.3kVの耐圧をもつダイオードでは250Ωcm程度とすることができる。図示しない最初の工程で、Si基板の表面全体に熱酸化によりシリコン酸化膜を形成する。
次に、アノードP型半導体層102を設ける領域を形成するためのフォトリソグラフィ工程を行う。このフォトリソグラフィ工程では、Si基板の表面にレジスト材料を塗布、露光、現像することで、アノードP型半導体層102を形成する領域が開口したレジストを形成する。その後、p型不純物イオンを注入する。p型不純物イオンは、例えば、ボロン(B)イオンが挙げられる。その後、レジストを除去、不純物を活性化するためのアニールを施すことにより、図2(a)に示すようにアノードP型半導体層102を形成する。
次に、図2(b)に示すように、Si基板に熱酸化によるシリコン酸化膜形成、及び化学気相成長(CVD;Chemical Vapor Deposition)法により、例えばシリコン酸化膜103を堆積し、アノードP型半導体層102とアノード電極を接続するコンタクト部を形成するためのフォトリソグラフィ工程を行う。レジスト材料を塗布、露光、現像して、形成されたレジストをマスクに、シリコン酸化膜103をエッチングすることにより、アノードP型半導体層102とアノード電極を接続するコンタクト部を形成する。
続いて、図1(c)に示すように、アルミニウム(Al)もしくはAl合金からなるアノード電極をスパッタリング法により成膜、フォトリソグラフィ工程によりレジストをパターニングし、エッチングすることにより、アノード電極104を形成する。
次に、図1(d)に示すように、表面保護膜105を形成する。保護膜の形成法としては、例えば、ポリイミドの前駆体材料と感光材料とを含有する溶液を塗布、露光して前駆体をポリイミド化することで、保護膜を形成することができる。
次に、図1(e)に示すように、バックグラインドとフッ酸/硝酸の混合液によってSiウエハを薄型化する。その後裏面側からn型フィールドストップ層(nバッファー層)108をイオン注入によって形成する。n型フィールドストップ層108の深さは、発明者の検討によると、深さが7μm以下となると次工程以降の製造プロセスや、検査工程で発生する裏面キズによる耐圧保持時のリーク電流増大が発生し、バックグラインド及びフッ酸/硝酸の混合液の加工精度は概ね±3μmであることから、加工バラツキを考慮して10μm以上の深さが望ましい。
続いて、図1(f)に示すように、アノードP型半導体層102形成主面(第1主面)側の反対側(第2主面側)からn型不純物イオンの注入を行う。n型不純物イオンは、例えばリン(P)イオンやヒ素(As)イオン等が挙げられる。その後、イオン注入したn型不純物を活性化させるためにレーザアニールを行い、n+型半導体層110が形成される。カソード電極111は、スパッタリングにより例えばAlSi合金/チタン(Ti)/ニッケル(Ni)/金(Au)の積層構造で形成する。
次に、図1(g)に示すように、アノードP型半導体層102形成主面側の反対側(第2主面側)から軽イオン(プロトン、ヘリウム等)を照射し、軽イオン注入層(欠陥層)121を形成する。
ここで、軽イオンの照射位置は、アニール処理後の欠陥位置が上述した範囲内になるように、照射エネルギー及び照射量を調節する。また、軽イオンの照射は、大口径化に伴う自重によるウエハ割れや、過大な反りが発生しない範囲(例えば600μm厚さ)に加工する予備研磨後の照射でもよい。なお、軽イオンの照射は、図1(d)の後、または図1(e)の後に実施することもある。
図6は、実施例2の半導体装置の断面図とn型濃度(Cn)および軽イオン濃度(In)の分布を示すグラフである。本実施例では、カソード側のライフタイム制御をする欠陥層(第1の欠陥層)121に加えて、アノード側のライフタイム制御をする欠陥層(第2の欠陥層)122が形成されている。
IGBT素子の駆動素子が高速な場合、リカバリースイッチも高速化し、リカバリーピーク電圧が増大しその際のdi/dtでノイズが発生する場合がある。この場合、アノード側の軽イオン注入によりアノード側のホール注入を抑制してピーク電圧を抑制し、結果リカバリーノイズを低減することが可能である。
薄型化によるリカバリーテイル電流の抑制とスイッチング速度の高速化を実現するためには、特に、第2の欠陥層122の軽イオンの濃度In2のピークが第1の欠陥層121の軽イオンの濃度In1のピークよりも大きいことを特徴とする構造することが望ましい。上記関係とすることで、ライフタイムは相対的にカソード側が長く、リカバリーテイル電流の急峻な変化を抑制しつつ、リカバリー最大電流を低減可能なため、より高速なリカバリースイッチにおいてもノイズを抑制することが可能である。
図7は実施例2のリカバリー波形を示すグラフである。図7に示すように、本実施例の構成によれば、ダイオードリカバリー時のノイズ低減が可能である。
図8は本発明の電力変換装置の概略構成を示す回路図である。図8は、本実施形態の電力変換装置500の回路構成の一例と直流電源と三相交流モータ(交流負荷)との接続の関係を示す。
本実施形態の電力変換装置500では、本発明の半導体装置を素子521~526(例えばダイオード)として使用する。
図8に示すように、本実施形態の電力変換装置500は、一対の直流端子であるP端子531、N端子532と、交流出力の相数と同数の交流端子であるU端子533、V端子534、W端子535とを備えている。
また、一対の電力スイッチング素子501および502の直列接続からなり、その直列接続点に接続されるU端子533を出力とするスイッチングレッグを備える。また、それと同じ構成の電力スイッチング素子503および504の直列接続からなり、その直列接続点に接続されるV端子534を出力とするスイッチングレッグを備える。また、それと同じ構成の電力スイッチング素子505および506の直列接続からなり、その直列接続点に接続されるW端子535を出力とするスイッチングレッグを備える。
電力スイッチング素子501~506からなる3相分のスイッチングレッグは、P端子531、N端子532の直流端子間に接続されて、図示しない直流電源から直流電力が供給される。電力変換装置500の3相の交流端子であるU端子533、V端子534、W端子535は図示しない三相交流モータに三相交流電源として接続されている。
電力スイッチング素子501~506には、それぞれ逆並列にダイオード521~526が接続されている。例えばIGBTからなる電力スイッチング素子501~506のそれぞれのゲートの入力端子には、ゲート回路511~516が接続されており、電力スイッチング素子501~506はゲート回路511~516によりそれぞれ制御される。なお、ゲート回路511~516は統括制御回路(不図示)によって統括的に制御されている。
ゲート回路511~516によって、電力スイッチング素子501~506を統括的に適切に制御して、直流電源Vccの直流電力は、三相交流電力に変換され、U端子533、V端子534、W端子535から出力される。
本発明の半導体装置を電力変換装置500に適用することで、半導体装置を薄型化した場合であっても、低オン電圧化、低スイッチング損失化の改善及びスイッチング時のノイズによる高周波発振を抑制することができる。
以上、説明したように、本発明によれば、半導体装置が薄型化した場合であっても、低オン電圧化、低スイッチング損失化及びスイッチング時のノイズによる高周波発振を抑制可能な半導体装置およびそれを用いた電力変換装置を提供できることが示された。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
例えば、本明細書における「第1導電型」を「n型」、「第2導電型」を「p型」として説明したが、「第1導電型」を「p型」、「第2導電型」を「n型」としても良い。
101…ドリフト層、102…アノード層、103…シリコン酸化膜、104…アノード電極、105…表面保護膜、108…フィールドストップ層、110…カソード層、121…欠陥層、Dw…空乏層の厚み、ΔLp…軽イオン濃度プロファイルの半値幅、500…電力変換装置、501~506…電力スイッチング素子、511~516…ゲート回路、521~526…ダイオード、531…P端子、532…N端子、533…U端子、534…V端子、535…W端子。

Claims (5)

  1. 第1導電型のドリフト層を有する半導体基板と、
    前記ドリフト層の第1主面側の上に形成された第2導電型のアノード層と、
    前記ドリフト層の第2主面側に形成され、前記ドリフト層よりも不純物濃度が高い第1導電型のフィールドストップ層と、
    前記フィールドストップ層よりも不純物濃度が高い第1導電型のカソード層と、を備える半導体装置において、
    軽イオン照射で形成されたキャリアライフタイム制御のための第1の欠陥層を有し、
    前記欠陥層は、前記軽イオンの濃度ピークから軽イオン濃度プロファイルの半値幅ΔLpまでの領域が、前記ドリフト層内に広がる空乏層にかからず、かつ、前記フィールドストップ層の第1導電型キャリア濃度が1016cm-3の位置にもかからないことを特徴とする半導体装置。
  2. 請求項1の半導体装置において、前記軽イオンの濃度ピークの第2主面側からの距離Lp、前記ドリフト層の抵抗率ρ、リカバリースイッチング時の電源電圧V、前記ドリフト層と前記フィールドストップ層と前記カソード層とで構成される層のうち第1導電型キャリア濃度が1016cm-3の位置の第2主面側からの厚みをtb、前記第1導電型キャリア濃度が1016cm-3の位置から前記アノード層までの厚みをtnとし、前記ドリフト層内に広がる空乏層厚みDwを0.322×√(ρ×V)としたとき、下記式(1)の深さ範囲に前記欠陥層が形成されていることを特徴とする半導体装置。

    ΔLp+tb < Lp < tn-0.322×√(ρ×V)-ΔLp…式(1)
  3. 請求項1の半導体装置において、前記欠陥層に加えて、前記ドリフト層の中の前記空乏層の中にもキャリアライフタイム制御のための第2の欠陥層を有することを特徴とする請求項1に記載の半導体装置。
  4. 請求項3の半導体装置において、前記第1の欠陥層を形成する軽イオン濃度のピークより前記第2の欠陥層を形成する軽イオンの濃度ピークの方が大きいことを特徴とする半導体装置。
  5. 一対の直流端子と、
    交流出力の相数と同数の交流端子と、
    前記一対の直流端子間に接続され、スイッチング素子と前記スイッチング素子に逆並列に接続されたダイオードとで構成された並列回路が2個直列に接続された、交流出力の相数と同数のスイッチングレッグと、
    前記スイッチング素子を制御するゲート回路と、を有する電力変換装置であって、
    前記ダイオードは、請求項1から4のいずれか1項に記載の半導体装置であることを特徴とする電力変換装置。
JP2021203203A 2021-12-15 2021-12-15 半導体装置および電力変換装置 Pending JP2023088463A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021203203A JP2023088463A (ja) 2021-12-15 2021-12-15 半導体装置および電力変換装置
CN202280050975.8A CN117678078A (zh) 2021-12-15 2022-11-11 半导体器件和功率转换装置
PCT/JP2022/042067 WO2023112571A1 (ja) 2021-12-15 2022-11-11 半導体装置および電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021203203A JP2023088463A (ja) 2021-12-15 2021-12-15 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
JP2023088463A true JP2023088463A (ja) 2023-06-27

Family

ID=86774086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021203203A Pending JP2023088463A (ja) 2021-12-15 2021-12-15 半導体装置および電力変換装置

Country Status (3)

Country Link
JP (1) JP2023088463A (ja)
CN (1) CN117678078A (ja)
WO (1) WO2023112571A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261324B2 (ja) * 2009-08-26 2013-08-14 トヨタ自動車株式会社 半導体装置とその製造方法
JP6237915B2 (ja) * 2014-09-04 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6676988B2 (ja) * 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置

Also Published As

Publication number Publication date
CN117678078A (zh) 2024-03-08
WO2023112571A1 (ja) 2023-06-22

Similar Documents

Publication Publication Date Title
US11823898B2 (en) Semiconductor device and method for manufacturing the same
JP6846119B2 (ja) ダイオード、およびそれを用いた電力変換装置
US8829519B2 (en) Semiconductor device
JP5969927B2 (ja) ダイオード、電力変換装置
JP6144510B2 (ja) 半導体装置の製造方法
JP3968912B2 (ja) ダイオード
JP5963385B2 (ja) 半導体装置
JP2013179342A (ja) 半導体装置
JP2007227412A (ja) 半導体装置およびそれを用いたインバータ装置
JP2012521654A (ja) シリコンカーバイドバイポーラ接合トランジスタ
JP2006295014A (ja) Igbtとそれを用いた電力変換装置
JP2016015392A (ja) 半導体装置およびそれを用いた電力変換システム
CN107871777B (zh) 半导体装置和其制造方法以及电力变换系统
JP5017850B2 (ja) 電力用半導体装置およびそれを用いた電力変換装置
JP2006245475A (ja) 半導体装置及びその製造方法
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
WO2000016408A1 (fr) Dispositif a semiconducteur et son procede de fabrication
WO2023112571A1 (ja) 半導体装置および電力変換装置
JP5696815B2 (ja) 半導体装置
CN113169226B (zh) 半导体装置
WO2022158114A1 (ja) 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
JP5077508B2 (ja) 半導体装置およびその製造方法
JPH05114736A (ja) 絶縁ゲート型バイポーラトランジスタ
JPH0945938A (ja) 半導体装置