JPH0945938A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0945938A
JPH0945938A JP21239495A JP21239495A JPH0945938A JP H0945938 A JPH0945938 A JP H0945938A JP 21239495 A JP21239495 A JP 21239495A JP 21239495 A JP21239495 A JP 21239495A JP H0945938 A JPH0945938 A JP H0945938A
Authority
JP
Japan
Prior art keywords
semiconductor layer
diode
concentration
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21239495A
Other languages
English (en)
Inventor
Saburo Okumura
三郎 奥村
Yasuko Okada
康子 岡田
Hiroko Ogawa
博子 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP21239495A priority Critical patent/JPH0945938A/ja
Publication of JPH0945938A publication Critical patent/JPH0945938A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ソフトリカバリーさせる高速ダイオードと、
その高速ダイオードを使用した半導体装置を提供する。 【構成】 第1の導電形で高濃度の第1の半導体層と、
上記第1の半導体層上の形成された第1の導電形で低濃
度の第2の半導体層と、上記第2の半導体層の表面から
その内部に選択的に形成された第2の導電形で高濃度の
第3の半導体層と、上記第3の半導体層の表面と上記第
3の半導体層の相互間に形成される上記第2の半導体層
のショート部の表面とを熱処理された第1の金属層とを
設けた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置特に高速ダ
イオードに関するものである。
【0002】
【従来の技術】スイッチングレギュレーター等の高周波
された機器は、MOSFET,IGBT,バイポーラト
ランジスタ等のパワースイッチングデバイスを用いて高
周波スイッチングし、高周波スイッチング後変圧し、変
圧した高周波交流を高速ダイオードを用いて整流し、直
流を出力している。そして、このスイッチングレギュレ
ータに用いられる高速ダイオードは、従来図5に示され
るものが用いられている。
【0003】すなわち、高濃度(例えば1立方センチメ
ートル当り10の18乗アトム)のN形半導体層1の上
にエピタキシャル成長又は熱拡散によって形成した低濃
度(例えば1立方センチメートル当り10の15乗アト
ム)のN形半導体層2上にボロン、ガリウム等の高濃度
(例えば1立方センチメートル当り10の18乗アト
ム)のP形不純物を熱拡散し、高濃度のP形半導体層3
を形成する。次に金、白金等の重金属を熱拡散させ、格
子欠陥を形成させる。2つの主表面にアルミニウムによ
る電極(アノード電極)31と電極(カソード電極)3
2を形成して、ダイオードを形成する。
【0004】そして、アノード電極31に+電位を、ま
た、カソード電極32に−電位を印加し、ダイオードに
図6の(a)に示すように電流IFを流しているとき
に、アノード電極31に−電位を、また、カソード電極
32に+電位を印加すると、ダイオードに流れていた電
流は徐々に減少し、さらに過渡的に逆方向に電流が流
れ、最大値の逆回復電流Irrが流れた後、残留キャリ
アの減少とともに0となる。
【0005】
【発明が解決しようとする課題】ところが、上記従来の
高速ダイオードでは、アノード電極31に−電位を、ま
た、カソード電極32に+電位を印加した後、残留キャ
リアを除く時間、特に逆回復時間を高速化させるため
に、金、白金等の重金属のライフタイムキラーを熱拡散
させて、格子欠陥を形成させている。このため、最大の
逆回復電流Irrが流れた後も、高速で残留キャリアが
消滅する。そして、高速ダイオードの逆電圧は図6
(b)に示すように急速に立上がって、高速ダイオード
に印加する電圧より高いスパイク状の電圧がダイオード
に印加する。このスパイク状の電圧がノイズ発生源とな
って、他の制御回路を誤動作させる問題があった。ま
た、MOSFET,IGBT,バイポーラトランジスタ
等のスイッチング素子を形成させるとき、構成上内在す
るダイオード(フライホイリングダイオードとなる)の
場合には、スイッチング素子を破壊させる等の問題もあ
った。
【0006】本発明は、上記問題点を解決するために、
最大の逆回転電流からソフトリカバリーさせる高速ダイ
オードとその高速ダイオードを使用した半導体装置を提
供する。
【0007】
【課題を解決するための手段】第1の発明の半導体装置
は、第1の導電形で高濃度の第1の半導体層と、上記第
1の半導体層上の形成された第1の導電形で低濃度の第
2の半導体層と、上記第2の半導体層の表面からその内
部に選択的に形成された第2の導電形で高濃度の第3の
半導体層と、上記第3の半導体層の表面と上記第3の半
導体層の相互間に形成される上記第2の半導体層のショ
ート部の表面とを熱処理された第1の金属層とを設け
た。
【0008】第2の発明の半導体装置は、第1の導電形
で高濃度の第1の半導体層と、上記第1の半導体層上に
形成された第1の導電形で低濃度の第2の半導体層と、
上記第2の半導体層の表面からその内部に選択的に形成
された第2の導電形で高濃度の第3の半導体層と、上記
第3の半導体層の表面からその内部に選択的に形成され
た第1の導電形で高濃度の第4の半導体層と、上記第3
及び第4の半導体層の表面と、上記第3の半導体層の相
互間に形成される上記第2の半導体層のショート部の表
面とを熱処理した第1の金属層とを設けた半導体装置。
【0009】第3の発明の半導体装置は、第1の金属層
がアルミニウム、モリブデンである。
【0010】第4の発明の半導体装置は、ショート部の
面積が上記第3の半導体層の面積の40ないし100%
である。
【0011】
【作用】第1の発明によれば、第1の導電形で高濃度の
第1の半導体層の上に第1の導電形で低濃度の第2の半
導体層を形成する。この第2の半導体層の表面からその
内部に第2の導電形で高濃度の第3の半導体層を形成
し、さらに第3の半導体層の表面と第2の半導体層のシ
ョート部の表面とに第1の金属層を形成してダイオード
を形成する。これにより、第1の半導体層と第2の半導
体層と第3の半導体層により形成されるダイオードの逆
回復時には、上記第3の半導体層の下にある第2の半導
体層の残留キャリアが低濃度の第2の半導体層を介して
第1の金属層に流れるので、残留キャリアの引込まれる
数は少なく、ソフトリカバリー特性となる。
【0012】また、第2の発明によれば、第1の導電形
の第1の半導体層と、この第1の半導体層上に形成され
た第1の導電形の第2の半導体層と、第2の半導体層に
選択的に形成された第2の導電形の第3の半導体層と、
第3の半導体層の中に選択的に形成された第1の導電形
の第4の半導体層とによりトランジスタが形成される。
また、第1の半導体層と第2の半導体層と第3の半導体
層と第1の金属層によりダイオードが形成される。これ
により、ダイオードの逆回復時には第3の半導体層の下
にある第2の半導体層の残留キャリアが低濃度の第2の
半導体層を介して第1の金属層に流れるので、残留キャ
リアの引込まれる数は少なく、ソフトリカバリー特性と
なる。
【0013】また、第3の発明では第1の金属層がアル
ミニアム、モリブデンで構成され、第1の金属層、第2
の半導体層、第1の半導体層によりショットキーダイオ
ードが構成され、金属層下の第2の半導体層の濃度が低
く残留キャリアが少なく残留キャリアの減少は緩やかに
行われる。
【0014】また、第4の発明では、ショート部の面積
が第3の半導体層の面積の40%に満たない場合には、
金属層下の第2の半導体層の面積が少なく、残留キャリ
アの減少が速く行われ、ソフトリカバリー特性が悪くな
る。また、ショート部の面積が第3の半導体層の面積の
100%を超えると、ダイオードに流し得る電流が小さ
くなり、半導体装置が大きくなる。このため、ショート
部の面積が第3の半導体層の面積の40ないし100%
に選択されている。
【0015】
【実施例】本発明の実施例について、図1及び図2に基
づき説明する。図1において、1は高濃度(例えば1立
方センチメートル当り10の18乗アトム)のN形半導
体層で、このN形半導体層1の上に低濃度(例えば1立
方センチメートル当り10の15乗アトム)のN形半導
体層2がエピタキシャル成長又は熱拡散によって形成さ
れる。3は高濃度(例えば1立方センチメートル当り1
0の18乗アトム)のP形半導体層で、上記低濃度のN
形半導体層2上の所要箇所にボロン、ガリウム等の高濃
度のP形不純物を熱拡散して形成される。相隣合うP形
半導体層3間のN形半導体層2のショート部4の面積を
1つのP形半導体層の面積の40〜100%に選ばれ
る。次に金、白金等の重金属を熱拡散させたり、電子線
照射を行い格子欠陥を形成する。一方の主表面にはアル
ミニウム、モリブデン等の金属を蒸着し、真空シンター
内の400〜600℃で加熱してショットキー構造を有
する第1の金属層11の電極を形成し、さらに他方の主
表面にも電極12を形成してダイオードを形成する。
【0016】そして、第1の金属層11に+電位を、ま
た、電極12に−電位を印加すると、ダイオードに図2
の(a)に示すように電流IFが流れ、ダイオードに
は、図2(b)に示すように順電圧VFが生じている。
この電流IFが流れているときに、電極11に−電位
を、また電極12に+電位を印加すると、ダイオードに
流れていた電流は、徐々に減少し、さらに過渡的に逆方
向に電流が流れる。このとき、P形半導体3中央部の下
のN形半導体層2のキャリアは、格子欠陥によって減少
し、さらに、P形半導体層3の外周に近いN形半導体層
2のキャリアはショート部4を介して金属層11に引き
込まれる。ショート部4を介して金属層電極11に引き
込まれる残留キャリアは、P形半導体層3の中央部にな
るほど少なくなり、残留キャリアの減少が緩慢に行わ
れ、単位時間当たりの逆回復電流の時間的変化は図2
(a)の期間tbに示すように小さくなる。また、ショ
ート部4は低濃度で残留キャリアが少なく、残留キャリ
アの減少は穏やかに行われる。
【0017】今、N形半導体層2のショート部4の面積
を1つのP形半導体層3の面積の70%に選択したと
き、最大値の逆回復電流Irrになったときから、逆回
復電流が0になるまでの期間tbは、順方向の電流が0
になったときから、最大値の逆回復電流Irrになるま
での期間taの0.5より大きくなり、ダイオードはい
わゆるソフトリカバリー特性を示す。なお、ショート部
4の面積がP型半導体層2の面積の100%を越える
と、ダイオードに流し得る電流が小さくなり、ダイオー
ドが大型になりやすい。また、ショート部4の面積がP
型半導体層2の面積の40%に満たなくなると、格子欠
陥が少なく、ソフトリカバリー特性が悪くなる。
【0018】図3に他の実施例を示した。図3におい
て、図1と異なる点は、ダイオードに代えてMOSFE
Tに適用したもので、図1に示すP形半導体層3中に高
濃度のN形不純物を熱拡散し、N型半導体層5を形成す
る。この後金、白金などの重金属を熱拡散させ、格子欠
陥を形成する。このように形成した半導体のN形半導体
層5の表面から溝を堀トレンチ構造を形成する。トレン
チ構造の表面には、シリコン酸化膜のゲート膜6を形成
し、このゲート膜6内にゲート電極7を形成する。この
後、P形半導体層3側の主表面をアルミニウム、モリブ
デンなどの金属を蒸着し、真空シンター内の400〜6
00℃で加熱して、ショート部4とショットキー構造を
形成する第1の金属層の電極11を形成する。また、他
方のN形半導体層1側の主表面にもアルミニウム電極を
形成する。
【0019】このように、形成された半導体装置は、電
極12をドレイン電極として、N形半導体層1、N形半
導体層2、P形半導体層3、N形半導体層5、電極11
をソース電極とするMOSFETが形成される。また、
電極11をアノード電極としてP形半導体層3、N形半
導体層2、N形半導体層1、電極11をカソード電極と
するダイオードが形成される。すなわち、図4に示すよ
うにMOSFET部22とフライホイールダイオード部
23とが逆並列接続されたMOSFETが形成されるこ
とになる。
【0020】そして、電極11に+電位を、また、電極
12に−電位を印加すると、電極11、P形半導体層
3、N形半導体層2、N形半導体層1、電極12に順方
向の電流が流れる。この順方向に電流が流れているとき
に、電極11に−電位を、また、電極12に+電位を印
加すると、ダイオードに流れていた電流は徐々に減少
し、さらに過渡的に逆方向に電流が流れる。この時、P
形半導体層3中央部の下のN形半導体層2のキャリア
は、格子欠陥によって減少し、P形半導体層3中央部の
下のN形半導体層2のキャリアは、格子欠陥によって消
滅し、P形半導体層3の外周に近いN形半導体層2の残
留キャリアはショート部4を介してソース電極11に引
き込まれる。ショート部4を介して、ソース電極11に
引き込まれる残留キャリアはP形半導体層3の中央部に
なるほど少なくなり、残留キャリアの減少が緩慢に行わ
れる。ダイオードはソフトリカバリー特性を示す。ま
た、ショート部4は低濃度で残留キャリアは少なく、残
留キャリアの消滅は緩やかに行われる。
【0021】上記実施例では、トレンチ構造のMOSF
ETについて述べたが、プレーナ構造のMOSFETや
IGBTについても適用することができる。
【0022】
【発明の効果】第1の発明の半導体装置は、第2の半導
体層の表面からその内部に第3の半導体層を形成し、第
3の半導体層と低濃度の第2の半導体層のショート部と
の表面に第1の金属層を形成して、ダイオードが形成さ
れることにより、このダイオードの逆回復時に残留キャ
リアが低濃度の第2の半導体層を介して第1の金属層に
流れるので、残留キャリアの引き込まれる数が少なく、
ソフトリカバリー特性となる。
【0023】また、第2の発明の半導体装置は、第1の
半導体層と第2の半導体層と、第3の半導体層と第4の
半導体層とにより形成されるトランジスタと並列に第1
の半導体層と第2の半導体層と第3の半導体層でダイオ
ードが形成され、このダイオードの逆回復時に残留キャ
リアが低濃度の第2の半導体層を介して第1の金属層に
流れるので、残留キャリアの引き込まれる数が少なく、
ソフトリカバリー特性となる。
【0024】ショート部と第1の金属層によりショット
キダイオードが形成され、金属層下の第2の半導体層の
濃度が低く、残留キャリアが少なく残留キャリアの減少
は緩やかに行われる。
【0025】第4の発明の半導体装置では、ショート部
の面積が第3の半導体層の面積の40ないし100%に
選択することにより、小型で最適の電流を流し得ること
ができ、またソフトリカバリー特性が得られる。
【0026】これにより、逆回復時に従来の半導体装置
のようにスパイク状のノイズが発生することなく、他の
制御回路を誤動作させたり、フライホイリングダイオー
ドの内在するスイッチング素子を破壊することがなく、
特別のスナバ回路を設ける必要もなくなる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例の断面図であ
る。
【図2】図1の半導体装置のタイムチャート図である。
【図3】本発明の半導体装置の他の実施例の断面図であ
る。
【図4】図3の等価回路図である。
【図5】従来の半導体装置の断面図である。
【図6】図5の半導体装置のタイムチャート図である。
【符号の説明】
1 (高濃度の)N形半導体層 2 (低濃度の)N形半導体層 3 P形半導体層 4 ショート部 5 (高濃度の)N形半導体層 6 ゲート膜 7 ゲート電極 11 電極 12 電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 第1の導電形で高濃度の第1の半導体層
    と、上記第1の半導体層上の形成された第1の導電形で
    低濃度の第2の半導体層と、上記第2の半導体層の表面
    からその内部に選択的に形成された第2の導電形で高濃
    度の第3の半導体層と、上記第3の半導体層の表面と上
    記第3の半導体層の相互間に形成される上記第2の半導
    体層のショート部の表面とを熱処理された第1の金属層
    とを設けた半導体装置。
  2. 【請求項2】 第1の導電形で高濃度の第1の半導体層
    と、上記第1の半導体層上に形成された第1の導電形で
    低濃度の第2の半導体層と、上記第2の半導体層の表面
    からその内部に選択的に形成された第2の導電形で高濃
    度の第3の半導体層と、上記第3の半導体層の表面から
    その内部に選択的に形成された第1の導電形で高濃度の
    第4の半導体層と、上記第3及び第4の半導体層の表面
    と、上記第3の半導体層の相互間に形成される上記第2
    の半導体層のショート部の表面とを熱処理した第1の金
    属層とを設けた半導体装置。
  3. 【請求項3】 上記第1の金属層がアルミニウム、モリ
    ブデンである請求項1又は2記載の半導体装置。
  4. 【請求項4】 上記ショート部の面積が上記第3の半導
    体層の面積の40ないし100%である請求項1又は2
    記載の半導体装置。
JP21239495A 1995-07-27 1995-07-27 半導体装置 Pending JPH0945938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21239495A JPH0945938A (ja) 1995-07-27 1995-07-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21239495A JPH0945938A (ja) 1995-07-27 1995-07-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH0945938A true JPH0945938A (ja) 1997-02-14

Family

ID=16621867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21239495A Pending JPH0945938A (ja) 1995-07-27 1995-07-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH0945938A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009147996A1 (ja) * 2008-06-02 2009-12-10 サンケン電気株式会社 電界効果半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009147996A1 (ja) * 2008-06-02 2009-12-10 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US8334563B2 (en) 2008-06-02 2012-12-18 Sanken Electric Co., Ltd. Field-effect semiconductor device and method of producing the same

Similar Documents

Publication Publication Date Title
US7705398B2 (en) Semiconductor device preventing recovery breakdown and manufacturing method thereof
US8829519B2 (en) Semiconductor device
JP3906076B2 (ja) 半導体装置
JP5033335B2 (ja) 半導体装置およびそれを用いたインバータ装置
JP3471823B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5396689B2 (ja) 半導体装置およびその製造方法
JP6611960B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6621925B2 (ja) 半導体装置及びその製造方法
JP4653273B2 (ja) 半導体装置、および、その製造方法
JP6225649B2 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP2002261281A (ja) 絶縁ゲートバイポーラトランジスタの製造方法
JP2004247593A (ja) 半導体装置及びその製造方法
JP7134358B2 (ja) 半導体装置、および、半導体装置の製造方法
EP1030375A1 (en) Semiconductor device and its manufacturing method
JP2003282575A (ja) 半導体装置およびその製造方法
JP2008263217A (ja) 半導体装置
JP2004088012A (ja) ダイオード
JPH0945938A (ja) 半導体装置
JP2005235985A (ja) 半導体装置
JP2018082017A (ja) 炭化珪素半導体装置の製造方法
JP2017168676A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2000188406A (ja) 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2001102392A (ja) 半導体装置及びそれを用いた電力変換装置
JPH08241993A (ja) パワースイッチングデバイス