JP2012521654A - シリコンカーバイドバイポーラ接合トランジスタ - Google Patents
シリコンカーバイドバイポーラ接合トランジスタ Download PDFInfo
- Publication number
- JP2012521654A JP2012521654A JP2012501963A JP2012501963A JP2012521654A JP 2012521654 A JP2012521654 A JP 2012521654A JP 2012501963 A JP2012501963 A JP 2012501963A JP 2012501963 A JP2012501963 A JP 2012501963A JP 2012521654 A JP2012521654 A JP 2012521654A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- transistor
- surface electrode
- potential
- bjt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 66
- 230000006641 stabilisation Effects 0.000 claims description 12
- 238000011105 stabilization Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 27
- 230000006798 recombination Effects 0.000 description 23
- 238000005215 recombination Methods 0.000 description 23
- 230000003321 amplification Effects 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 238000004088 simulation Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000000087 stabilizing effect Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000003949 trap density measurement Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003869 coulometry Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本発明は、シリコンカーバイド（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）に関し、当該トランジスタ上のエミッタコンタクトとベースコンタクトと（１、２）の間の表面領域には、バルクＳｉＣ内の電位と比較して負の表面電位が与えられている。
Description
本発明は、高電流増幅率のためのシリコンカーバイドバイポーラ接続トランジスタに関する。
パワートランジスタは、パワーエレクトロニクスシステムにおけるスイッチとして使用される。このスイッチは、オン状態における高電流の伝導と、オフ状態における高電圧の遮断と、の間で切換を行う。パワースイッチのメリットの中で最も重要な２つものは、順伝導中の少ないパワー損失及びオンとオフとの間のスイッチングの間の少ないパワー損失である。パワー損失が低下することは、エネルギの節約が可能である故に、かつパワー損失によってもたらされる熱消散を減らされるので更にコンパクトなシステムが構成可能である故に都合が良い。
シリコンカーバイド（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）は、導電及びスイッチングの間のパワー損失が少ないので、パワーエレクトロニクスシステムにおけるスイッチとして有用である。ＭＯＳＦＥＴ及び絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等の従来のシリコン（Ｓｉ）パワートランジスタは、約１２００Ｖ以上の定格電圧に対して、ＳｉＣ ＢＪＴのパワー損失には及ばない。比較的低いパワー損失のＭＯＳＦＥＴ及び接合電界効果トランジスタ（ＪＦＥＴ）並びにそれらのトランジスタタイプの両方等の他のＳｉＣトランジスタもある。しかし、ＭＯＳＦＥＴは、酸化物の低い信頼性及び順伝導中のさらなるパワー損失をもたらす高いチャンネル抵抗を有する。ＪＦＥＴは、ノーマリオンデバイスとも称され、多くのパワーエレクトロニクスシステムにおいて不利である。なぜならば、ＪＦＥＴ駆動回路が故障した場合、それが安全性の懸念事項になるからである。
パワー半導体デバイス及びｌｃｓの第１９回国際シンポジウムの会報、ページ２９３−６、２００７、S.Balachandran氏等、において、ＮＰＮタイプのＳｉＣ ＢＪＴの開発に成功したこと、及び６ｋＶまでの最大電圧を許容するＢＪＴに関する低いオン状態電圧が示されている。
ＩＥＥＥ電子デバイスレター、Ｖｏｌ．２６、Ｎｏ．３、２００５、S.Krishnaswami氏等、において、約４０の電流増幅率及び１００Ａ／ｃｍ２の電流密度において０．６Ｖの低い順電圧降下を伴う、３０Ａ、１０００Ｖの大領域ＳｉＣＢＪＴが開発されたことが示されている。
最良のＳｉＣ ＢＪＴは、エピタキシャルＮＰＮ構造を用いて製造され、ベース−エミッタ及びベース−コレクタ接合は、ＳｉＣのドライエッチングによって終端させられて、いわゆるメサ構造が形成される。数アンペアで高い電流容量を有するＳｉＣＢＪＴは、数ｍｍ２の大領域に亘って広がっている多くの互いに組み合わされたエミッタフィンガーを含んでいる。最適なブレークダウン電圧及び低いパワー損失を伴う最新式のＳｉＣＢＪＴを得るための重要な要素は、効率的な高電圧接合終端、低い欠陥密度のバルクＳｉＣ材料、ｎタイプ及びｐタイプＳｉＣの両方への低抵抗オーミック接触、及び効率的な表面安定化である。
今日使用されている従来のＳｉスイッチ、ＭＯＳＦＥＴ及びＩＧＢＴ、は、電圧で制御されるデバイスである。このことは、スイッチの制御ゲート終端部が定常状態のＤＣ電圧のみを必要とするので、オン状態及びオフ状態において、駆動回路からの電流が無視できることを意味する。むしろ、重要な電流は、スイッチング中に、デバイス内部容量（ゲート−ソース間及びゲート−ドレイン間）のチャージ及びディスチャージのために必要とされる。スイッチング周波数が非常に高くない限り、駆動回路から送られるべきパワーは、適度で比較的少なく、安価な集積回路が、ＭＯＳＦＥＴ及びＩＧＢＴ等の電圧で制御されるデバイスの駆動回路として使用可能である。
他方で、ＳｉＣ ＢＪＴは、電流で制御されるトランジスタであるので、駆動回路は、ＢＪＴがオン状態の際にＤＣ電流を送らなければならない。このオン状態ＤＣ駆動電流の故に、ＢＪＴの駆動回路は、ＭＯＳＦＥＴ及びＩＧＢＴの場合よりも非常に大きなパワーを送らなければならない。今日達成されているＳｉＣＢＪＴの電流増幅率（約２０―６０）では、大領域ＳｉＣ ＢＪＴは、小さな集積回路及び駆動回路を用いて制御できないので、更に高価で複雑なデザインになってしまう。必要とされるさらに強力で複雑な駆動回路は、ＭＯＳＦＥＴ及びＩＧＢＴ比較した場合のＳｉＣＢＪＴの重大な欠点であり、ＳｉＣ ＢＪＴの市場潜在力を高めるためには、電流増幅率を、２０−６０の範囲の電流値から１００以上の値に引き上げることが重要である。
１２００Ｖの阻止能力をもつＳｉＣ ＢＪＴのデバイスシミュレーションは、材料のキャリアライフタイムが約１００ｎｓの場合に、１５０−２００の範囲の電流が予想され得ることを示している。このキャリアライフタイムの値は、ｎタイプ及びｐタイプのエピタキシャルＳｉＣ層の材料特性がもたらす結果と合理的に一致する。ＳｉＣ材料品質は、最新のエピタキシーを用いて、１５０−２００の範囲の電流増幅値を有するＢＪＴを製造するのに十分である。
最新のＳｉＣ ＢＪＴの主たる電流増幅率制限要因は、エミッタのエッジ及びその近傍におけるベース−エミッタ接合のエッチングされた終端部における表面再結合である。
ＳｉＣ ＢＪＴは、ほとんどの場合、ＮＰＮバイポーラトランジスタのエピタキシャル成長によって形成され、その後にＳｉＣエッチングがなされて、ベース−エミッタ及びベース−コレクタｐｎ接合が終端させられる。
図１は、エミッタコンタクト１、ベースコンタクト２、ｎ＋エミッタ領域３、ベース領域４、ｎ−コレクタ領域５、ｎ＋基板領域６、及びコレクタコンタクト７とともにエミッタ領域のエッジを示す、通常のＳｉＣＮＰＮ ＢＪＴのアクティブ領域の断面図を示している。誘電表面安定化層８は、ベース及びエミッタ金属コンタクト１、２の間のＳｉＣの頂部において使用される。この表面安定化層８は、ＳｉＣ表面の原子のダングリングボンドを終端させるために使用され、それによって、表面再結合及び表面リーク電流に起因する欠陥の密度が減少させられる。
しかし、図１に示されているように、ＳｉＣ表面上に表面安定化層８を形成して、ＳｉＣと表面安定化層との界面の欠陥密度を低くするのは困難である。今日における最良の結果は、例えば、ＩＥＥＥ 電子デバイスレター、Ｖｏｌ．２８、Ｎｏ．１１、２００７、H-S. Lee氏他に示されているようにＮ２Ｏ環境内において酸化させることによってＢＪＴを安定化させるという方法、または、シリコンカーバイド及び関連材料の国際会議（ＩＣＳＣＲＭ２００７）、バルセロナ、２００８年９月７−１２日、におけるY.Negoro氏他による発表において示されているように高温酸化の後に酸素中でアニーリングするという方法等、ＳｉＣＭＯＳＦＥＴトランジスタを形成するのと同様の方法を用いてＳｉＣの酸化をすることによって得られる。
表面再結合を減らすことによってＳｉＣ ＢＪＴの電流増幅率を向上させるための１つの方策は、ＳｉＣと保護層との間の界面において欠陥のより少ない保護層を成長させることである。
上述の問題の１または複数を解決するために、シリコンカーバイド（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）の観点から、本発明は、表面再結合を押さえるために表面電位を調節することによる、高い電流増幅率を有するＳｉＣＢＪＴの生成の問題に対する代替の解決方法を提供する。
本発明は、トランジスタ上のエミッタ及びベースコンタクト間の表面領域がバルクＳｉＣ内の電位と比較して負の表面電位を与えられることを具体的に示している。
本発明の１つの可能な実施例は、トランジスタが、表面安定化層として使用される誘電層の頂部にある導電層（以下、本明細書においては表面電極という）を含むというものである。
この表面電極は、金属またはハイドープポリシリコン等の導電材料からなっていてもよい。
表面電極が、エミッタコンタクトに接続されることによって、または下にあるＳｉＣのバルクと比較して負の外部電位が与えられることによって、表面内側のバルクＳｉＣと比較して負の電位を与えられることがさらに提案される。
誘電層が、表面電極とＳｉＣとの間の二酸化シリコンからなっていてもよいことが提案される。この誘電層は、１０から３０ｎｍのオーダー、例えば２０ｎｍの厚さを有していてもよい。
本発明は、トランジスタのエミッタコンタクトとベースコンタクトとの間のＳｉＣ表面における表面再結合を減少させることによって、シリコンカーバイド（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）内の電量増幅率を上昇させる方法も提案する。
表面領域内の電子密度の低減が、表面内側のバルクＳｉＣ内の電位と比較して負の表面電位を形成することによってなされ得ることも提案される。
表面領域内の電子密度の低減を達成する他の提案される方法は、ＳｉＣと誘電層との間の界面または酸化物の内部に負の電荷を生成することによる。
本発明により、表面の下にあるバルクＳｉＣと比較して負の表面電荷が形成されているトランジスタは、ＳｉＣＢＪＴ内で使用される場合に以下の利点を有する。
電流増幅率が高くなる。なぜならば、表面再結合が抑えられるからである。ＳｉＣ ＢＪＴの電流増幅率の上昇は、非常に重要である。なぜならば、ＢＪＴの制御のために必要なベース電流が低くなり、駆動回路が安価にかつ構成の複雑さが減少するからである。
本発明は、他の改良と組み合わせられ得る。すなわち、表面安定化の品質が向上した場合、本発明は、更なる改良を達成し得る。
本発明は、一般的な製造プロセスにおいて実施容易である。なぜならば、金属被覆層コンタクト（metal overlayer contact）は、一般的に形成されるので、追加のプロセスステップは、本発明の提案された１つの実施例のように表面電極を形成するためには必要ないからである。
ＳｉＣの再結合エネルギは、約３．２ｅＶであり、このエネルギは、表面安定化層内に注入されて長期安定性に影響を与え得るホットエレクトロンと称される高エネルギを有する電子を生成するのに十分大きい。本発明は、表面再結合を低減させる。従って、生成されるホットエレクトロンが減少し、このことは、長期信頼性を向上させると予想される。
本発明によるトランジスタ及び方法は、添付の図面を参照して更に詳細に説明される。
最新のＳｉＣ ＢＪＴの電流増幅率を向上させるために、エミッタコンタクトとベースコンタクトとの間のＳｉＣ表面における表面再結合を減少させることが必要である。発生する表面再結合の量は、主に３つの要因に依存する。
１）ＳｉＣと表面安定化層との間の界面における欠陥密度
２）表面領域内の電子密度
３）表面領域内のホール密度
１）ＳｉＣと表面安定化層との間の界面における欠陥密度
２）表面領域内の電子密度
３）表面領域内のホール密度
上記要因１は、技術に依存するが、要因２及び３は、設計によって影響を受ける可能性があり、これが本発明の方法である。
電子−ホールのペアの再結合レートは、少数の方のキャリアタイプの密度に主に依存する。なぜならば、それがレートを制限する自由キャリアだからである。表面再結合は、エミッタ領域内及びベース領域内の両方で発生するが、デバイスシミュレーションは、再結合のほとんどが表面に沿ったｐ−ドープベース層内で発生することを示している。ｐ−ドープベース層において、電子は少数派であるので、電子密度が表面再結合のレートを制限する。従って、全表面再結合は、ｐ−ドープベース内の表面領域内の電子密度を抑えることによって減少させることが可能である。
本発明は、表面内側のバルクＳｉＣ内の電位と比較して負の表面電位を生成することによって、表面領域内の電子密度を減少させる。電子が負の電位によって跳ね返されるので、電子密度は、生成された負の表面電位によって抑えられ、表面再結合が減少させられる。
本発明の１つの好ましい実施例は、表面安定化層として使用される誘電層の頂部に導電層（以下、本明細書においては表面電極という）を生成することである。表面電極を有する標準的なＮＰＮＢＪＴの断面図が、エミッタコンタクト１、ベースコンタクト２、ｎ＋エミッタ領域３、ベース領域４、ｎ−コレクタ領域５、ｎ＋基板領域６、及びコレクタコンタクト７とともに、図２示されている。表面電極９は、金属、ハイドープポリシリコンまたは他の導電材料から形成され得る。表面内側のバルクＳｉＣと比較して負の電位が、表面電極をエミッタコンタクト１と接続することによって、または下にあるＳｉＣのバルクと比較して負の外部電位を表面電極に与えることによって、表面電極９に与えられる。
表面電極とＳｉＣとの間の表面安定化層の厚さは、本発明に関して、効率的に動作するように最適化するために重要なパラメータである。本発明に対して適切な条件は、表面電極とＳｉＣとの間の二酸化シリコンからなる１０から３０ｎｍ程度の厚さを有する誘電層を使用するものである。
理論上及び実験上の証拠が、本発明の動作原理を表すために示される。本発明に関するこの理論上及び実験上の根拠は、ＳｉＣＢＪＴ内の表面再結合の問題が二次元であり、当業者が分析するのさえ複雑であるので、重要である。
図３は、エミッタ幅１０μｍでエミッタ長さが５００μｍの小型ＳｉＣ ＢＪＴに関してコレクタ−ベース電圧ＶＣＢ＝０ＶであるＳｉＣ ＢＪＴのコレクタ電流Ｂに対する共通エミッタ電流増幅率Ａの測定値４１及びシミュレーション値４２、４３、４４の比較を示している。測定値４１は、約２６のピーク電流増幅率を示す。
シミュレーションは、以下の３つの異なったトラップ密度で行われた。
−ＤＩＴ＝１・１１０ｃｍ−２ｅＶ−１は、図中の破線４２で示されており、
−ＤＩＴ＝１・１１１ｃｍ−２ｅＶ−１は、図中の破線４３で示されており、
−ＤＩＴ＝１・１１２ｃｍ−２ｅＶ−１は、図中の破線４４で示されている。
−ＤＩＴ＝１・１１０ｃｍ−２ｅＶ−１は、図中の破線４２で示されており、
−ＤＩＴ＝１・１１１ｃｍ−２ｅＶ−１は、図中の破線４３で示されており、
−ＤＩＴ＝１・１１２ｃｍ−２ｅＶ−１は、図中の破線４４で示されている。
ＳｉＣと表面安定化層８との間の界面における捕獲断面積は、σ＝１０−１４ｃｍ２であり、この特定の例において、表面安定化層８は、二酸化シリコンで構成されている。トラップ密度は、ＳｉＣバンドギャップに亘って一定であると仮定される。バンドギャップの上半分内のトラップは、アクセプタであると仮定され、バンドギャップの下半分内のトラップは、ドナーであると仮定される。Ｔ＝１００ｎｓのバルクキャリアライフタイムが、シミュレーションにおいて用いられている。
図３は、コレクタ電流の増加を伴う電流増幅率増加を含む、トラップ密度ＤＩＴ＝１・１１２ｃｍ−２ｅＶ−１に対する測定値４１及びシミュレーション値４４との間の合理的な一致を示している。バルク及び表面再結合をシュミレーションするのに妥当な値を用いた図３における結果は、表面再結合が通常のＳｉＣＢＪＴの電流増幅率を制限することの根拠をもたらす。図３における結果は、ＳｉＣ ＢＪＴの電流増幅率が、表面再結合を減少させることによって大きく増加させられ得ることを示唆している。このことは、本発明によって、界面におけるトラップ密度を減少させることによって、または負の表面電位をもたらすことによってもなされ得る。
図４は、同一のＢＪＴのデバイスシミュレーションを示しており、図４の場合、トラップ密度１・１１２ｃｍ−２ｅＶ−１であり、図２に示されているＢＪＴ内の表面電極９に与えられる電位伴うかまたは伴わない。図において、実線５１は、エミッタコンタクト１に接続されている表面電極９なしの結果を示しており、破線５２は、エミッタコンタクト１に接続されている表面電極９を伴った結果を示している。この特定の例における表面安定化層８は、ＳｉＣ表面と表面電極９との間の二酸化シリコンの２０ｎｍ厚の誘電性表面安定化層からなっている。図４は、表面電極を伴わない４３のピーク電流増幅率、及び表面内側のバルクＳｉＣと比較して負の表面電位を得るためにエミッタコンタクト１に接続されている表面電極９を伴う６４．５のピーク電流増幅率を示している。図４における結果は、ピーク電流増幅率の約５０％の増加が、表面電極９をエミッタコンタクト１に接続することによって達成可能であることを示している。エミッタコンタクト１への表面電極９の接続は、追加のトランジスタ制御電極を追加することのない製造プロセスにおいて実施容易な本発明の実施例である。
図４におけるより高い電流増幅率は、表面における低い電子密度をもたらして、表面再結合のレートの低下をもたらす負の表面電極電位によってもたらされる。
図４内のシミュレーション結果は、本発明の動作原理の理論的根拠をもたらす。ＳｉＣ表面におけるトラップのシミュレーションモデルパラメータにおける不確実性が存在するので、実験結果も本発明の利益を検証するのに重要である。
図５は、図２のような、表面電極を伴って製造されたＳｉＣ ＢＪＴの電流増幅率Ａの測定値を示している。結果は、表面電極９において−４０Ｖの負電位の場合が破線６１で示され、表面電極９において＋４０の正電位の場合が破線６２で示され、表面電極９への電気的接続無しの場合が実線６３で示されている。測定値は、ピーク電流増幅率が、−４０の負電位を表面電極に与えることによって、３３．７〜３９．７まで約１８％増加し得ることを示している。
電流増幅率Ａは、表面電極に正電位を与えることによって約３０％減少し得る。
電流増幅率Ａは、負の表面電位によって増加する。なぜならば、電子が退けられ、表面電子濃度の低下が表面再結合を減少させるからである。
電流増幅率Ａは、正の表面電位によって減少する。なぜならば、電子が引き付けられ、このことが表面再結合の量を増加させるからである。
図５における測定は、最適な厚さよりも著しく厚い安定化層８を有するＳｉＣ ＢＪＴに付いて行われているので、表面電極９にさらに高い電位が与えられていても、電流増幅率における影響が小さい。しかし、図５における結果は、バルクＳｉＣと比較して負の電位が表面電極９に与えられた際に、上昇した電流増幅率Ａを明確に示しているので、本発明が動作する実験的証拠をもたらす。
本発明が、上述されかつ図示された例示の実施例に限定されず、変形例が添付の特許請求の範囲に示されている発明概念の範囲内で生み出されうることが理解されるだろう。
Claims (5)
- シリコンカーバイド（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）であって、
前記トランジスタ上のエミッタコンタクトとベースコンタクトとの間の表面領域が、バルクＳｉＣ内の電位と比較して負の表面電位を与えられ、前記トランジスタが、表面安定化層として使用される誘電層の頂部上に導電層（以下、表面電極という）を含み、前記表面電極が、金属またはハイドープポリシリコン等の導電性材料からなり得、前記表面電極が、前記表面内側の前記バルクＳｉＣと比較して負の電位を与えられていることを特徴とするトランジスタ。 - 請求項１に記載のトランジスタであって、前記表面電極が、前記表面電極がエミッタコンタクトに接続されることによって、前記表面内側の前記バルクＳｉＣと比較して負の電位を与えられていることを特徴とするトランジスタ。
- 請求項１に記載のトランジスタであって、前記表面電極が、下にあるＳｉＣのバルクと比較して負の外部電位が与えられることによって、前記表面内側の前記バルクＳｉＣと比較して負の電位を与えられていることを特徴とするトランジスタ。
- 請求項１乃至３のいずれか１つに記載のトランジスタであって、前記誘電層が前記表面電極と前記ＳｉＣとの間の二酸化シリコンからなっていることを特徴とするトランジスタ。
- 請求項８に記載のトランジスタであって、前記誘電層の厚さが１０から３０ｎｍのオーダーであることを特徴とするトランジスタ。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16272109P | 2009-03-24 | 2009-03-24 | |
| US61/162,721 | 2009-03-24 | ||
| SE0950185A SE533700C2 (sv) | 2009-03-24 | 2009-03-24 | Bipolär transistor i kiselkarbid |
| SE0950185-9 | 2009-03-24 | ||
| PCT/SE2010/050310 WO2010110725A1 (en) | 2009-03-24 | 2010-03-22 | Silicon carbide bipolar junction transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012521654A true JP2012521654A (ja) | 2012-09-13 |
Family
ID=42781247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012501963A Pending JP2012521654A (ja) | 2009-03-24 | 2010-03-22 | シリコンカーバイドバイポーラ接合トランジスタ |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8378390B2 (ja) |
| JP (1) | JP2012521654A (ja) |
| KR (1) | KR20110134486A (ja) |
| CN (1) | CN102362353A (ja) |
| DE (1) | DE112010001361T5 (ja) |
| SE (1) | SE533700C2 (ja) |
| WO (1) | WO2010110725A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE533700C2 (sv) | 2009-03-24 | 2010-12-07 | Transic Ab | Bipolär transistor i kiselkarbid |
| SE535380C2 (sv) * | 2011-01-31 | 2012-07-17 | Fairchild Semiconductor | Bipolär transistor i kiselkarbid med övervuxen emitter |
| WO2012139633A1 (en) | 2011-04-12 | 2012-10-18 | X-Fab Semiconductor Foundries Ag | Bipolar transistor with gate electrode over the emitter base junction |
| SE1150386A1 (sv) * | 2011-05-03 | 2012-11-04 | Fairchild Semiconductor | Bipolär transistor av kiselkarbid med förbättrad genombrottsspänning |
| WO2013107508A1 (en) * | 2012-01-18 | 2013-07-25 | Fairchild Semiconductor Corporation | Bipolar junction transistor with spacer layer and method of manufacturing the same |
| US9117845B2 (en) * | 2013-01-25 | 2015-08-25 | Fairchild Semiconductor Corporation | Production of laterally diffused oxide semiconductor (LDMOS) device and a bipolar junction transistor (BJT) device using a semiconductor process |
| US8987107B2 (en) | 2013-02-19 | 2015-03-24 | Fairchild Semiconductor Corporation | Production of high-performance passive devices using existing operations of a semiconductor process |
| US9071245B2 (en) * | 2013-04-24 | 2015-06-30 | Hamilton Sundstrand Corporation | Solid state power controller gate control |
| CN104882357A (zh) * | 2014-02-28 | 2015-09-02 | 株洲南车时代电气股份有限公司 | 半导体器件耐压终端结构及其应用于SiC器件的制造方法 |
| KR101764412B1 (ko) | 2015-09-14 | 2017-08-14 | 일동바이오사이언스(주) | 기능성 수화 히알루론산 및 이를 이용한 장 점막부착능이 우수하고 선택적 길항작용을 하는 코팅 유산균의 제조방법 |
| CN105957886B (zh) * | 2016-06-28 | 2019-05-14 | 中国科学院微电子研究所 | 一种碳化硅双极结型晶体管 |
| KR101981790B1 (ko) | 2017-04-07 | 2019-05-27 | 주식회사 종근당바이오 | 실크 피브로인으로 코팅되어 장내 정착성이 향상된 유산균을 포함하는 조성물 |
| KR102009732B1 (ko) | 2019-04-15 | 2019-08-12 | 주식회사 쎌바이오텍 | 세포 농축 방법에 의한 이중코팅 유산균의 제조방법 |
| KR102009731B1 (ko) | 2019-04-15 | 2019-08-12 | 주식회사 쎌바이오텍 | 단백질 가수분해물을 이용한 단백질-다당류 이중코팅 유산균의 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351621A (ja) * | 2005-06-13 | 2006-12-28 | Honda Motor Co Ltd | バイポーラ型半導体装置およびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4945394A (en) * | 1987-10-26 | 1990-07-31 | North Carolina State University | Bipolar junction transistor on silicon carbide |
| US7550783B2 (en) * | 2004-05-11 | 2009-06-23 | Cree, Inc. | Wide bandgap HEMTs with source connected field plates |
| US7345310B2 (en) * | 2005-12-22 | 2008-03-18 | Cree, Inc. | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof |
| US7964961B2 (en) | 2007-04-12 | 2011-06-21 | Megica Corporation | Chip package |
| JP5140347B2 (ja) * | 2007-08-29 | 2013-02-06 | 株式会社日立製作所 | バイポーラトランジスタ及びその製造方法 |
| JP4786621B2 (ja) * | 2007-09-20 | 2011-10-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN100589252C (zh) * | 2008-12-04 | 2010-02-10 | 电子科技大学 | 双极结型晶体管 |
| SE533700C2 (sv) | 2009-03-24 | 2010-12-07 | Transic Ab | Bipolär transistor i kiselkarbid |
| SE1150386A1 (sv) | 2011-05-03 | 2012-11-04 | Fairchild Semiconductor | Bipolär transistor av kiselkarbid med förbättrad genombrottsspänning |
-
2009
- 2009-03-24 SE SE0950185A patent/SE533700C2/sv unknown
-
2010
- 2010-03-22 DE DE112010001361T patent/DE112010001361T5/de not_active Ceased
- 2010-03-22 CN CN2010800134839A patent/CN102362353A/zh active Pending
- 2010-03-22 WO PCT/SE2010/050310 patent/WO2010110725A1/en active Application Filing
- 2010-03-22 JP JP2012501963A patent/JP2012521654A/ja active Pending
- 2010-03-22 KR KR1020117024780A patent/KR20110134486A/ko not_active Application Discontinuation
-
2011
- 2011-09-23 US US13/243,056 patent/US8378390B2/en active Active
-
2013
- 2013-01-11 US US13/739,923 patent/US8853827B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351621A (ja) * | 2005-06-13 | 2006-12-28 | Honda Motor Co Ltd | バイポーラ型半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120007103A1 (en) | 2012-01-12 |
| WO2010110725A1 (en) | 2010-09-30 |
| DE112010001361T5 (de) | 2012-08-30 |
| SE533700C2 (sv) | 2010-12-07 |
| CN102362353A (zh) | 2012-02-22 |
| SE0950185A1 (sv) | 2010-09-25 |
| US8853827B2 (en) | 2014-10-07 |
| KR20110134486A (ko) | 2011-12-14 |
| US8378390B2 (en) | 2013-02-19 |
| US20130126910A1 (en) | 2013-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8853827B2 (en) | Silicon carbide bipolar junction transistor (BJT) having a surface electrode disposed on a surface passivation layer formed at a region between emitter contact and base contact | |
| JP5771678B2 (ja) | 高電力絶縁ゲート・バイポーラ・トランジスタ | |
| US8415671B2 (en) | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices | |
| JP3471823B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| US9142662B2 (en) | Field effect transistor devices with low source resistance | |
| JP3968912B2 (ja) | ダイオード | |
| US20110101375A1 (en) | Power Semiconductor Devices Having Selectively Doped JFET Regions and Related Methods of Forming Such Devices | |
| Ryu et al. | 3100 V, asymmetrical, gate turn-off (GTO) thyristors in 4H-SiC | |
| US8829533B2 (en) | Silicon carbide semiconductor device | |
| US11444155B2 (en) | Silicon carbide semiconductor device | |
| CN108649068B (zh) | Rc-igbt器件及其制备方法 | |
| JP2918399B2 (ja) | 半導体装置およびその製造方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| JPS62131580A (ja) | 高速スイツチング横形絶縁ゲ−トトランジスタ | |
| WO2012150161A1 (en) | Bipolar junction transistor in silicon carbide with improved breakdown voltage | |
| CN105702719B (zh) | 具有改进稳定性的功率半导体器件及其生产方法 | |
| US20200006494A1 (en) | Silicon carbide semiconductor device | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| CN112768532A (zh) | 一种单片集成续流二极管的SiC MOSFET器件及其制备方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN112736134A (zh) | 碳化硅pnpn晶闸管注入型igbt器件 | |
| JP2006269824A (ja) | 半導体装置およびその製造方法 | |
| JPH042169A (ja) | 横形伝導度変調型半導体装置 | |
| Liao et al. | A novel sic trench mosfet with improved short-circuit capability through an integrated jfet region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141007 |