CN104882357A - 半导体器件耐压终端结构及其应用于SiC器件的制造方法 - Google Patents

Abstract

本发明公开了一种半导体器件耐压终端结构及其应用于SiC器件的制造方法，耐压终端结构包括：第一掺杂区，以及掺杂浓度相对于第一掺杂区较轻的第二掺杂区。半导体器件耐压终端结构的刻蚀剖面采用连续光滑曲面的台面结构，刻蚀剖面从第一掺杂区穿过在第一掺杂区和第二掺杂区的交界处形成势垒层，并平缓地过渡至位于第二掺杂区的非台面区域。制造方法包括淀积掩膜层、光刻、湿法腐蚀掩膜层和干法刻蚀半导体器件基底材料等步骤。本发明不但能够缓解电场集中的现象，从而提高器件的反向耐压，同时器件所占面积更小，在相同尺寸晶圆上可设计更多的器件。

Description

半导体器件耐压终端结构及其应用于SiC器件的制造方法

技术领域

本发明涉及半导体器件制造领域，尤其是涉及一种应用于半导体器件的耐压终端结构及其应用于SiC器件的制造方法。

背景技术

近年来，随着微电子技术的不断进步，Si基电力电子器件发展迅速，其性能已经有了飞跃式的进步。但是对于高温、高湿度等恶劣环境的应用却一直是Si基器件无法突破的瓶颈。SiC作为一种具有广阔发展潜力的宽禁带新型半导体材料，具有大禁带宽度、高击穿电场、高饱和电子漂移速率、高热导率和高键合能等优异的物理特性。SiC电力电子器件在减小通态损耗和开关损耗、提高系统效率的同时也使器件在高温、高功率、高压、高频、高湿度以及抗辐射等等恶劣环境中的应用更为可靠，这也是传统的Si基器件无法实现的。高压碳化硅（SiC）器件能够承受高于600V或更高的电压。而器件的电流则取决于它们的有效面积。高压SiC器件具有许多重要的应用，特别是在功率调节、分布及控制的领域中。已经使用碳化硅来制作高压半导体器件，例如：肖特基二极管、PiN二极管、金属-氧化物-半导体场效应晶体管（MOSFET）、晶闸管（GTO）、绝缘栅极型双极晶体管（IGBT）、双极型晶体管（BJT）等。

半导体器件的尺寸一般有限，半导体器件通过切割圆片做成芯片来封装。利用金刚石刀片来切割圆片，这个过程会对晶格造成严重的损伤。对于功率器件，如果切割穿过了承受高压的PN结，晶格损伤会引起很大的漏电流，导致击穿电压和长期稳定性的降低。这个问题可以通过在功率器件的边缘设置特殊的结终端来解决，使高压结的耗尽区不与有损伤存在的切割线相交。另一种控制和保持高击穿电压的方法是改变器件边缘表面的形貌。最早的改变边缘形貌的方法是台面刻蚀。之后是对高压整流器和晶闸管保持高击穿电压非常有效的圆片磨斜角。而现在的高压器件则是将特殊的结终端结构和台面结构两种结构结合起来，形成复合的结终端结构，应用于实际生产当中。

由于电场集中效应，实际制作的半导体器件的击穿位置从理想PN结的平行平面处转移到边缘拐角处，会降低器件的击穿电压。所以需要设置特殊的边缘终端结构，以提高器件的实际击穿电压。在现有技术当中，耐压终端结构一般有场限环（FLR）、结终端扩展（JTE）、台面（mesa）等多种形式，也有其中两种或两种以上的组合形式出现。台面结构应用普遍，利用刻蚀等工艺，将主结边沿刻蚀成台面的形状。其工作原理是通过改变结沿的形貌，缓解表面电场分布集中现象，提高器件的击穿电压。下面简要介绍这三种耐压终端结构：

（1）场限环（FLR）结构

场限环制作工艺简单，与主结一起扩散形成。一般而言，击穿电压随着环的个数的增加而增加，但不是线性增加。环数越多，器件的面积也就越大。因此在设计时，需要对此折中考虑。如附图1中标号10处所示即为场限环，并未绘制主结部分。然而，场限环结构的缺陷在于，随着器件的反向耐压越大，场限环所占用的芯片面积比例增大，变相地增加器件的成本。

（2）结终端扩展（JTE）结构

如附图2所示为结终端扩展结构，结终端扩展结构的主要优点是工艺实现简单，且与保护环相比具有较小的器件面积。缺点是增加了主结的面积，使反向漏电流及结电容增大。同时该结构对界面电荷相当敏感，对表面钝化层质量要求很高，工艺可重复性差，不适用工业量产。然而，结终端扩展结构的缺陷在于，结终端扩展结构要求精确控制JTE区域的离子注入剂量，这增加了工艺的难度。

（3）台面（mesa）结构

相比之下，台面结构易于实现的优点更为凸显。如附图3、4、5所示为台面结构，台面结构的主要优点是易于实现，台面结构属于截断型终端的一种。Si基大功率器件采用边缘磨角工艺，而SiC器件由于具有良好的耐磨性，只能采用干法刻蚀工艺。

在已有台面结构的技术方案中与本发明较为相近的主要有以下几篇文献：

现有技术1为瑞士ABB公司Andrey Konstantinov等人发明，于1997年7月23日申请，并于1999年11月21日公布，公布号为US006005261A的美国发明专利申请“Semiconductordevice with a junction termination and a method for production thereof”。在该专利中的SiC器件的倾斜台面结构采用了70°、60°、45°以及更小的台面倾斜角度，如附图3所示。

现有技术2为Murata Manufacturing Co.Ltd.的Tomoyasu Miyata等人发明，于1996年11月31日申请，并于1997年10月11日公布，公布号为US005686753A的美国发明专利申请“Schottky barrier diode having a mesa structure”。在该专利中为了提高器件反向击穿电压，采取了台面结构，其倾斜角度在10°～90°的范围之内，如附图4所示。

现有技术3为美国Cree公司的张清纯等人发明，于2008年09月08日申请，并于2010年10月06日公布，公布号为CN101855726A的中国发明专利申请“具有台面结构及包含台面台阶的缓冲层的功率半导体器件”。该专利采取了在双极结晶体管中引入了缓冲层，并且了形成阶梯状的台面结构，提高器件的击穿电压，如附图5所示。

从以上三种技术方案中可以看出，目前所采用的台面结构主要可以归纳成如附图6和附图7所示的两种。半导体器件的表面电场密集程度一般会高于器件材料内部，所以更容易引发击穿。目前的台面结构通过进一步降低台面倾角，以缓解电场集中效应。但是随着电压进一步增大，台面角落始终会引发器件的提前击穿。因此，以上两种台面结构均存在一定的隐患：对于给定的器件漂移层厚度和掺杂浓度，电场集中效应会导致器件提早发生击穿。其中，发生电场集中效应最严重的地方如附图6中的A部分和附图7中的B和C部分所示。以PiN二极管为例。基于PiN二极管的漂移层厚度、掺杂，以及JTE设计，理论击穿电压应为12kV，由于电场集中效应导致击穿电压下降至8kV。

发明内容

有鉴于此，本发明的目的在于提供一种半导体器件耐压终端结构及其应用于SiC器件的制造方法，不但能够缓解电场集中的现象，提高器件的反向耐压能力，同时还能使器件所占的面积更小，在相同尺寸的晶圆上能够设计更多的器件。

为了实现上述发明目的，本发明具体提供了一种半导体器件耐压终端结构的技术实现方案，一种半导体器件耐压终端结构，包括：第一掺杂区，以及掺杂浓度相对于所述第一掺杂区较轻的第二掺杂区。所述半导体器件耐压终端结构的刻蚀剖面采用连续光滑曲面的台面结构，所述刻蚀剖面从所述第一掺杂区穿过在所述第一掺杂区和第二掺杂区的交界处形成的势垒层，并平缓地过渡至位于所述第二掺杂区的非台面区域。

本发明还具体提供了另一种半导体器件耐压终端结构的技术实现方案，一种半导体器件耐压终端结构，包括：第一掺杂区，以及掺杂浓度相对于所述第一掺杂区较轻的第二掺杂区。所述半导体器件耐压终端结构的刻蚀剖面采用组合台面结构，所述刻蚀剖面的台面侧壁采用接近垂直的陡直侧壁结构，所述刻蚀剖面的台面底部采用连续光滑曲面结构，所述台面侧壁从所述第一掺杂区穿过在所述第一掺杂区和第二掺杂区的交界处形成的势垒层，连接至位于所述第二掺杂区的台面底部，再由所述台面底部平缓地过渡至位于所述第二掺杂区的非台面区域。

优选的，所述第一掺杂区和第二掺杂区均采用SiC基底材料。

优选的，所述第二掺杂区的厚度大于第一掺杂区的厚度。

优选的，所述连续光滑曲面为包括圆弧面、双曲面、抛物面在内的任意一种曲面结构，且所述连续光滑曲面的弯曲角度θ满足0＜θ≤90°。

优选的，所述第一掺杂区为P+区，所述第二掺杂区为n区；或所述第一掺杂区为P区，所述第二掺杂区为n-区。

优选的，所述第一掺杂区为n区，所述第二掺杂区为P-区；或所述第一掺杂区为n+区，所述第二掺杂区为P区。

优选的，所述第一掺杂区为n区，所述第二掺杂区为n-区；或所述第一掺杂区为P区，所述第二掺杂区为P-区；或所述第一掺杂区为n+区，所述第二掺杂区为n区；或所述第一掺杂区为P+区，所述第二掺杂区为P区。

本发明还另外具体提供了一种将上述半导体器件耐压终端结构应用于SiC器件的制造方法的技术实现方案，一种将上述的半导体器件耐压终端结构应用于SiC器件的制造方法，包括以下步骤：

S100：在所述第一掺杂区的表面淀积掩膜层；

S101：在所述掩膜层上涂覆光刻胶，并将光刻版上的图形转移至所述光刻胶上；

S102：采用湿法腐蚀所述掩膜层，将所述光刻胶的图形转移到掩膜层上，形成具有连续光滑曲面结构的各向同性的掩膜层刻蚀剖面；

S103：采用干法刻蚀SiC基底材料，将具有连续光滑曲面结构的掩膜层刻蚀剖面转移至所述SiC基底材料上，形成具有连续光滑曲面结构的刻蚀剖面。

本发明还具体提供了另一种将上述半导体器件耐压终端结构应用于SiC器件的制造方法的技术实现方案，另一种将上述的半导体器件耐压终端结构应用于SiC器件的制造方法，包括以下步骤：

S200：在所述第一掺杂区的表面淀积掩膜层；

S201：在所述掩膜层上涂覆光刻胶，并将光刻版上的图形转移至所述光刻胶上；

S202：采用干法刻蚀所述掩膜层，将所述光刻胶的图形转移到掩膜层上，形成陡直的掩膜层刻蚀剖面；

S203：采用干法刻蚀进行第一次SiC基底材料刻蚀，将所述陡直的掩膜层刻蚀剖面转移至所述SiC基底材料上，形成具有一定深度各向异性刻蚀剖面的台面侧壁；

S204：对所述各向异性刻蚀剖面进行钝化保护，形成保护层；

S205：对所述各向异性刻蚀剖面底部的保护层进行去除；

S206：采用干法刻蚀进行第二次SiC基底材料刻蚀，在所述各向异性刻蚀剖面的底部形成具有连续光滑曲面结构刻蚀剖面的台面底部。

优选的，所述掩膜层采用SiO₂或Si₃N₄作为淀积材料。

优选的，所述步骤S204采用在步骤S203的干法刻蚀过程中不断向所述刻蚀剖面沉积抗刻蚀层的方式进行钝化保护。

优选的，所述干法刻蚀采用反应离子刻蚀或电子回旋加速振荡刻蚀或电感耦合等离子体刻蚀工艺。

通过实施上述本发明提供的半导体器件耐压终端结构及其应用于SiC器件的制造方法，具有如下技术效果：

（1）本发明台面结构通过优化台面角落的形貌，能够从根本上缓解电场集中的现象，从而提高器件的反向耐压能力，防止器件发生提前击穿；

（2）本发明台面结构由于轮廓平滑，同时还能使器件所占的芯片面积更小，在相同尺寸的晶圆上能够设计更多的器件，进一步降低了器件的制造成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中场限环（FLR）结构耐压终端的结构示意图；

图2是现有技术中结终端扩展（JTE）结构耐压终端的结构示意图；

图3是现有技术1具有结终端结构的半导体器件的结构示意图；

图4是现有技术2具有台面结构的肖特基势垒二极管的结构示意图；

图5是现有技术3具有台面结构及包含台面台阶的缓冲层的功率半导体器件的结构示意图；

图6是现有技术中一种台面结构耐压终端的击穿位置示意图；

图7是现有技术中另一种台面结构耐压终端的击穿位置示意图；

图8是本发明半导体器件耐压终端结构第一种具体实施例的结构示意图；

图9是本发明半导体器件耐压终端结构第一种具体实施例中采用圆弧形刻蚀剖面的结构示意图；

图10是本发明半导体器件耐压终端结构应用于SiC器件的制造方法的第一种具体实施例的流程图；

图11是图10的制作流程中淀积掩膜层步骤的示意图；

图12是图10的制作流程中涂覆光刻胶步骤的示意图；

图13是图10的制作流程中湿法腐蚀掩膜层步骤的示意图；

图14是图10的制作流程中干法刻蚀SiC基底材料步骤的示意图；

图15是经过湿法腐蚀SiO₂后的半导体器件耐压终端结构的示意图；

图16是本发明半导体器件耐压终端结构第二种具体实施例的结构示意图；

图17是本发明半导体器件耐压终端结构第二种具体实施例中采用圆弧形台面底部的结构示意图；

图18是本发明半导体器件耐压终端结构应用于SiC器件的制造方法的第二种具体实施例的流程图；

图19是图18的制作流程中淀积掩膜层步骤的示意图；

图20是图18的制作流程中涂覆光刻胶步骤的示意图；

图21是图18的制作流程中干法刻蚀掩膜层步骤的示意图；

图22是图18的制作流程中第一次SiC基底材料刻蚀步骤的示意图；

图23是图18的制作流程中刻蚀剖面钝化保护步骤的示意图；

图24是图18的制作流程中刻蚀剖面底部保护层去除步骤的示意图；

图25是图18的制作流程中第二次SiC基底材料刻蚀步骤的示意图；

图26是去除侧壁保护层后的半导体器件耐压终端结构的示意图；

图27是经过湿法腐蚀SiO₂后的半导体器件耐压终端结构的示意图；

图28是现有技术台面结构耐压终端的电场强度分布示意图；

图29是本发明半导体器件耐压终端结构的电场强度分布示意图；

图中：1-第一掺杂区，2-第二掺杂区，3-刻蚀剖面，4-掩膜层，5-保护层，6-势垒层，7-光刻胶，10-场限环，31-台面侧壁，32-台面底部，33-非台面区域。

具体实施方式

为了引用和清楚起见，将下文中使用的技术名词、简写或缩写记载如下：

MOSFET：Metal-Oxide-Semiconductor Field-Effect-Transistor，金属-氧化物-半导体场效应晶体管的简称；

GTO：Gate Turn-Off thyristor，门极可关断晶闸管的简称；

IGBT：Insulated Gate Bipolar Transistor，绝缘栅极型双极晶体管的简称；

BJT：bipolar junction transistor，双极性结型晶体管；

ICP：Inductively Coupled Plasma，感应耦合等离子体刻蚀的简称

RIE：Reactive Ion Etching，反应离子刻蚀的简称；

FLR：Field Limiting Ring，场限环的简称；

JTE：Junction Termination Extension，结终端的简称；

HMDS：六甲基二硅胺烷的简称；

ECR：Electron Cyclotron Resonance，电子回旋加速振荡的简称；

结终端：对于实际制作的半导体器件，由于受到电场集中效应的影响，器件的击穿位置从理想PN结的平行平面处转移到边缘拐角处，从而大大降低了器件的击穿电压；为了提高二极管的击穿特性，出现了许多结终端技术，比如：斜切角、场板、场限环、结终端扩展等；

台面：结终端技术中的一种结构，台面角落则是指台面结构中电场更易于聚集的地方；

湿法腐蚀：液体化学试剂（如酸、碱和溶剂等）以化学方式去除晶圆表面的材料，湿法腐蚀一般只用在尺寸较大的情况下（大于3微米）；

干法刻蚀：将晶圆表面曝露于气态中产生的等离子体，等离子体通过刻蚀掩模中开出的窗口，与晶圆发生物理或化学反应（或这两种反应），从而去掉曝露的表面材料；

截断型终端：用湿法腐蚀曲面槽、划片及引线焊接后的边缘腐蚀、圆片的边缘磨角、干法刻蚀深槽等手段，将PN结截断并利用截断的形貌影响表面电场分布，再结合良好的表面钝化实现表面击穿的改善；

刻蚀剖面：被刻蚀图形的侧壁形状。有两种基本的刻蚀剖面：各向同性和各向异性刻蚀剖面。各向同性的刻蚀剖面是在所有的方向上（横向和垂直方向）以相同的刻蚀速率进行刻蚀。湿法化学腐蚀本质上是各向同性的。各向异性的刻蚀剖面则是主要在垂直方向上进行，只有很少的横向刻蚀。各向异性的程度可以是适度（较小的侧壁倾角）或高各向异性的（垂直的侧壁）。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如附图8至附图29所示，给出了本发明半导体器件耐压终端结构及其应用于SiC器件的制造方法的具体实施例，下面结合附图和具体实施例对本发明作进一步说明。

表面电场密集程度一般会高于器件材料内部，所以更容易引发击穿。目前的台面结构通过进一步降低台面倾角，以缓解电场集中效应。但是随着电压进一步增大，台面角落始终会引发器件的提前击穿。而新型的台面结构则是通过优化台面角落的形貌，从根本上防止电场集中效应的发生。

如附图8所示的一种半导体器件耐压终端结构的具体实施例，包括：第一掺杂区1，以及掺杂浓度相对于第一掺杂区1较轻的第二掺杂区2。半导体器件耐压终端结构的刻蚀剖面3采用连续光滑曲面的台面结构，刻蚀剖面3从第一掺杂区1穿过在第一掺杂区1和第二掺杂区2的交界处形成的势垒层6，并平缓地过渡至位于第二掺杂区2的非台面区域33。其中，连续光滑曲面采用几何学中的定义，是指曲面上的每一点都有切平面，且切平面的法向量随着曲面上的点的连续变动而连续变化，即表面平滑的连续曲面。如附图8所示，耐压终端结构的刻蚀剖面3的纵剖面为一条连续光滑弧段，作为本发明一种较佳的具体实施例，从位于连续光滑曲面一端的起始处（对应于连续光滑弧段的起始点）向位于连续光滑曲面另一端的终止处（对应于连续光滑弧段的终止点）运动，之间位于连续光滑弧段上的点对应于曲面上的点的切平面倾斜角度（半导体器件在如附图8所示的摆放情况下，切平面与水平面之间的夹角，该夹角不大于90°）不断增大或不断减小，且其一阶导数始终大于等于0或始终小于等于0，即：曲面上的点的切平面倾斜角度不断增大时，其一阶导数始终大于或等于0；曲面上的点的切平面倾斜角度不断减小时，其一阶导数始终小于或等于0。

作为本发明一种典型的具体实施例，上述第一种实施例中的第一掺杂区1和第二掺杂区2均进一步采用SiC基底材料。第二掺杂区2的厚度进一步大于第一掺杂区1的厚度。连续光滑曲面的台面结构进一步为包括圆弧面、双曲面、抛物面在内的任意一种曲面结构，且连续光滑曲面的弯曲角度θ满足：0＜θ≤90°。具体地说，就是位于连续光滑曲面两端处的法平面之间的夹角θ满足：0＜θ≤90°。如附图9所示，为刻蚀剖面3的连续光滑曲面结构采用圆弧面的情况。附图9为本发明第一种实施例的半导体器件耐压终端结构的纵剖面图，通过干法刻蚀形成具有圆弧面结构的刻蚀剖面3，即整个刻蚀剖面3台面结构的纵剖面为一整段连续的圆弧线段，并且台面底部32平缓地过渡到非台面区域33。如附图9所示，可将整个台面结构的纵剖面看作是一段以O为圆点、半径为r、角度为θ的圆弧，圆弧的弯曲角度θ进一步满足：0＜θ≤90°，由半导体器件的仿真结果及工艺条件确定其具体数值。作为本发明一种较佳的具体实施例，刻蚀剖面3以非台面区域33的表面与圆弧的末端相切的方式过渡至非台面区域33。半导体器件的结构参数和工艺条件进一步决定了台面结构的刻蚀深度h，耐压决定台面结构的水平宽度l。

位于台面底部32的连续光滑曲面结构是台面形貌优化的关键之处，而刻蚀剖面3的台面侧壁31则可在此基础上变化。如附图16所示第二种半导体器件耐压终端结构的具体实施例，包括：第一掺杂区1，以及掺杂浓度相对于第一掺杂区1较轻的第二掺杂区2。半导体器件耐压终端结构的刻蚀剖面3采用组合式台面结构，刻蚀剖面3的台面侧壁31采用接近垂直的陡直侧壁结构，刻蚀剖面3的台面底部32采用连续光滑曲面结构，台面侧壁31从第一掺杂区1穿过在第一掺杂区1和第二掺杂区2的交界处形成的势垒层6，连接至位于第二掺杂区2的台面底部32，再由台面底部32平缓地过渡至位于第二掺杂区2的非台面区域33。其中，连续光滑曲面采用几何学中的定义，是指曲面上的每一点都有切平面，且切平面的法向量随着曲面上的点的连续变动而连续变化，即表面平滑的连续曲面。如附图16所示，耐压终端结构的刻蚀剖面3的台面底部32的纵剖面为一条连续光滑弧段，作为本发明一种较佳的具体实施例，从位于连续光滑曲面一端的起始处（对应于连续光滑弧段的起始点）向位于连续光滑曲面另一端的终止处（对应于连续光滑弧段的终止点）运动，之间位于连续光滑弧段上的点对应于曲面上的点的切平面倾斜角度（半导体器件在如附图16所示的摆放情况下，切平面与水平面之间的夹角，该夹角不大于90°）不断增大或不断减小，且其一阶导数始终大于等于0或始终小于等于0，即：曲面上的点的切平面倾斜角度不断增大时，其一阶导数始终大于或等于0；曲面上的点的切平面倾斜角度不断减小时，其一阶导数始终小于或等于0。

作为本发明一种典型的具体实施例，上述第二种实施例中的第一掺杂区1和第二掺杂区2均进一步采用SiC作为基底材料。第二掺杂区2的厚度进一步大于第一掺杂区1的厚度。台面底部32进一步为包括圆弧面、双曲面、抛物面在内的任意一种连续光滑曲面结构，且连续光滑曲面的弯曲角度θ进一步满足：0＜θ≤90°。具体地说，就是位于连续光滑曲面两端处的法平面之间的夹角θ满足：0＜θ≤90°。如附图17所示，为台面底部32的连续光滑曲面结构采用圆弧面的情况。附图17为本发明第二种实施例的半导体器件耐压终端结构的纵剖面图，通过干法刻蚀形成组合形的刻蚀剖面3，即保留原垂直台面结构的陡直侧壁结构，只将刻蚀剖面3的台面底部32优化成圆弧面，台面底部32同时也平缓地过渡到非台面区域33。如附图17所示，即整个台面结构的纵剖面由两部分组成：陡直的台面侧壁31，和一段以O为圆点、半径为r、角度为θ的圆弧形台面底部32，圆弧形台面底部32的弯曲角度θ进一步满足：0＜θ≤90°，由半导体器件的仿真结果及工艺条件确定其具体数值。作为本发明一种较佳的具体实施例，刻蚀剖面3以非台面区域33的表面与圆弧形台面底部32的末端相切的方式过渡至非台面区域33。半导体器件的结构参数和工艺条件进一步决定了台面结构的刻蚀深度h，耐压决定台面结构的水平宽度l。

在上述本发明的第一种和第二种具体实施例当中，第一掺杂区1和第二掺杂区2的类型可以是以下情况：第一掺杂区1为P+区，第二掺杂区2为n区；或第一掺杂区1为P区，第二掺杂区2为n-区；或第一掺杂区1为n区，第二掺杂区2为P-区；或第一掺杂区1为n+区，第二掺杂区2为P区；或第一掺杂区1为n区，第二掺杂区2为n-区；或第一掺杂区1为P区，第二掺杂区2为P-区；或第一掺杂区1为n+区，第二掺杂区2为n区；或第一掺杂区1为P+区，第二掺杂区2为P区；或其他可能的情况。

上述第一种和第二种实施例当中具有新型台面结构的半导体器件耐压终端相对于现有技术具有如下优点：

（1）相对于附图6所示的结构，本发明半导体器件耐压终端结构优化了台面刻蚀剖面的形貌，能够有效缓解电场集中的现象，从而提高器件的反向耐压。本发明采用圆弧面新型台面结构的半导体器件耐压终端电场分布情况如附图29所示，现有技术台面结构电场分布情况如附图28所示。电场最集中的位置如附图6和附图7中的A、B、和C部分所示，即半导体器件提前发生击穿的地方。对比两幅图可知，本发明新型结构的台面底部32没有出现电场集中现象。新结构中台面底部32的圆弧形平滑表面，缓解了台面底部32的电场集中效应，避免了半导体器件提前发生击穿。下表1中记录的半导体器件处于反向电压下，不同台面结构的电场强度峰值。其中，峰值越小，半导体器件提早发生击穿的概率越小，对比下表1中的数值，采用本发明新型台面结构耐压终端的耐压能力更高。

表1不同反向电压下不同结构的电场强度峰值

（2）相对于附图7所示的结构，本发明半导体器件耐压终端结构所占芯片面积更小，则在相同尺寸晶圆上可以设计出更多的器件。从理论上而言，台面的倾斜角度越小越有利于半导体器件表面电场的降低。如附图7中所示，假设台面斜角角度为α，刻蚀深度为dμm。则台面结构会消耗掉每个芯片d/tanαμm。斜角一般小于10°，当θ＜10°时，θ≈tanθ，角度换算为弧度为πθ/180，则消耗芯片边缘180d/πθ的空间。一般刻蚀深度为2μm，如果台面倾斜角度为2.5°，则需消耗45μm的空间。而新型台面结构圆弧所占的水平长度不超过30μm，即使在刻蚀的台面底部再延长10μm，也不会超过倾斜台面结构所需的空间。可以看出本发明新型台面结构则由于平滑的轮廓，不需要占用如此大的芯片面积，进一步降低了器件的成本。

Si基器件的台面结构，通常采用磨角工艺实现。而SiC材料的化学性质十分稳定，是已知最硬的物质之一，因此本发明半导体器件耐压终端结构应用于SiC器件的制造方法只能采用干法刻蚀。

如附图10所示，一种将上述第一种半导体器件耐压终端结构应用于SiC器件的制造方法的具体实施例，包括以下步骤：

S100：在第一掺杂区1的表面淀积掩膜层4，如附图11所示；

该步骤的目的是制备刻蚀掩膜，采用等离子体加强化学气相沉积法，淀积SiO₂，厚度为2μm，所用气体及流量为400sccm的SiH₄He，800sccm的N₂O，以及750sccm的N₂，压强为900mtorr，温度在140～300℃之间；

S101：在掩膜层4上涂覆光刻胶7，并将光刻版上的图形转移至光刻胶7上，如附图12所示；

该步骤的目的是将光刻版上的图形转移到光刻胶7上，便于后续工艺继续将图形转移到掩膜层4上，按照传统的光刻工艺流程：气相成底膜（HMDS）→旋转涂光刻胶→前烘→对准曝光→后烘→显影→坚膜烘焙→显影检查；匀胶时转速为3000rpm，气相成底膜时间为20min，前烘时间为5min，显影时间为60s，后烘时间为90s；

S102：采用湿法腐蚀掩膜层4，形成具有连续光滑曲面结构的各向同性的掩膜层刻蚀剖面，如附图13所示；

该步骤的目的是将光刻胶的图形转移到掩膜层4上。湿法腐蚀具有各向同性的特性，易形成各向同性的刻蚀剖面3，即具用连续光滑曲面结构的掩膜侧壁；通过后续干法刻蚀工艺，将掩膜刻蚀剖面的形状转移到SiC基底材料上；采用湿法腐蚀的方式刻蚀掩膜层4，湿法腐蚀采用氢氟酸缓冲溶液，腐蚀9min后，采用等离子水冲洗，N₂吹干；去除光刻胶后，观察掩膜层4的刻蚀剖面3；

S103：采用干法刻蚀SiC基底材料，将具有连续光滑曲面结构的掩膜层刻蚀剖面转移至SiC基底材料上，形成具有连续光滑曲面结构的刻蚀剖面3，如附图14所示；

将具有连续光滑曲面结构的掩模刻蚀剖面形状转移到SiC基底材料上，去除光刻胶7后，以SiO₂为刻蚀掩膜，电感耦合等离子体（简称ICP）刻蚀SiC基底材料，反应气体为SF₆和O₂，源功率为800W，偏压功率为100W，SF₆和O₂的气体流量为100sccm和20sccm，腔室压强为7mtorr，刻蚀深度在1.5μm～2μm范围之内。

最后再采用湿法腐蚀第一掺杂区1表面的SiO₂掩膜层4，如采用氢氟酸溶液进行SiO₂的腐蚀，最终形成如附图8所示的第一种半导体器件耐压终端结构，如附图15所示。

如附图18所示，一种将上述第二种半导体器件耐压终端结构应用于SiC器件的制造方法的具体实施例，包括以下步骤：

S200：在第一掺杂区1的表面淀积掩膜层4，如附图19所示；

该步骤的目的是制备刻蚀掩膜，采用PECVD法，即等离子体加强化学气相沉积法，淀积SiO₂，厚度为2μm，所用气体及流量为400sccm的SiH₄He，800sccm的N₂O，750sccm的N₂，压强为900mtorr，温度在140～300℃之间；

S201：在掩膜层4上涂覆光刻胶7，并将光刻版上的图形转移至光刻胶7上，如附图20所示；

该步骤的目的将光刻版上的图形转移到光刻胶7上，便于后续工艺继续将图形转移到掩膜层4上；按照传统的光刻工艺流程：气相成底膜（HMDS）→旋转涂光刻胶→前烘→对准曝光→后烘→显影→坚膜烘焙→显影检查；匀胶时转速为3000rpm，气相成底膜时间为20min，前烘为5min，显影时间为60s，后烘时间为90s；

S202：采用干法刻蚀掩膜层4，形成陡直的掩膜层刻蚀剖面，如附图21所示；

该步骤的目的是将光刻胶的图形转移到掩膜层4上。干法刻蚀具有很高的各向异性，易形成陡直的刻蚀剖面，通过后续干法刻蚀工艺，将掩膜刻蚀剖面形状转移至SiC基底材料上，便于形成组合型台面结构中的各向异性刻蚀剖面部分，即有一定深度的陡直侧壁；

采用ICP法，以光刻胶7为掩膜，对SiO₂进行干法刻蚀，反应气体为CHF₃和Ar，源功率为800W，偏压功率为400W，CHF₃和Ar的气体流量为100sccm和3sccm，腔室压强为7mtorr；

S203：采用干法刻蚀进行第一次SiC基底材料刻蚀，将陡直的掩膜层刻蚀剖面转移至SiC基底材料上，形成具有一定深度各向异性刻蚀剖面的台面侧壁31，如附图22所示；

将之前步骤S202形成的陡直的掩模刻蚀剖面转移至SiC基底材料上，形成组合型台面结构中有一定深度的各向异性刻蚀剖面；

去除光刻胶后，以SiO₂为刻蚀掩膜，干法刻蚀SiC基底材料，刻蚀气体为SF₆和O₂，刻蚀深度为1.5μm～2μm。源功率为800W，偏压功率为400W，SF₆和O₂的气体流量为100sccm和30sccm，腔室压强为7mtorr；

S204：对各向异性刻蚀剖面进行钝化保护，形成保护层5，如附图23所示；

避免后续干法刻蚀影响到已经形成的陡直刻蚀剖面，所以采用“Bosch”工艺，对侧壁进行钝化保护，利用C₄F₈在等离子体中能够形成氟化碳类高分子聚合物，沉积在SiC基底材料的表面能够阻止SF₆和SiC接触反应，源功率为800W，偏压功率为50W，C₄F₈的气体流量为100sccm，腔室压强为7mtorr；

在此次刻蚀过程中引入“Bosch”工艺，“Bosch”工艺即是指在刻蚀的过程中不断在侧壁上沉积抗刻蚀层，又称为侧壁钝化工艺，具体实现原理是：C₄F₈在等离子体中能够形成氟化碳类高分子聚合物，沉积在SiC基底材料表面能够阻止SF₆和SiC接触反应；当进入刻蚀过程，在垂直方向由于有离子的物理轰击效应，保护层5即钝化膜被“击破”，使得化学反应得以顺利进行，而水平方向不受到离子轰击，钝化膜起到保护作用；

S205：对各向异性刻蚀剖面底部的保护层5进行去除，如附图24所示；

利用干法刻蚀中垂直方向上离子的物理轰击，“击破”底部的钝化膜，便于后续刻蚀工艺在台面底部32形成连续光滑曲面结构的刻蚀剖面（弧状底部），同时避免对侧壁的钝化层产生影响，源功率为800W，偏压功率为400W，SF₆和O₂的气体流量为100sccm和30sccm，腔室压强为7mtorr。

S206：采用干法刻蚀进行第二次SiC基底材料刻蚀，在各向异性刻蚀剖面的底部形成具有连续光滑曲面结构刻蚀剖面的台面底部32，如附图25所示；

干法刻蚀SiC基底材料，形成台面底部32具有连续光滑曲面结构的刻蚀剖面，可以利用RIE刻蚀或偏压功率较低的ICP刻蚀以实现，源功率为800W，偏压功率为20W，SF₆和O₂的气体流量为100sccm和30sccm，腔室压强为7mtorr。

最后再去除侧壁的保护层5，如附图26所示。然后采用湿法腐蚀第一掺杂区1表面的SiO₂掩膜层4，如采用氢氟酸溶液进行SiO₂的腐蚀，最终形成如附图16所示的第二种半导体器件耐压终端结构，如附图27所示。

需要特别说明的是，两种制造方法中的干法刻蚀工艺可以采用多种等离子体刻蚀方式，比如反应离子刻蚀（简称RIE）、电子回旋加速振荡（简称ECR）、电感耦合等离子体（ICP）等，以实现同样工艺目的。掩膜层4也可采用氮化硅（Si₃N₄）等其他掩膜材料代替二氧化硅（SiO₂）。干法刻蚀掩膜可以采用的刻蚀气体种类繁多，例如CF₄等其他氟基气体、Cl₂等氯基气体。制造方法中还可适当加厚掩膜层的厚度，实现深至5μm的SiC刻蚀深度。

在半导体器件制造过程中，半导体材料经过曝光和显影工艺之后，在光刻胶层或者掩膜层中形成的微图形结构只能给出器件的结构形貌，并不是真正的器件结构，必须把图形转移到下方的材料中才能得到预想的结构。在Si材料工艺中，可以通过湿法腐蚀或者干法刻蚀的方法实现图形的转移，其中湿法腐蚀大多采用强氧化剂对Si进行氧化，然后利用HF酸与SiO₂反应去掉SiO₂，从而达到对硅的腐蚀。但SiC材料的硬度较高，且化学性质特别稳定，在常温下普通的氧化剂并不能和SiC起反应。因此，SiC材料普遍采用干法刻蚀来实现器件结构的转移，其中ICP（Inductively Coupled Plasma，感应耦合等离子体）刻蚀可以同时产生高的等离子体密度和低的离子轰击能力而被广泛应用。

在ICP刻蚀之前，普遍采用的干法刻蚀工艺为RIE（Reactive Ion Etching，反应离子）刻蚀，它通过给平板电板之间加电压使腔体内的反应气体产生高密度的等离子体，这些等离子体化学性质非常活跃，可以与刻蚀材料表面发生原子化学反应生成可挥发产物，随系统的真空抽气系统被排走，从而实现一种化学刻蚀的效果。除此之外，带电的等离子体在平板电场的作用下也会轰击材料表面，产生一定的物理刻蚀作用。

因为SiC材料硬度较高、化学性质比较稳定，所以在SiC的反应离子刻蚀中需要较高等离子密度才能实现较大的刻蚀速率，而等离子体密度的大小直接与系统的ICP功率源的大小成正比，而功率源的提高使得基板的电场迅速提高，造成反应离子轰击基片的能量大大增加，在基片的表面形成很多尖端或者凹坑。因此，在反应离子刻蚀SiC中高刻蚀速率和好的刻蚀底部形貌是一个很大的矛盾。而ICP刻蚀工艺的引进则解决了这个矛盾。在ICP中射频功率是通过感应线圈从外部耦合进入等离子体发生腔体。而等离子产生区与刻蚀区是分开的，基片的基板与另外一个功率源相接，作为辅助功率源来加强等离子体的产生。电感耦合产生的电磁场可以长时间维持等离子体区电子的回旋运动，大大增加了电离几率。另一方面，由于样品基板是独立输入射频功率，所产生的自偏置电压可以独立控制。因此，ICP既可以产生很高的等离子体密度，又可以维持较低的离子轰击能量，满足了高刻蚀速率和高刻蚀比两个原来互相矛盾的要求。

本发明两种具体实施例描述的半导体器件耐压终端结构均能应用于各种微电子器件，尤其是功率半导体器件，并且能够与各种结终端结构组合应用。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明的精神实质和技术方案的情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (14)

1.一种半导体器件耐压终端结构，其特征在于，包括：第一掺杂区（1），以及掺杂浓度相对于所述第一掺杂区（1）较轻的第二掺杂区（2）；所述半导体器件耐压终端结构的刻蚀剖面（3）采用连续光滑曲面的台面结构，所述刻蚀剖面（3）从所述第一掺杂区（1）穿过在所述第一掺杂区（1）和第二掺杂区（2）的交界处形成的势垒层（6），并平缓地过渡至位于所述第二掺杂区（2）的非台面区域（33）。

2.根据权利要求1所述的一种半导体器件耐压终端结构，其特征在于：所述第一掺杂区（1）和第二掺杂区（2）均采用SiC基底材料。

3.一种半导体器件耐压终端结构，其特征在于，包括：第一掺杂区（1），以及掺杂浓度相对于所述第一掺杂区（1）较轻的第二掺杂区（2）；所述半导体器件耐压终端结构的刻蚀剖面（3）采用组合台面结构，所述刻蚀剖面（3）的台面侧壁（31）采用接近垂直的陡直侧壁结构，所述刻蚀剖面（3）的台面底部（32）采用连续光滑曲面结构，所述台面侧壁（31）从所述第一掺杂区（1）穿过在所述第一掺杂区（1）和第二掺杂区（2）的交界处形成的势垒层（6），连接至位于所述第二掺杂区（2）的台面底部（32），再由所述台面底部（32）平缓地过渡至位于所述第二掺杂区（2）的非台面区域（33）。

4.根据权利要求3所述的一种半导体器件耐压终端结构，其特征在于：所述第一掺杂区（1）和第二掺杂区（2）均采用SiC基底材料。

5.根据权利要求1至4中任一权利要求所述的一种半导体器件耐压终端结构，其特征在于：所述第二掺杂区（2）的厚度大于第一掺杂区（1）的厚度。

6.根据权利要求5所述的一种半导体器件耐压终端结构，其特征在于：所述连续光滑曲面为包括圆弧面、双曲面、抛物面在内的任意一种曲面结构，且所述连续光滑曲面的弯曲角度θ满足0＜θ≤90°。

7.根据权利要求1、2、3、4、6中任一权利要求所述的一种半导体器件耐压终端结构，其特征在于：所述第一掺杂区（1）为P+区，所述第二掺杂区（2）为n区；或所述第一掺杂区（1）为P区，所述第二掺杂区（2）为n-区。

8.根据权利要求1、2、3、4、6中任一权利要求所述的一种半导体器件耐压终端结构，其特征在于：所述第一掺杂区（1）为n区，所述第二掺杂区（2）为P-区；或所述第一掺杂区（1）为n+区，所述第二掺杂区（2）为P区。

9.根据权利要求1、2、3、4、6中任一权利要求所述的一种半导体器件耐压终端结构，其特征在于：所述第一掺杂区（1）为n区，所述第二掺杂区（2）为n-区；或所述第一掺杂区（1）为P区，所述第二掺杂区（2）为P-区；或所述第一掺杂区（1）为n+区，所述第二掺杂区（2）为n区；或所述第一掺杂区（1）为P+区，所述第二掺杂区（2）为P区。

10.一种将权利要求2所述的半导体器件耐压终端结构应用于SiC器件的制造方法，其特征在于，包括以下步骤：

S100：在所述第一掺杂区（1）的表面淀积掩膜层（4）；

S101：在所述掩膜层（4）上涂覆光刻胶（7），并将光刻版上的图形转移至所述光刻胶（7）上；

S102：采用湿法腐蚀所述掩膜层（4），将所述光刻胶的图形转移到掩膜层（4）上，形成具有连续光滑曲面结构的各向同性的掩膜层刻蚀剖面；

S103：采用干法刻蚀SiC基底材料，将具有连续光滑曲面结构的掩膜层刻蚀剖面转移至所述SiC基底材料上，形成具有连续光滑曲面结构的刻蚀剖面（3）。

11.一种将权利要求4所述的半导体器件耐压终端结构应用于SiC器件的制造方法，其特征在于，包括以下步骤：

S200：在所述第一掺杂区（1）的表面淀积掩膜层（4）；

S201：在所述掩膜层（4）上涂覆光刻胶（7），并将光刻版上的图形转移至所述光刻胶（7）上；

S202：采用干法刻蚀所述掩膜层（4），将所述光刻胶的图形转移到掩膜层（4）上，形成陡直的掩膜层刻蚀剖面；

S203：采用干法刻蚀进行第一次SiC基底材料刻蚀，将所述陡直的掩膜层刻蚀剖面转移至所述SiC基底材料上，形成具有一定深度各向异性刻蚀剖面的台面侧壁（31）；

S204：对所述各向异性刻蚀剖面进行钝化保护，形成保护层（5）；

S205：对所述各向异性刻蚀剖面底部的保护层（5）进行去除；

S206：采用干法刻蚀进行第二次SiC基底材料刻蚀，在所述各向异性刻蚀剖面的底部形成具有连续光滑曲面结构刻蚀剖面的台面底部（32）。

12.根据权利要求10或11所述的一种半导体器件耐压终端结构应用于SiC器件的制造方法，其特征在于：所述掩膜层（4）采用SiO₂或Si₃N₄作为淀积材料。

13.根据权利要求11所述的一种半导体器件耐压终端结构应用于SiC器件的制造方法，其特征在于：所述步骤S204采用在步骤S203的干法刻蚀过程中不断向所述刻蚀剖面沉积抗刻蚀层的方式进行钝化保护。

14.根据权利要求11所述的一种半导体器件耐压终端结构应用于SiC器件的制造方法，其特征在于：所述干法刻蚀采用反应离子刻蚀或电子回旋加速振荡刻蚀或电感耦合等离子体刻蚀工艺。