CN107437556A - Gaa结构mosfet的形成方法 - Google Patents
Gaa结构mosfet的形成方法 Download PDFInfo
- Publication number
- CN107437556A CN107437556A CN201610365164.3A CN201610365164A CN107437556A CN 107437556 A CN107437556 A CN 107437556A CN 201610365164 A CN201610365164 A CN 201610365164A CN 107437556 A CN107437556 A CN 107437556A
- Authority
- CN
- China
- Prior art keywords
- group
- trench
- target
- semiconductor substrate
- target trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 161
- 239000004065 semiconductor Substances 0.000 claims abstract description 160
- 239000002070 nanowire Substances 0.000 claims abstract description 78
- 239000011241 protective layer Substances 0.000 claims description 92
- 238000005530 etching Methods 0.000 claims description 81
- 239000010410 layer Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 18
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 14
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 41
- 239000000243 solution Substances 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000007789 gas Substances 0.000 description 15
- 238000001039 wet etching Methods 0.000 description 15
- 238000012876 topography Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 11
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 208000027418 Wounds and injury Diseases 0.000 description 6
- 230000006378 damage Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 208000014674 injury Diseases 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 241000208340 Araliaceae Species 0.000 description 3
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 3
- 235000003140 Panax quinquefolius Nutrition 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000003518 caustics Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 235000008434 ginseng Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 235000012149 noodles Nutrition 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 150000003863 ammonium salts Chemical class 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000012266 salt solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种GAA结构MOSFET的形成方法，包括：提供半导体衬底；在半导体衬底中形成多组目标沟槽，各组目标沟槽沿半导体衬底表面法线方向向下延伸，多组目标沟槽的形成步骤包括：在半导体衬底中形成一组初始沟槽；对一组初始沟槽进行各向异性湿法刻蚀，使一组初始沟槽对应形成一组目标沟槽；形成一组目标沟槽后，沿着一组初始沟槽向下刻蚀半导体衬底，形成下一组初始沟槽；重复形成初始沟槽和各向异性湿法刻蚀的步骤直至形成多组目标沟槽，目标沟槽两侧具有目标沟槽凸起；然后刻穿每一组目标沟槽中相邻目标沟槽凸起之间的半导体衬底，形成纳米线。所述方法使得GAA结构MOSFET的电学性能差异降低。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种GAA结构MOSFET的形成方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)是现代集成电路中最重要的元件之一，MOSFET的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOSFET对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的MOSFET相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
随着半导体技术的进一步发展，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种(gate all around，GAA)结构的MOSFET，使得用于作为沟道区的体积增加，进一步的增大了GAA结构MOSFET的工作电流。
然而，现有技术中GAA结构MOSFET的电学性能差异较大。
发明内容
本发明解决的问题是提供一种GAA结构MOSFET的形成方法，减小GAA结构MOSFET的电学性能差异。
为解决上述问题，本发明提供一种GAA结构MOSFET的形成方法，提供半导体衬底；在半导体衬底中形成多组目标沟槽，各组目标沟槽沿半导体衬底表面法线方向向下延伸，多组目标沟槽的形成步骤包括：在半导体衬底中形成一组初始沟槽；对所述一组初始沟槽进行各向异性湿法刻蚀，使所述一组初始沟槽对应形成一组目标沟槽；形成一组目标沟槽后，沿着所述一组初始沟槽向下刻蚀半导体衬底，形成下一组初始沟槽；重复形成初始沟槽和各向异性湿法刻蚀的步骤直至形成多组目标沟槽，所述目标沟槽的两侧侧壁向半导体衬底内凹陷，使目标沟槽两侧具有目标沟槽凸起；形成多组目标沟槽后，刻穿每一组目标沟槽中相邻目标沟槽凸起之间的半导体衬底，形成纳米线。
可选的，所述各向异性湿法刻蚀处理的参数为：采用的刻蚀溶液为四甲基氢氧化铵溶液，所述四甲基氢氧化铵溶液的体积百分比浓度为10％～30％，刻蚀温度为25摄氏度～150摄氏度。
可选的，所述各向异性湿法刻蚀处理的参数为：采用的刻蚀溶液为KOH、NaOH和NH4OH中的一种或任意几种组合的溶液，刻蚀温度为25摄氏度～150摄氏度。
可选的，每一组目标沟槽中目标沟槽的数量为两个以上。
可选的，刻穿每一组目标沟槽中相邻的目标沟槽凸起之间的半导体衬底的工艺为原子层刻蚀工艺。
可选的，所述纳米线的材料为单晶的硅、锗或锗硅。
可选的，还包括：对所述纳米线进行边角圆滑处理。
可选的，所述边角圆滑处理的参数为：采用的气体包括H2，边角圆滑处理温度为800摄氏度～1500摄氏度，边角圆滑处理时间为5分钟～600分钟。
可选的，还包括：形成环绕所述纳米线的栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的GAA结构MOSFET的形成方法，在一组初始沟槽形成之后，均对形成的一组初始沟槽的内壁进行各向异性湿法刻蚀，使得一组初始沟槽对应形成一组目标沟槽；然后形成下一组初始沟槽，重复形成初始沟槽和各向异性湿法刻蚀的步骤直至形成多组目标沟槽。由于所述各向异性湿法刻蚀沿着半导体衬底的晶向进行刻蚀，所述各向异性湿法刻蚀的规律性较强，使得各组初始沟槽内壁对应相同的区域被刻蚀的程度较为一致，使得每一组目标沟槽中相邻目标沟槽凸起之间的半导体衬底的形貌差异较小。当刻穿每一组目标沟槽中相邻目标沟槽凸起之间的半导体衬底后，使得形成的纳米线的形貌差异较小。后续在形成环绕纳米线的栅极结构后，使得栅极结构对各条纳米线的电场控制能力趋于一致，从而使得GAA结构MOSFET的电学性能差异降低。
附图说明
图1至图4是一实施例中GAA结构MOSFET形成过程的结构示意图；
图5至图12是本发明一实施例中GAA结构MOSFET形成过程的结构示意图；
图13至图17是本发明另一实施例中GAA结构MOSFET形成过程的结构示意图；
图18至图22是本发明又一实施例中GAA结构MOSFET形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的GAA结构MOSFET的电学性能差异较大。
图1至图4是一实施例中GAA结构MOSFET形成过程的结构示意图。
参考图1，提供半导体衬底100；在半导体衬底100上形成图形化的掩膜层110。
参考图2，以所述图形化的掩膜层110为掩膜，刻蚀半导体衬底100，在半导体衬底100中形成第一组沟槽120，第一组沟槽120两侧具有第一沟槽凸起。
参考图3，在第一组沟槽120底部形成第二组沟槽130，第二组沟槽130两侧具有第二沟槽凸起；在第二组沟槽130底部形成第三组沟槽140，第三组沟槽140两侧具有第三沟槽凸起。
参考图4，刻穿相邻第一沟槽凸起、相邻第二沟槽凸起和相邻第三沟槽凸起之间的半导体衬底100，形成纳米线。
所述纳米线包括第一纳米线131、位于第一纳米线131下方的第二纳米线132和位于第二纳米线132下方的第三纳米线133。
形成第一组沟槽120、第二组沟槽130和第三组沟槽140的工艺为各向同性干法刻蚀工艺、或者先各向异性干法刻蚀工艺后各向同性干法刻蚀工艺。
然而，上述实施例中形成的GAA结构MOSFET的电学性能差异较大，经过研究发现，原因在于：
随着第一组沟槽120、第二组沟槽130和第三组沟槽140的深度依次增加，刻蚀气体在不同深度的第一组沟槽120、第二组沟槽130和第三组沟槽140中的分布有差异，在相同的刻蚀参数下，使得在形成第一组沟槽120、第二组沟槽130和第三组沟槽140中对相应的半导体衬底100的刻蚀程度的差别较大。导致相邻第一沟槽凸起、相邻第二沟槽凸起和相邻第三沟槽凸起之间的半导体衬底100的形貌差异性较大。从而导致刻穿相邻第一沟槽凸起、相邻第二沟槽凸起和相邻第三沟槽凸起之间的半导体衬底100后，形成的第一纳米线131、第二纳米线132和第三纳米线133对应区域的形貌差别较大。导致后续在形成环绕纳米线的栅极结构后，栅极结构对第一纳米线131、第二纳米线132和第三纳米线133的电场控制能力的一致性较差，从而导致GAA结构MOSFET的电学性能差异较大。
在此基础上，本发明提供一种GAA结构MOSFET的形成方法，包括：提供半导体衬底；在半导体衬底中形成多组目标沟槽，各组目标沟槽沿半导体衬底表面法线方向向下延伸，多组目标沟槽的形成步骤包括：在半导体衬底中形成一组初始沟槽；对所述一组初始沟槽进行各向异性湿法刻蚀，使所述一组初始沟槽对应形成一组目标沟槽；形成一组目标沟槽后，沿着所述一组初始沟槽向下刻蚀半导体衬底，形成下一组初始沟槽；重复形成初始沟槽和各向异性湿法刻蚀的步骤直至形成多组目标沟槽，所述目标沟槽的两侧侧壁向半导体衬底内凹陷，使目标沟槽两侧具有目标沟槽凸起；形成多组目标沟槽后，刻穿每一组目标沟槽中相邻目标沟槽凸起之间的半导体衬底，形成纳米线。
由于所述各向异性湿法刻蚀沿着半导体衬底的晶向进行刻蚀，使得每一组目标沟槽中相邻目标沟槽凸起之间的半导体衬底的形貌差异较小，从而使得纳米线的形貌差异较小。由于纳米线的形貌差异较小，使得GAA结构MOSFET的电学性能差异降低。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图12是本发明一实施例中GAA结构MOSFET形成过程的结构示意图。
参考图5，提供半导体衬底200。
所述半导体衬底200为形成GAA结构MOSFET提供工艺平台。
所述半导体衬底200可以是硅、锗、锗化硅等半导体材料。
需要说明的是，由于后续工艺中半导体衬底200的一部分会构成纳米线，纳米线的材料需要为单晶材料，故半导体衬底200所采用的材料均指的是单晶材料。本实施例中，所述半导体衬底200的材料为单晶硅。
本实施例中，半导体衬底200表面的晶向为<100>。在其它实施例中，半导体衬底200的表面也可以选择其它的晶向，如<101>、<001>、<010>或<110>等。
继续参考图5，在所述半导体衬底200上形成图形化的掩膜层210。
所述图形化的掩膜层210定义出后续待形成的各组初始沟槽和各组目标沟槽的位置。
本实施例中，图形化的掩膜层210的材料为氧化硅。在其它实施例中，图形化的掩膜层的材料为氮化硅或者氮氧化硅。
参考图6，以所述图形化的掩膜层210为掩膜刻蚀半导体衬底200，在半导体衬底200中形成第一组初始沟槽220。
所述第一组初始沟槽220中初始沟槽的数量可以为一个或者多个。本实施例中，以第一组初始沟槽220中初始沟槽的数量为3个作为示例。
第一组初始沟槽220的剖面形状可以为U形或者碗形。
本实施例中，第一组初始沟槽220的剖面形状为碗形。
形成第一组初始沟槽220的工艺为第一干法刻蚀工艺。
本实施例中，所述第一干法刻蚀工艺为第一各向异性干法刻蚀工艺，第一各向异性干法刻蚀工艺沿着半导体衬底200向下刻蚀的速率大于横向刻蚀半导体衬底200的速率。在另一个实施例中，所述第一干法刻蚀工艺为第一各向同性干法刻蚀工艺。在又一个实施例中，所述第一干法刻蚀工艺为：先进行第一各向异性干法刻蚀工艺，后进行第一各向同性刻蚀工艺。
本实施例中，在形成碗形的第一组初始沟槽220的过程中，在向下刻蚀半导体衬底200的同时横向刻蚀半导体衬底200，使得第一组初始沟槽220向半导体衬底200内凹陷，使得后续对第一组初始沟槽220进行第一各向异性湿法刻蚀的时间减少，提高了工艺效率。
本实施例中，形成碗形的第一组初始沟槽220采用的第一干法刻蚀工艺的参数为：采用的气体包括HBr、NF3和Cl2，HBr的流量为100sccm～600sccm，NF3的流量为10sccm～100sccm，Cl2的流量为20sccm～120sccm，源射频功率为100瓦～800瓦，偏置电压为100伏～200伏，腔室压强为5mtorr～50mtorr。
参考图7，沿着第一组初始沟槽220(参考图6)对半导体衬底200进行第一各向异性湿法刻蚀，形成第一组目标沟槽221，第一组目标沟槽221的两侧侧壁向半导体衬底200内凹陷，使第一组目标沟槽221两侧具有第一目标沟槽凸起。
所述第一各向异性湿法刻蚀具有各向异性，具体的，所述第一各向异性湿法刻蚀中采用的刻蚀溶液沿着半导体衬底200的晶向<110>或<100>的腐蚀速率较快，因此，采用第一各向异性湿法刻蚀的工艺刻蚀半导体衬底200后，使得第一组目标沟槽221的侧壁向半导体衬底200内凹陷，第一组目标沟槽221两侧具有第一目标沟槽凸起。
本实施例中，进行第一各向异性湿法刻蚀后，第一组初始沟槽220的剖面形状为西格玛的形状。
所述第一各向异性湿法刻蚀采用的刻蚀溶液可以为有机碱性溶液，还可以为无机碱性溶液。
当所述第一各向异性湿法刻蚀采用的刻蚀溶液为有机碱性溶液时，所述有机碱性溶液可以为四甲基氢氧化铵(Tetramethy lammonium Hydroxide，TMAH)；当所述第一各向异性湿法刻蚀采用的刻蚀溶液为无机碱性溶液时，所述无机碱性溶液可以为KOH、NaOH和NH4OH中的一种或任意组合。
本实施例中，所述第一各向异性湿法刻蚀采用的刻蚀溶液为四甲基氢氧化铵溶液，四甲基氢氧化铵的体积百分比浓度为10％～30％，刻蚀温度为25摄氏度～150摄氏度。在其它实施例中，所述第一各向异性湿法刻蚀采用的刻蚀溶液为KOH、NaOH和NH4OH中的一种或任意组合的溶液，刻蚀温度为25摄氏度～150摄氏度。
本实施例中，以第一组目标沟槽221中初始沟槽的数量为3个作为示例。
参考图8，第一各向异性湿法刻蚀后，在第一组目标沟槽221内壁形成第一保护层222。
所述第一保护层222的作用为：在后续形成第二组初始沟槽的过程中，保护第一组目标沟槽221侧壁的半导体衬底200不受到刻蚀损伤。
第一保护层222的材料和图形化的掩膜层210的材料不同。使得后续在去除第一保护层222的过程中，第一保护层222相对于图形化的掩膜层210具有较高的刻蚀选择比。
本实施例中，第一保护层222的材料为氮化硅。在其它实施例中，第一保护层的材料可以为氧化硅。
形成第一保护层222的工艺为等离子体钝化工艺。
本实施例中，采用氮等离子体对第一组目标沟槽221的内壁进行处理，使得在第一组目标沟槽221的内壁形成第一保护层222。在其它实施例中，可以是：采用氧等离子体对第一组目标沟槽的内壁进行处理，使得在第一组目标沟槽的内壁形成第一保护层。
需要说明的是，当第一保护层的材料可以为氧化硅时，可以采用氧化工艺形成第一保护层。
参考图9，沿着第一组目标沟槽221向下刻蚀第一保护层222和半导体衬底200，在第一组目标沟槽221的底部形成第二组初始沟槽230。
本实施例中，形成第二组初始沟槽230的工艺为第二干法刻蚀工艺，所述第二干法刻蚀工艺参照第一干法刻蚀工艺，不再详述。
具体的，一方面，向下刻蚀第一保护层222。在此过程中，对第一组目标沟槽221底部的第一保护层222的刻蚀程度大于对第一组目标沟槽221侧壁的第一保护层222的刻蚀程度，使得将第一组目标沟槽221底部的第一保护层222刻蚀去除；且第一组目标沟槽221侧壁的第一保护层222不会被去除。
另一方面，刻蚀去除第一组目标沟槽221底部的第一保护层222后，继续向下刻蚀半导体衬底200，在第一组目标沟槽221的底部形成第二组初始沟槽230。在此过程中，半导体衬底200相对于第一保护层222具有高的刻蚀选择比，第一组目标沟槽221侧壁的第一保护层222保护第一组目标沟槽221侧壁的半导体衬底200不受到刻蚀损伤。
所述第二组初始沟槽230中初始沟槽的数量可以为一个或者多个。本实施例中，以第二组初始沟槽230中初始沟槽的数量为3个作为示例。
本实施例图9中，以向下刻蚀第一保护层222和半导体衬底200后形成的第二组初始沟槽230的剖面形状为碗形作为示例。在其它实施例中，第二组初始沟槽的剖面形状为U形。
本实施例中，在形成碗形的第二组初始沟槽230的过程中，在向下刻蚀半导体衬底200的同时横向刻蚀半导体衬底200，使得第二组初始沟槽230向半导体衬底200内凹陷，使得后续对第二组初始沟槽230进行第二各向异性湿法刻蚀的时间减少，提高了工艺效率。
参考图10，沿着第二组初始沟槽230(参考图9)对半导体衬底200进行第二各向异性湿法刻蚀，形成第二组目标沟槽231，第二组目标沟槽231的两侧侧壁向半导体衬底200内凹陷，使第二组目标沟槽231两侧具有第二目标沟槽凸起。
所述第二各向异性湿法刻蚀具有各向异性，具体的，所述第二各向异性湿法刻蚀中采用的刻蚀溶液沿着半导体衬底200的晶向<110>或<100>的腐蚀速率较快，因此，采用第二各向异性湿法刻蚀的工艺刻蚀半导体衬底200后，使得第二组目标沟槽231的侧壁向半导体衬底200内凹陷，第二组目标沟槽231两侧具有第二目标沟槽凸起。
本实施例中，进行第二各向异性湿法刻蚀后，第二组目标沟槽231的剖面形状为西格玛的形状。
第二各向异性湿法刻蚀的具体参数参照第一各向异性湿法刻蚀采用的参数，不再详述。
本实施例中，以第二组目标沟槽231中初始沟槽的数量为3个作为示例。
参考图11，第二各向异性湿法刻蚀后，去除第一保护层222(参考图10)。
去除第一保护层222的工艺为干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，第一保护层222的材料为氮化硅，相应的采用磷酸溶液刻蚀去除第一保护层222。
参考图12，刻穿相邻第一目标沟槽凸起之间的半导体衬底200、以及相邻第二目标沟槽凸起之间的半导体衬底200，形成第一纳米线223和位于第一纳米线223下的第二纳米线233。
本实施例中，第一纳米线223和第二纳米线233构成纳米线。
本实施例中，刻穿相邻第一目标沟槽凸起之间的半导体衬底200、以及相邻第二目标沟槽凸起之间的半导体衬底200的工艺为原子层刻蚀工艺。
原子层刻蚀工艺(ALE)是一种新的等离子体增强刻蚀工艺，具有原子级别的刻蚀精度。
本实施例中，原子层刻蚀工艺的步骤包括：向腔室内通入第一反应气体，第一反应气体吸附在相邻第一目标沟槽凸起之间的半导体衬底200表面、以及相邻第二目标沟槽凸起之间的半导体衬底200表面；然后将过量的第一反应气体排出腔室；将过量的第一反应气体排出腔室后，向腔室内引入第二反应气体，通过定向离子轰击的方法使得第一反应气体和半导体衬底200反应的副产物在半导体衬底200表面脱附；排出所述副产物和过量的第二反应气体。重复上述循环步骤，直至刻穿相邻第一目标沟槽凸起之间的半导体衬底200、以及相邻第二目标沟槽凸起之间的半导体衬底200。
本实施例中，所述原子层刻蚀工艺的参数为：第一反应气体为碳氟基气体，如CF4、CHF3、CH2F2、CH3F、C2F2或C3F8，第二反应气体为Ar，第一反应气体的流量为20sccm～100sccm，第二反应气体的流量为50sccm～300sccm，射频频功率为100瓦～500瓦，腔室压强为5mtorr～50mtorr。
由于原子层刻蚀工艺能够在原子级厚度控制刻蚀的进程，使得对刻穿相邻第一目标沟槽凸起之间的半导体衬底200、以及相邻第二目标沟槽凸起之间的半导体衬底200的刻蚀精度的控制增强，不会造成过刻蚀，避免第一纳米线223和第二纳米线233的尺寸因过刻蚀而受到影响。
在其它实施例中，刻穿相邻第一目标沟槽凸起之间的半导体衬底、以及相邻第二目标沟槽凸起之间的半导体衬底的工艺为脉冲等离子体刻蚀工艺。
本实施例中，还包括：对所述纳米线进行边角圆滑处理。
对纳米线进行边角圆滑处理后，使得纳米线的表面圆滑，避免纳米线表面存在尖端。从而避免后续形成栅极结构后，纳米线表面的尖端处的电场强度过大，从而避免栅极结构和鳍部之间发生击穿。
所述边角圆滑处理的参数为：采用的气体包括H2，边角圆滑处理温度为800摄氏度～1500摄氏度，边角圆滑处理时间为5分钟～600分钟。
本实施例中，还包括：形成环绕所述纳米线的栅极结构。
所述栅极结构包括：环绕所述纳米线的栅介质层位于栅介质层表面的栅电极层。
本实施例中，在第一组初始沟槽形成之后对第一组初始沟槽的内壁进行了第一各向异性湿法刻蚀，使得第一组初始沟槽形成第一组目标沟槽，在第二组初始沟槽形成之后对第二组初始沟槽的内壁进行了第二各向异性湿法刻蚀，使得第二组初始沟槽形成第二组目标沟槽。
由于第一各向异性湿法刻蚀和第二各向异性湿法刻蚀沿着半导体衬底的晶向进行刻蚀，第一各向异性湿法刻蚀和第二各向异性湿法刻蚀的规律性较强，使得第一组初始沟槽内壁和第二组初始沟槽内壁对应相同的区域被刻蚀的程度较为一致。从而使得相邻第一目标沟槽凸起之间的半导体衬底和相邻第二目标沟槽凸起之间的半导体衬底的形貌差异较小。进而使得形成的纳米线的形貌差异较小。由于纳米线的形貌差异较小，使得栅极结构对各条纳米线的电场控制能力趋于一致，从而使得GAA结构MOSFET的电学性能差异降低。
图13至图17是本发明另一实施例中GAA结构MOSFET形成过程的结构示意图。
参考图13，图13为在图10基础上形成的示意图，第二各向异性湿法刻蚀后，在第二组目标沟槽231内壁和第一组目标沟槽221内壁形成第二保护层232。
第一组目标沟槽221内壁的第二保护层232和第一组目标沟槽221内壁第一保护层222重合，图13在第一组目标沟槽221内壁仅示出了第二保护层232，未将第一保护层222示出。
所述第二保护层232的作用为：在后续形成第三组初始沟槽的过程中，保护第一组目标沟槽221侧壁和第二组目标沟槽231侧壁的半导体衬底200不受到刻蚀损伤。
第二保护层232的材料和形成工艺参照第一保护层222的材料和形成工艺，不再详述。
参考图14，沿着第二组目标沟槽231向下刻蚀第二保护层232和半导体衬底200，在第二组目标沟槽231的底部形成第三组初始沟槽240。
本实施例中，形成第三组初始沟槽240的工艺为第三干法刻蚀工艺，所述第三干法刻蚀工艺参照第一干法刻蚀工艺，不再详述。
具体的，一方面，向下刻蚀第二保护层232。在此过程中，对第二组目标沟槽231底部的第二保护层232的刻蚀程度大于对第二组目标沟槽231侧壁的第二保护层232的刻蚀程度，使得将第二组目标沟槽231底部的第二保护层232刻蚀去除；且第二组目标沟槽231侧壁的第二保护层232不会被去除。
另一方面，刻蚀去除第二组目标沟槽231底部的第二保护层232后，继续向下刻蚀半导体衬底200，在第二组目标沟槽231的底部形成第三组初始沟槽240。在此过程中，半导体衬底200相对于第二保护层232具有高的刻蚀选择比，第二组目标沟槽231侧壁的第二保护层232保护第二组目标沟槽231侧壁的半导体衬底200不受到刻蚀损伤。
所述第三组初始沟槽240中初始沟槽的数量可以为一个或者多个。本实施例中，以第三组初始沟槽240中初始沟槽的数量为3个作为示例。
本实施例图14中，以向下刻蚀第二保护层232和半导体衬底200后形成的第三组初始沟槽240的剖面形状为碗形作为示例。在其它实施例中，第三组初始沟槽的剖面形状为U形。
本实施例中，在形成碗形的第三组初始沟槽240的过程中，在向下刻蚀半导体衬底200的同时横向刻蚀半导体衬底200，使得第三组初始沟槽240向半导体衬底200内凹陷，使得后续对第三组初始沟槽240进行第三各向异性湿法刻蚀的时间减少，提高了工艺效率。
参考图15，沿着第三组初始沟槽240对半导体衬底200进行第三各向异性湿法刻蚀，形成第三组目标沟槽241，第三组目标沟槽241的两侧侧壁向半导体衬底200内凹陷，使第三组目标沟槽241两侧具有第三目标沟槽凸起。
所述第三各向异性湿法刻蚀具有各向异性，具体的，所述第三各向异性湿法刻蚀中采用的刻蚀溶液沿着半导体衬底200的晶向<110>或<100>的腐蚀速率较快，因此，采用第三各向异性湿法刻蚀的工艺刻蚀半导体衬底200后，使得第三组目标沟槽241的侧壁向半导体衬底200内凹陷，第三组目标沟槽241两侧具有第三目标沟槽凸起。
本实施例中，进行第三各向异性湿法刻蚀后，第三组目标沟槽241的剖面形状为西格玛的形状。
第三各向异性湿法刻蚀的具体参数参照第一各向异性湿法刻蚀采用的参数，不再详述。
本实施例中，以第三组目标沟槽241中初始沟槽的数量为3个作为示例。
参考图16，第三各向异性湿法刻蚀后，去除第一保护层222(参考图8)和第二保护层232(参考图15)。
去除第一保护层222和第二保护层232的工艺为干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，第一保护层222和第二保护层232的材料为氮化硅，相应的采用磷酸溶液刻蚀去除第一保护层222和第二保护层232。
参考图17，刻穿相邻第一目标沟槽凸起之间的半导体衬底200、相邻第二目标沟槽凸起之间的半导体衬底200、以及相邻第三目标沟槽凸起之间的半导体衬底200，形成第一纳米线323和位于第一纳米线323下的第二纳米线333和位于第二纳米线333下的第三纳米线343。
本实施例中，第一纳米线323、第二纳米线333和第三纳米线343构成纳米线。
本实施例中，刻穿相邻第一目标沟槽凸起之间的半导体衬底200、相邻第二目标沟槽凸起之间的半导体衬底200、以及相邻第三目标沟槽凸起之间的半导体衬底200的工艺参照前一实施例刻穿相邻第一目标沟槽凸起之间的半导体衬底200、以及相邻第二目标沟槽凸起之间的半导体衬底200的工艺，不再详述。
本实施例中，还包括：对所述纳米线进行边角圆滑处理。
本实施例中，对纳米线进行圆滑处理的作用和方法参照前一实施例中对纳米线进行圆滑处理的作用和方法，不再详述。
本实施例中，还包括：形成环绕所述纳米线的栅极结构。
本实施例中，栅极结构的具体结构和形成方法参照前一实施例，不再详述。
本实施例中，在第一组初始沟槽形成之后对第一组初始沟槽的内壁进行了第一各向异性湿法刻蚀，使得第一组初始沟槽形成第一组目标沟槽；在第二组初始沟槽形成之后对第二组初始沟槽的内壁进行了第二各向异性湿法刻蚀，使得第二组初始沟槽形成第二组目标沟槽；在第三组初始沟槽形成之后对第三组初始沟槽的内壁进行了第三各向异性湿法刻蚀，使得第三组初始沟槽形成了第三组目标沟槽。
由于第一各向异性湿法刻蚀、第二各向异性湿法刻蚀和第三各向异性湿法刻蚀沿着半导体衬底的晶向进行刻蚀，第一各向异性湿法刻蚀、第二各向异性湿法刻蚀和第三各向异性湿法刻蚀的规律性较强，使得第一组初始沟槽内壁、第二组初始沟槽内壁和第三组初始沟槽内壁对应相同的区域被刻蚀的程度较为一致。从而使得相邻第一目标沟槽凸起之间的半导体衬底、相邻第二目标沟槽凸起之间的半导体衬底和相邻第三组目标沟槽之间的半导体衬底的形貌差异较小，进而使得形成的纳米线的形貌差异较小。由于纳米线的形貌差异较小，使得栅极结构对各条纳米线的电场控制能力趋于一致，从而使得GAA结构MOSFET的电学性能差异降低。
图18至图22是本发明又一实施例中GAA结构MOSFET形成过程的结构示意图。
参考图18，图18为在图15基础上形成的示意图，第三各向异性湿法刻蚀后，在第三组目标沟槽241内壁、第二组目标沟槽231内壁和第一组目标沟槽221内壁形成第三保护层242。
第一组目标沟槽221内壁的第三保护层242和第一组目标沟槽221内壁的第一保护层222、第一组目标沟槽221内壁的第二保护层232重合，第二组目标沟槽231的第三保护层242和第二组目标沟槽231的第二保护层232重合。图18中，在第一组目标沟槽221内壁和第二组目标沟槽231仅示出了第三保护层242。
所述第三保护层242的作用为：在后续形成第四组初始沟槽的过程中，保护第一组目标沟槽221侧壁、第二组目标沟槽231侧壁和第三组目标沟槽241内壁的半导体衬底200不受到刻蚀损伤。
第三保护层242的材料和形成工艺参照第一保护层222的材料和形成工艺，不再详述。
参考图19，沿着第三组目标沟槽241向下刻蚀第三保护层242和半导体衬底200，在第三组目标沟槽241的底部形成第四组初始沟槽250。
形成第四组初始沟槽250的工艺为第四干法刻蚀工艺，第四干法刻蚀工艺参照第一干法刻蚀工艺，不再详述。
具体的，一方面，向下刻蚀第三保护层242。在此过程中，对第三组目标沟槽241底部的第三保护层242的刻蚀程度大于对第三组目标沟槽241侧壁的第三保护层242的刻蚀程度，使得将第三组目标沟槽241底部的第三保护层242刻蚀去除；且第三组目标沟槽241侧壁的第三保护层242不会被去除。
另一方面，刻蚀去除第三组目标沟槽241底部的第三保护层242后，继续向下刻蚀半导体衬底200，在第三组目标沟槽241的底部形成第四组初始沟槽250。在此过程中，半导体衬底200相对于第三保护层242具有高的刻蚀选择比，第三组目标沟槽241侧壁的第三保护层242保护第三组目标沟槽241侧壁的半导体衬底200不受到刻蚀损伤。
所述第四组初始沟槽250中初始沟槽的数量可以为一个或者多个。本实施例中，以第四组初始沟槽250中初始沟槽的数量为3个作为示例。
本实施例图19中，以向下刻蚀第三保护层242和半导体衬底200后形成的第四组初始沟槽250的剖面形状为碗形作为示例。在其它实施例中，第四组初始沟槽的剖面形状为U形。
本实施例中，在形成碗形的第四组初始沟槽250的过程中，在向下刻蚀半导体衬底200的同时横向刻蚀半导体衬底200，使得第四组初始沟槽250向半导体衬底200内凹陷，使得后续对第四组初始沟槽250进行第四各向异性湿法刻蚀的时间减少，提高了工艺效率。
参考图20，沿着第四组初始沟槽250对半导体衬底200进行第四各向异性湿法刻蚀，形成第四组目标沟槽251，第四组目标沟槽251两侧具有第四目标沟槽凸起。
所述第四各向异性湿法刻蚀具有各向异性，具体的，所述第四各向异性湿法刻蚀中采用的刻蚀溶液沿着半导体衬底200的晶向<110>或<100>的腐蚀速率较快，因此，采用第四各向异性湿法刻蚀的工艺刻蚀半导体衬底200后，使得第四组目标沟槽251的侧壁向外突出，第四组目标沟槽251两侧具有第四目标沟槽凸起。
本实施例中，进行第四各向异性湿法刻蚀后，第四组目标沟槽251的剖面形状为西格玛的形状。
第四各向异性湿法刻蚀的具体参数参照第一各向异性湿法刻蚀采用的参数，不再详述。
本实施例中，以第四组目标沟槽251中初始沟槽的数量为3个作为示例。
参考图21，第四各向异性湿法刻蚀后，去除第一保护层222(参考图8)、第二保护层232(参考图15)和第三保护层242(参考图20)。
去除第一保护层222、第二保护层232和第三保护层242的工艺为干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，第一保护层222、第二保护层232和第三保护层242的材料为氮化硅，相应的采用磷酸溶液刻蚀去除第一保护层222、第二保护层232和第三保护层242。
参考图22，刻穿相邻第一目标沟槽凸起之间的半导体衬底200、相邻第二目标沟槽凸起之间的半导体衬底200、相邻第三目标沟槽凸起之间的半导体衬底200、以及相邻第四目标沟槽凸起之间的半导体衬底200，形成第一纳米线423、位于第一纳米线423下的第二纳米线433、位于第二纳米线433下的第三纳米线443和位于第三纳米线443下的第四纳米线453。
本实施例中，第一纳米线423、第二纳米线433、第三纳米线443和第四纳米线453构成纳米线。
本实施例中，刻穿相邻第一目标沟槽凸起之间的半导体衬底200、相邻第二目标沟槽凸起之间的半导体衬底200、相邻第三目标沟槽凸起之间的半导体衬底200的工艺参照前面实施例刻穿相邻第一目标沟槽凸起之间的半导体衬底200、以及相邻第二目标沟槽凸起之间的半导体衬底200的工艺，不再详述。
本实施例中，还包括：对所述纳米线进行边角圆滑处理。
对纳米线进行边角圆滑处理的作用和方法参照前一实施例中对纳米线进行圆滑处理的作用和方法，不再详述。
本实施例中，还包括：形成环绕所述纳米线的栅极结构。
本实施例中，栅极结构的具体结构和形成方法参照前一实施例，不再详述。
本实施例中，在第一组初始沟槽形成之后对第一组初始沟槽的内壁进行了第一各向异性湿法刻蚀，使得第一组初始沟槽形成第一组目标沟槽；在第二组初始沟槽形成之后对第二组初始沟槽的内壁进行了第二各向异性湿法刻蚀，使得第二组初始沟槽形成第二组目标沟槽；在第三组初始沟槽形成之后对第三组初始沟槽的内壁进行了第三各向异性湿法刻蚀，使得第三组初始沟槽形成了第三组目标沟槽；在第四组初始沟槽形成之后对第四组初始沟槽的内壁进行了第四各向异性湿法刻蚀，使得第四组初始沟槽形成第四组目标沟槽。
由于第一各向异性湿法刻蚀、第二各向异性湿法刻蚀、第三各向异性湿法刻蚀和第四各向异性湿法刻蚀沿着半导体衬底的晶向进行刻蚀，第一各向异性湿法刻蚀、第二各向异性湿法刻蚀、第三各向异性湿法刻蚀和第四各向异性湿法刻蚀的规律性较强，使得第一组初始沟槽内壁、第二组初始沟槽内壁、第三组初始沟槽内壁和第四组初始沟槽内壁对应相同的区域被刻蚀的程度较为一致，从而使得相邻第一目标沟槽凸起之间的半导体衬底、相邻第二目标沟槽凸起之间的半导体衬底、相邻第三组目标沟槽之间、以及相邻第四组目标沟槽之间的半导体衬底的形貌差异较小，使得形成的纳米线的形貌差异较小。由于纳米线的形貌差异较小，使得栅极结构对各条纳米线的电场控制能力趋于一致，从而使得GAA结构MOSFET的电学性能差异降低。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种GAA结构MOSFET的形成方法，其特征在于，包括：
提供半导体衬底；
在半导体衬底中形成多组目标沟槽，各组目标沟槽沿半导体衬底表面法线方向向下延伸，多组目标沟槽的形成步骤包括：
在半导体衬底中形成一组初始沟槽；
对所述一组初始沟槽进行各向异性湿法刻蚀，使所述一组初始沟槽对应形成一组目标沟槽；
形成一组目标沟槽后，沿着所述一组初始沟槽向下刻蚀半导体衬底，形成下一组初始沟槽；
重复形成初始沟槽和各向异性湿法刻蚀的步骤直至形成多组目标沟槽，所述目标沟槽的两侧侧壁向半导体衬底内凹陷，使目标沟槽两侧具有目标沟槽凸起；
形成多组目标沟槽后，刻穿每一组目标沟槽中相邻目标沟槽凸起之间的半导体衬底，形成纳米线。
2.根据权利要求1所述的GAA结构MOSFET的形成方法，其特征在于，形成所述目标沟槽的步骤包括：
在所述半导体衬底上形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜刻蚀半导体衬底，在半导体衬底中形成第一组初始沟槽；
沿着第一组初始沟槽对半导体衬底进行第一各向异性湿法刻蚀，形成第一组目标沟槽，第一组目标沟槽的两侧侧壁向半导体衬底内凹陷，使第一组目标沟槽两侧具有第一目标沟槽凸起；
在第一组目标沟槽内壁形成第一保护层；
沿着第一组目标沟槽向下刻蚀第一保护层和半导体衬底，在第一组目标沟槽的底部形成第二组初始沟槽；
沿着第二组初始沟槽对半导体衬底进行第二各向异性湿法刻蚀，形成第二组目标沟槽，第二组目标沟槽的两侧侧壁向半导体衬底内凹陷，使第二组目标沟槽两侧具有第二目标沟槽凸起；
第二各向异性湿法刻蚀后，去除第一保护层。
3.根据权利要求2所述的GAA结构MOSFET的形成方法，其特征在于，形成所述目标沟槽的步骤还包括：
在第二组目标沟槽内壁和第一组目标沟槽内壁形成第二保护层；
沿着第二组目标沟槽向下刻蚀第二保护层和半导体衬底，在第二组目标沟槽的底部形成第三组初始沟槽；
沿着第三组初始沟槽对半导体衬底进行第三各向异性湿法刻蚀，形成第三组目标沟槽，第三组目标沟槽的两侧侧壁向半导体衬底内凹陷，使第三组目标沟槽两侧具有第三目标沟槽凸起；
第三各向异性湿法刻蚀后，去除第一保护层和第二保护层。
4.根据权利要求3所述的GAA结构MOSFET的形成方法，其特征在于，形成所述目标沟槽的步骤还包括：
在第三组目标沟槽内壁、第二组目标沟槽内壁和第一组目标沟槽内壁形成第三保护层；
沿着第三组目标沟槽向下刻蚀第三保护层和半导体衬底，在第三组目标沟槽的底部形成第四组初始沟槽；
沿着第四组初始沟槽对半导体衬底进行第四各向异性湿法刻蚀，形成第四组目标沟槽，第四组目标沟槽的两侧侧壁向半导体衬底内凹陷，使第四组目标沟槽两侧具有第四目标沟槽凸起；
第四各向异性湿法刻蚀后，去除第一保护层、第二保护层和第三保护层。
5.根据权利要求1所述的GAA结构MOSFET的形成方法，其特征在于，所述各向异性湿法刻蚀处理的参数为：采用的刻蚀溶液为四甲基氢氧化铵溶液，所述四甲基氢氧化铵溶液的体积百分比浓度为10％～30％，刻蚀温度为25摄氏度～150摄氏度。
6.根据权利要求1所述的GAA结构MOSFET的形成方法，其特征在于，所述各向异性湿法刻蚀处理的参数为：采用的刻蚀溶液为KOH、NaOH和NH4OH中的一种或任意几种组合的溶液，刻蚀温度为25摄氏度～150摄氏度。
7.根据权利要求1所述的GAA结构MOSFET的形成方法，其特征在于，每一组目标沟槽中目标沟槽的数量为两个以上。
8.根据权利要求1所述的GAA结构MOSFET的形成方法，其特征在于，刻穿每一组目标沟槽中相邻的目标沟槽凸起之间的半导体衬底的工艺为原子层刻蚀工艺。
9.根据权利要求1所述的GAA结构MOSFET的形成方法，其特征在于，所述纳米线的材料为单晶的硅、锗或锗硅。
10.根据权利要求1所述的GAA结构MOSFET的形成方法，其特征在于，还包括：对所述纳米线进行边角圆滑处理。
11.根据权利要求10所述的GAA结构MOSFET的形成方法，其特征在于，所述边角圆滑处理的参数为：采用的气体包括H2，边角圆滑处理温度为800摄氏度～1500摄氏度，边角圆滑处理时间为5分钟～600分钟。
12.根据权利要求1所述的GAA结构MOSFET的形成方法，其特征在于，还包括：形成环绕所述纳米线的栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610365164.3A CN107437556A (zh) | 2016-05-27 | 2016-05-27 | Gaa结构mosfet的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610365164.3A CN107437556A (zh) | 2016-05-27 | 2016-05-27 | Gaa结构mosfet的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107437556A true CN107437556A (zh) | 2017-12-05 |
Family
ID=60453319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610365164.3A Pending CN107437556A (zh) | 2016-05-27 | 2016-05-27 | Gaa结构mosfet的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107437556A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109962107A (zh) * | 2017-12-14 | 2019-07-02 | 中国科学院半导体研究所 | 硅晶面依赖的纳米结构晶体管及制备方法 |
| WO2024050951A1 (zh) * | 2022-09-06 | 2024-03-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN117973083A (zh) * | 2024-03-27 | 2024-05-03 | 全芯智造技术有限公司 | 西格玛沟槽的仿真方法及装置、可读存储介质、终端 |
| CN117973083B (zh) * | 2024-03-27 | 2024-06-28 | 全芯智造技术有限公司 | 西格玛沟槽的仿真方法及装置、可读存储介质、终端 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070231997A1 (en) * | 2006-03-31 | 2007-10-04 | Doyle Brian S | Stacked multi-gate transistor design and method of fabrication |
| CN103915316A (zh) * | 2013-01-09 | 2014-07-09 | 中国科学院微电子研究所 | 堆叠纳米线制造方法 |
| CN104078324A (zh) * | 2013-03-29 | 2014-10-01 | 中国科学院微电子研究所 | 堆叠纳米线制造方法 |
| CN104282559A (zh) * | 2013-07-02 | 2015-01-14 | 中国科学院微电子研究所 | 堆叠纳米线mos晶体管及其制作方法 |
-
2016
- 2016-05-27 CN CN201610365164.3A patent/CN107437556A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070231997A1 (en) * | 2006-03-31 | 2007-10-04 | Doyle Brian S | Stacked multi-gate transistor design and method of fabrication |
| CN103915316A (zh) * | 2013-01-09 | 2014-07-09 | 中国科学院微电子研究所 | 堆叠纳米线制造方法 |
| CN104078324A (zh) * | 2013-03-29 | 2014-10-01 | 中国科学院微电子研究所 | 堆叠纳米线制造方法 |
| CN104282559A (zh) * | 2013-07-02 | 2015-01-14 | 中国科学院微电子研究所 | 堆叠纳米线mos晶体管及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109962107A (zh) * | 2017-12-14 | 2019-07-02 | 中国科学院半导体研究所 | 硅晶面依赖的纳米结构晶体管及制备方法 |
| WO2024050951A1 (zh) * | 2022-09-06 | 2024-03-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN117973083A (zh) * | 2024-03-27 | 2024-05-03 | 全芯智造技术有限公司 | 西格玛沟槽的仿真方法及装置、可读存储介质、终端 |
| CN117973083B (zh) * | 2024-03-27 | 2024-06-28 | 全芯智造技术有限公司 | 西格玛沟槽的仿真方法及装置、可读存储介质、终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150132911A1 (en) | Selective fin-shaping process | |
| KR101836152B1 (ko) | 식각 방법 | |
| CN104285283B (zh) | 半导体基板的制造方法 | |
| JP2007035860A (ja) | 半導体装置の製造方法 | |
| CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| TW202105506A (zh) | 材料之間介面處之選擇性蝕刻方法 | |
| CN106128942A (zh) | 一种消除碳化硅器件终端刻蚀中微掩膜的方法 | |
| TW202111806A (zh) | 乾蝕刻化合物材料的方法 | |
| CN106935635A (zh) | 半导体结构的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN107437556A (zh) | Gaa结构mosfet的形成方法 | |
| CN104103503B (zh) | 半导体器件栅氧化层的形成方法 | |
| CN106158638A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN105719972B (zh) | 半导体结构的形成方法 | |
| CN106486365A (zh) | 半导体器件的形成方法 | |
| CN105097494B (zh) | 刻蚀方法 | |
| JP2007036018A (ja) | 半導体装置の製造方法 | |
| CN107731807A (zh) | 半导体结构及其形成方法 | |
| CN106328530B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106960816B (zh) | 双重图形化的方法 | |
| CN105336602A (zh) | 控制多晶硅刻蚀侧壁角度的方法 | |
| CN109980003A (zh) | 半导体器件及其形成方法 | |
| CN109786327A (zh) | 半导体器件及其形成方法 | |
| CN104064465B (zh) | 半导体器件的形成方法 | |
| JP6557588B2 (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171205 |