KR20140101733A - 반도체 장치 및 반도체 장치의 제조방법 - Google Patents

반도체 장치 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20140101733A
KR20140101733A KR1020147012992A KR20147012992A KR20140101733A KR 20140101733 A KR20140101733 A KR 20140101733A KR 1020147012992 A KR1020147012992 A KR 1020147012992A KR 20147012992 A KR20147012992 A KR 20147012992A KR 20140101733 A KR20140101733 A KR 20140101733A
Authority
KR
South Korea
Prior art keywords
proton irradiation
proton
layer
irradiation
impurity concentration
Prior art date
Application number
KR1020147012992A
Other languages
English (en)
Other versions
KR101702942B1 (ko
Inventor
히로시 타키시타
타카시 요시무라
마사유키 미야자키
히데나오 쿠리바야시
Original Assignee
후지 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20140101733A publication Critical patent/KR20140101733A/ko
Application granted granted Critical
Publication of KR101702942B1 publication Critical patent/KR101702942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

n- 드리프트층이 되는 n형 반도체 기판의 이면으로부터 복수회의 프로톤 조사(照射)를 반복적으로 행하여, n-드리프트층의 기판 이면측의 내부에, n형 반도체 기판보다 저(低)저항인 n형 FS층을 형성한다. 상기 n형 FS층을 형성하기 위한 복수 회의 프로톤 조사시에, 전회(前回)의 프로톤 조사에서 남겨진 디스오더(7)에 의한 이동도 저하를 보상하도록, 차회(次回)의 프로톤 조사를 행한다. 이때, 2회째 이후의 프로톤 조사를, 그 1회 앞의 프로톤 조사에 의해 형성된 디스오더(7)의 위치를 목표로 하여 프로톤 조사를 행한다. 이로써, 프로톤 조사 및 열처리 후에도, 디스오더(7)가 적고, 누출 전류의 증가 등의 특성 불량의 발생을 억제할 수 있으며, 또한 고농도의 수소 관련 도너층을 갖는 n형 FS층을 형성할 수가 있다.

Description

반도체 장치 및 반도체 장치의 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
회전 모터나 서보 모터의 제어에 불가결한 컨버터-인버터 등의 전력 변환 장치가 공지되어 있다. 이러한 전력 변환 장치의 고효율화, 전력 절약화를 위해, 이들에 탑재되는 파워 다이오드나 절연 게이트 바이폴러 트랜지스터(IGBT) 등의 반도체 장치의 저(低)손실화가 강력히 요구된다.
이러한 저손실화의 요구에 대한 개선책의 하나로서, 다이오드나 IGBT에 대해서는, 소자 구조를 구성하는 반도체층 중 가장 저항이 높으며 두꺼운 층인 드리프트층을 얇게 함으로써, 온(ON) 전류에 의한 전압 강하(降下)를 적게 하여 온(ON) 손실을 작게 하는 필드 스톱(FS; Field Stop)층 구조가 알려져 있다. 상기 FS층 구조는, 드리프트층의 내압주접합(耐壓主接合, breakdown voltage main junction)으로부터 먼 쪽인 드리프트층 내부에, 드리프트층보다 불순물 농도가 높고 또한 드리프트층과 동일한 도전형의 FS층을 설치한 구조이다. 상기 FS층을 설치함으로써, 오프(OFF)시에 내압주접합으로부터 고(高)저항의 드리프트층 내에 확대되는 공핍층(空乏層)이 억제되기 때문에, 드리프트층을 얇게 하여도 펀치 스루(punch-through)를 막을 수가 있다.
한편, 파워 디바이스의 제작(제조)에서는, FZ(플로팅 존(floating zone))법에 의한 잉곳으로부터 잘라내어진 웨이퍼(이하, 'FZ 웨이퍼'라 함)가 비용 절감을 위해 이용된다. FZ 웨이퍼는, 제조 프로세스에 대한 투입시에는 웨이퍼 균열을 줄이기 위해 두께 600㎛ 이상의 두꺼운 상태로 투입되지만, 최종적으로는 온(ON) 손실 저감을 위해 제조 프로세스 중에 슬림화되어 설계 내압에 필요한 두께로까지 얇게 연마된다. 특히, IGBT 등의 MOS(금속-산화막-반도체)형 디바이스에서는, FZ 웨이퍼를 얇게 하기 위한 연마를, FZ 웨이퍼의 표면측에 MOS 게이트 구조, 주연(周緣) 내압 구조(circumferential junction edge termination structure) 및 금속 전극막 등을 형성한 후에, FZ 웨이퍼의 이면 측에 대해 행한다. 그리고, FZ 웨이퍼의 이면을 연마하여 웨이퍼 두께를 얇게 한 후에, FZ 웨이퍼의 연마된 이면측에 FS층이나 콜렉터층을 형성한다. 이 때문에, 종래 방법에서는, FZ 웨이퍼의 표면측의 반도체 기능층에 악영향을 미치지 않는 조건에서 FS층을 형성한다는 제약을 받는다. 이로 인해, FS층을 형성하기가 용이하지 않으며, 통상적으로는 확산 계수가 큰 n형 불순물 원소 등을 이용하여 FS층을 형성하고 있다. 또한, 결정 순도가 높은 폴리 실리콘을 원료로 하는 FZ 웨이퍼 외에도, CZ 웨이퍼를 원료로 하는 FZ 웨이퍼, 혹은 고(高)비저항의 CZ 웨이퍼를 이용하는 경우도 있다.
또, 최근에는 프로톤(proton) 조사(照射)에 의한 도너(donors)화를 이용하여 FS층을 형성하는 방법도 개발되고 있다. 이러한 프로톤 조사에 의한 FS층의 형성 방법은, FZ 벌크 웨이퍼에 프로톤 이온(H+)을 조사하여 생성된 결정 결함을 열처리에 의해 회복시키는 동시에, FZ 벌크 웨이퍼 내부의 프로톤의 평균 비정(飛程; Rp)의 근방에서 프로톤을 도너화시켜 고농도의 n형 영역을 형성하는 방법이다.
프로톤 조사에 의해 고농도의 n형 영역을 형성함에 있어서, 프로톤의 조사 위치에 전자/정공(正孔)의 이동도의 저하가 발생하는 것에 관한 기재가 있다(예컨대, 하기 특허 문헌 1 참조). 또, 프로톤 조사에 의해 고농도의 n형 영역을 형성함에 있어서, 저지(阻止) 존(zone)(FS층)의 형성을 위한 프로톤 조사 조건 및 프로톤 조사 후의 바람직한 열처리 조건이 제안된 바 있다(예컨대, 하기 특허 문헌 3~7 참조). 프로톤은 그 밖의 이온과 달리, 반도체층 내의 결정 결함과 결합시킴으로써 캐리어 농도가 회복되기 때문에, 프로톤 조사시에 반도체층 내에 생성된 결정 결함 농도가 높을수록, 높은 캐리어 농도가 얻어진다는 취지의 기재도 있다(예컨대, 하기 특허 문헌 2 참조).
또, 하기 특허 문헌 1에서는, 프로톤 조사에 기인하는 전자/정공의 이동도가 저하되는 영역에 대해 기재되어 있다. 그 기재에 의하면, 웨이퍼의 이면 근방에 프로톤 조사에 의해 생성된 고농도의 결정 결함층이 캐리어의 이동도를 저하시키는 것이 보고되어 있다. 하기 특허 문헌 2에는, 프로톤 조사에 의해 생성된 결정 결함을 열처리로 회복시킬 때에, 프로톤에 의한 도너층이 소멸되지 않을 정도로 결정 결함을 잔류시킨다는 기재가 있다. 이러한 기재는, 통상의 인(P)이나 비소(As)와 같은 실리콘(Si)의 격자 위치에 존재하는 불순물 원자가 최외각(最外殼)의 전자를 교환하는데 대해, 수소(H)에 기인하는 도너(이하, '수소 관련 도너'라 함)가 프로톤 조사에 의해 실리콘에 형성된 복수의 격자 결함(복수의 공공(複空孔, divacancies) 등)과 조사된 수소 원자로 이루어지는 복합 결함으로부터 전자를 공급하는 것에 기인하는 것이다.
미국 특허 출원 공개 제2005/0116249호 명세서 일본 특허 공개 공보 제2006－344977호 미국 특허 출원 공개 제2006/0081923호 명세서 일본 특허 공표 공보 제2003－533047호 미국 특허 출원 공개 제2009/0186462호 명세서 미국 특허 출원 공개 제2008/0001257호 명세서 미국 특허 출원 공개 제2007/0120170호 명세서
그러나, 상기와 같이 프로톤 조사에 의해 반도체 기판(FZ웨이퍼)의 불순물 농도보다 고농도의 수소 관련 도너를 형성하는 경우, 프로톤 조사에 의해 반도체 기판 내에 디스오더(disorder ; 격자 결함 밀도가 많으며, 또한 결정 위치로부터의 원자의 이동 폭도 큰 상태로서, 비정질(amorphous)에 가까운 상태)가 많이 도입되어, 그 결과, 캐리어의 이동도도 결정에 있어서의 이상치(理想値)로부터 크게 저하된다. 이러한 상태에서 디바이스를 제작했을 경우, 디바이스에 전압을 인가했을 때에 확대되는 공핍층이 디스오더가 남는 영역에 도달했을 때에, 결함 중심으로부터 대량의 캐리어가 발생하여, 허용 범위를 초과하는 크기의 누출 전류가 발생한다. 또, 캐리어의 이동도가 저하되어 있기 때문에, IGBT의 온(ON) 전압도 증가하여, 도통(導通) 손실이 증대한다. 또한, 반도체 기판 내의 디스오더는 재결합 중심이 되기 때문에, 캐리어 농도가 저하되어 턴 오프(turn off)시에 캐리어가 고갈되기 쉬워져, 턴 오프 발진(發振)의 원인이 되기도 한다.
이러한 문제를 해소하기 위해 어닐링에 의해 반도체 기판 내의 결정 결함을 회복시켜 디스오더를 제거했을 경우, 수소 관련 도너는 그 자체가 복합 결함이기 때문에, 디스오더를 제거하기 위한 어닐링에 의해 수소 관련 도너 자체도 소멸된다. 이와 같이, 원하는 수소 관련 도너 농도의 확보와, 반도체 기판 내에 잔류하는 디스오더의 제거의 사이에는 트레이드 오프(trade off)의 관계가 있다. 이러한 트레이드 오프의 관계를 개선하기 위해서는, 반도체 기판 내에 수소 관련 도너를 남기면서, 디스오더를 충분히 제거할 필요가 있으나, 그러한 상태를 실현하는 방법은 아직 확립되어 있지 않다. 따라서, 디스오더를 충분히 제거하여도 원하는 수소 관련 도너 농도를 확보할 수 있는 새로운 수단을 개발하는 것이 급선무이다.
또, 양호한 스위칭 특성을 얻기 위해서는, 반도체 기판의 이면(裏面)으로부터 적어도 15㎛보다 깊은 영역에 FS층을 형성할 필요가 있다. 그러나, 반도체 기판의 이면으로부터 15㎛보다 깊은 영역에 FS층을 형성하기 위해 프로톤 조사의 평균 비정을 15㎛ 이상으로 설정했을 경우, 반도체 기판의 이면으로부터 15㎛의 깊이까지의 프로톤이 통과하는 영역이, 확대 저항 측정법(SR：Spread－Resistance Profiling) 법에 의한 캐리어 농도가 반도체 기판의 도핑 농도보다 매우 낮아지는 영역, 즉 디스오더의 영역이 되는 것이 발명자들에 의해 확인되었다.
도 8은, 종래의 프로톤 조사의 평균 비정과 캐리어 농도의 관계를 나타내는 특성도이다. 도 8에는, 실리콘 기판에 프로톤을 조사하고, 350℃에서 열처리를 한 후에, SR법에 의해 측정한 실리콘 기판의 캐리어 농도를 나타낸다. 도 8(a)는 프로톤 조사의 평균 비정을 50㎛로 한 경우, 도 8(b)는 프로톤 조사의 평균 비정을 마찬가지로 20㎛로 한 경우, 도 8(c)는 프로톤 조사의 평균 비정을 10㎛로 한 경우이다. 각각 횡축이, 프로톤의 입사면으로부터의 거리(깊이)이다. 도 8(c)의 프로톤 조사의 평균 비정 10㎛에서는, 프로톤의 통과 영역은 특별히 캐리어 농도의 저하는 보이지 않는다. 한편, 도 8(b)의 프로톤 조사의 평균 비정 20㎛에서는, 캐리어 농도가 기판 농도보다 낮아져, 캐리어 농도의 저하가 관찰된다. 즉, 디스오더가 잔류하고 있는 영역이다. 또한, 도 8(a)의 프로톤 조사의 평균 비정 50㎛에서는, 통과 영역의 캐리어 농도의 저하가 현저하여, 디스오더가 많이 잔류하고 있음을 알 수 있다. 이와 같이, 반도체 기판 내에 디스오더의 영역이 존재하는 경우, 상술한 바와 같이 누출 전류나 도통(導通) 손실이 증대하기 때문에, 디스오더를 제거할 필요가 있다.
본 발명은, 상술한 종래 기술에 의한 문제점을 해소하기 위하여, 디스오더의 정도(degree)가 작고, 또한 수소 관련 도너의 농도가 높은 영역을 구비한 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하고, 본 발명의 목적을 달성하기 위하여, 본 발명에 관한 반도체 장치의 제조 방법은, n형 반도체 기판의 일방(一方)의 주면(主面)측에 설치된 내압(耐壓) 유지용 pn접합과, 상기 n형 반도체 기판의 타방(他方)의 주면측의 내부에 설치되며, 또한 상기 n형 반도체 기판보다 저(低)저항인, 상기 내압 유지용 pn접합으로부터의 공핍층의 확대를 억제하기 위한 n형 필드 스톱층을 구비한 반도체 장치의 제조 방법으로서, 다음의 특징을 갖는다. 상기 n형 반도체 기판의 타방의 주면으로부터 복수 회의 프로톤 조사를 반복적으로 행하여, 상기 n형 반도체 기판의 타방의 주면측의 내부에 상기 n형 필드 스톱층을 형성하는 프로톤 조사 공정을 행한다. 상기 프로톤 조사 공정에서는, 상기 프로톤 조사를 반복할 때마다, 전회(前回)의 상기 프로톤 조사에서 남겨진 디스오더에 의한 이동도 저하를 보상하도록 차회(次回)의 상기 프로톤 조사를 행한다.
또, 본 발명에 관한 반도체 장치의 제조 방법은, 상술한 발명에 있어서, 상기 프로톤 조사 공정에서는, 전회의 상기 프로톤 조사의 조사 깊이보다 차회의 상기 프로톤 조사의 조사 깊이를 얕게 하는 것이 바람직하다.
또, 본 발명에 관한 반도체 장치의 제조 방법은, 상술한 발명에 있어서, 상기 프로톤 조사 공정에서는, 2회째 이후의 상기 프로톤 조사를, 그 1회 앞의 상기 프로톤 조사에 의해 형성된 상기 디스오더의 위치에 근거하여 상기 프로톤 조사를 반복하는 것이 바람직하다.
또, 본 발명에 관한 반도체 장치의 제조 방법은, 상술한 발명에 있어서, 상기 프로톤 조사 공정에서는, 2회째 이후의 상기 프로톤 조사에 의해 형성되는 불순물 농도 분포의 피크에 의해, 1회째의 상기 프로톤 조사에 의해 형성되는 상기 디스오더에 의해 불순물 농도가 낮아진 부분이 보상되도록, 상기 프로톤 조사의 가속 에너지 및 도즈량을 조절하는 것도 적합하다.
또, 본 발명에 관한 반도체 장치의 제조 방법은, 상술한 발명에 있어서, 상기 프로톤 조사 공정에서는, 전회의 상기 프로톤 조사 후에 디스오더에 의해 가장 이동도가 저하되어 있는 깊이를, 차회의 상기 프로톤 조사의 조사 깊이로 하는 것이 바람직하다.
또, 본 발명에 관한 반도체 장치의 제조 방법은, 상술한 발명에 있어서, 상기 프로톤 조사의 가속 에너지(E)의 상용대수치(常用對數値)(log(E))를 y로 하고, 상기 프로톤 조사의 상기 타방의 주면으로부터의 평균 비정(Rp)의 상용대수치(log(Rp))를 x로 했을 때에, y = －0.0047x4 ＋ 0.0528x3 － 0.2211x2 ＋ 0.9923x ＋ 5.0474를 만족하는 것이 바람직하다.
또, 본 발명에 관한 반도체 장치의 제조 방법은, 상술한 발명에 있어서, 본 발명에 관한 반도체 장치를 다이오드 또는 IGBT로 할 수가 있다.
또, 상술한 과제를 해결하고, 본 발명의 목적을 달성하기 위하여, 본 발명에 관한 반도체 장치는, 다음의 특징을 갖는다. n형 반도체 기판의 일방의 주면측에 내압 유지용 pn접합이 설치되어 있다. 상기 n형 반도체 기판의 타방의 주면측의 내부에, 상기 n형 반도체 기판보다 저저항인, 상기 내압 유지용 pn접합으로부터의 공핍층의 확대를 억제하기 위한 n형 필드 스톱층이 설치되어 있다. 상기 n형 필드 스톱층은, 상기 n형 반도체 기판의 깊이 방향의 다른 위치에 복수의 불순물 농도 피크를 갖는 불순물 농도 분포를 이룬다. 복수의 상기 불순물 농도 피크 중, 가장 상기 n형 반도체 기판의 일방의 주면측인 상기 불순물 농도 피크는, 상기 n형 반도체 기판의 타방의 주면으로부터 15㎛ 이상의 깊이에 위치한다. 상기 n형 필드 스톱층의 상기 불순물 농도 피크의 위치와 상기 n형 반도체 기판의 타방의 주면간의 거리는, 해당 불순물 농도 피크의 상기 n형 반도체 기판의 일방(一方)의 주면측에 서로 이웃하는 상기 불순물 농도 피크의 위치와 상기 n형 반도체 기판의 타방(他方)의 주면간의 거리의 반(半) 이상이다.
또, 본 발명에 관한 반도체 장치는, 상술한 발명에 있어서, 복수의 상기 불순물 농도 피크 중, 가장 상기 n형 반도체 기판의 타방의 주면측인 상기 불순물 농도 피크는, 상기 n형 반도체 기판의 타방의 주면으로부터 6㎛ 이상 15㎛ 이하의 깊이에 위치하는 것이 바람직하다.
본 발명에 관한 반도체 장치 및 반도체 장치의 제조 방법에 의하면, 프로톤 조사 및 열처리 후에 반도체 기판 내에 나타난 디스오더의 정도를 작게 할 수가 있다는 효과를 거둔다. 또, 본 발명에 관한 반도체 장치 및 반도체 장치의 제조 방법에 의하면, 누출 전류의 증가 등의 특성 불량의 발생을 억제하며, 또한 수소 관련 도너의 농도가 높은 영역을 형성할 수가 있다는 효과를 거둔다.
도 1은, 실시형태 1에 관한 반도체 장치의 n형 FS층의 불순물 농도 프로파일을 나타내는 특성도이다.
도 2는, 일반적인 IGBT의 구조를 모식적으로 나타내는 단면도이다.
도 3은, 실시형태 1에 관한 반도체 장치의 제조 방법의 개요를 나타내는 플로우 차트이다.
도 4는, 실시형태 1에 관한 반도체 장치의 n형 FS층의 불순물 농도 프로파일의 다른 일례를 나타내는 특성도이다.
도 5는, 실시형태 2에 관한 반도체 장치의 n형 FS층의 불순물 농도 프로파일을 나타내는 특성도이다.
도 6은, 실시형태 3에 관한 반도체 장치의 n형 FS층의 불순물 농도 프로파일을 나타내는 특성도이다.
도 7은, 실시형태 3에 관한 반도체 장치의 n형 FS층의 불순물 농도 프로파일의 다른 일례를 나타내는 특성도이다.
도 8은, 종래의 프로톤 조사의 평균 비정과 캐리어 농도간의 관계를 나타내는 특성도이다.
도 9는, 전압 파형이 진동을 시작하는 문턱값 전압에 대해 나타내는 특성도이다.
도 10은, 일반적인 IGBT의 구성 및 네트(net) 도핑 농도를 나타내는 설명도이다.
도 11은, IGBT의 턴 오프시의 발진 파형이다.
도 12는, 본 발명에 관한 반도체 장치의 프로톤의 비정과 프로톤의 가속 에너지간의 관계를 나타내는 특성도이다.
도 13은, 본 발명에 관한 반도체 장치에 있어서 공핍층이 최초로 도달하는 FS층의 위치 조건을 나타내는 도표이다.
이하에 첨부 도면을 참조하여, 본 발명에 관한 반도체 장치 및 반도체 장치의 제조 방법의 적합한 실시형태를 상세하게 설명한다. 본 명세서 및 첨부 도면에 있어서는, n 또는 p를 관기(冠記)한 층이나 영역에서는, 각각 전자 또는 정공이 다수 캐리어임을 의미한다. 또, n이나 p에 붙이는 ＋ 및 -는, 각각 그것이 붙지 않은 층이나 영역보다 상대적으로 불순물 농도가 높거나 또는 낮음을 의미한다. 또한, 이하의 실시형태의 설명 및 첨부 도면에 있어서, 같은 구성에는 동일한 부호를 사용하고, 중복되는 설명은 생략한다. 본 발명은 그 요지를 벗어나지 않는 한, 이하에 설명하는 실시형태의 기재로 한정되는 것은 아니다.
(실시형태 1)
도 2는, 일반적인 IGBT의 구조를 모식적으로 나타내는 단면도이다. 도 2(a)에는, 일반적인 종래의 프로톤 조사법에 의해 형성한 n형 FS(필드 스톱)층(3)을 갖는 IGBT의 개략 단면도를 나타낸다. 도 2(b)에는, 주지(周知)의 확대 저항 측정(SR)법으로 측정한 n형 FS층(3)의 불순물 농도 프로파일을 나타낸다. 단, IGBT를 예로 설명하는 본 발명에 관한 반도체 장치의 개략 단면도에 대해서도, 도 2(a)와 같은 층 구조가 된다. 이 때문에, 본 발명에 관한 반도체 장치의 설명에 있어서도 도 2(a)를 단면도로서 이용한다. 본 발명에 관한 반도체 장치의 제조 방법에 의해 제조되는 IGBT가 종래 방법에 의해 제조되는 IGBT와 다른 점은, 도 2(b)에 나타내는 n형 FS층(3)의 불순물 농도 프로파일이다. 본 발명에 관한 IGBT의 n형 FS층(3)의 불순물 농도 프로파일에 대해서는 후술하도록 한다.
도 10은, 일반적인 IGBT의 구성 및 네트 도핑 농도를 나타내는 설명도이다. 도 10에 나타내는 일반적인 IGBT에서는, n형 반도체 기판으로 이루어지는 n- 드리프트층(1; 고저항 반도체층)의 일방의 주면(主面)측에, p베이스층(33), n+ 이미터층(2), 게이트 절연막(43) 및 게이트 전극(42)으로 이루어지는 MOS 게이트 구조가 형성되어 있다. 또한, 도 2(a)에서는, 간략화를 위해 MOS 게이트 구조의 n+ 이미터층(2) 이외의 구성부에 대해서는 도시를 생략한다. n- 드리프트층(1)의 타방의 주면측에는, n- 드리프트층(1)보다 불순물 농도가 높고, 프로톤 조사에 의해 형성된 n형 FS층(3)과, n형 FS층(3)의 표면(타방의 주면)측에 접하는 p콜렉터층(4)이 형성되어 있다. n형 FS층(3)은, 기판 깊이 방향의 다른 위치에 복수의 불순물 농도 피크(프로톤 피크)인 1단째(6a), 2단째(6b), 3단째(6c)를 구비한다. 각각의 프로톤 피크의 이미터 전극(31)으로부터의 거리는, 예컨대 순서대로 60, 90, 115㎛이다. 기판 표면측에는, p베이스층(33), n+ 이미터층(2)에 접촉하는 이미터 전극(31)이 형성되어 있다. 기판 이면에는, p콜렉터층(4)에 접촉하는 콜렉터 전극(32)이 형성되어 있다. 또한, p콜렉터층(4)에 접하도록 n형 리크 스톱(leakage stop)층(38)이 형성되어 있지만, 없어도 무방하다.
이와 같이 프로톤 조사에 의해 n형 FS층(3)을 형성하는 것 자체는 주지의 기술이다. 그러나, 상술한 특허 문헌 1, 2에도 기재가 있는 바와 같이, 프로톤 조사에 의해 도너화된 층(이하, '수소 관련 도너층'이라 함)을 형성하려면, 프로톤 조사에 수반하여 발생되는 결정 결함을, 프로톤 조사 후의 어닐링 처리에 의해 회복시키지 않고 남길 필요가 있다. 상술한 종래 방법에서는, n형 FS층(3) 내에 결정 결함을 남김에 따라 n형 FS층(3)의 불순물 농도 피크(이하, 프로톤 피크라 함, 6a)가 커지지만, 디스오더(7)도 잔류하기 때문에, 디스오더(7)에 기인하여 누출 전류의 증대 등의 문제가 발생하는 경우가 있다.
본 발명의 특징은, 이러한 n형 FS층(3)을 프로톤 조사에 의해 형성한 경우에 n형 FS층(3) 내에 생기는 디스오더(7)의 발생을 억제하기 위한 프로톤 조사 방법의 개선에 관한 것이다. IGBT(10)의 그 밖의 부분(기판 표면의 MOS 게이트 구조, 산화막, pn접합, 전극, 보호막 등)에 대해서는, 공지의 제조 방법과 같은 제조 방법에 의해 형성할 수 있다. 따라서, 이하의 설명에서는, 공지의 IGBT의 제조 방법의 부분에 대해서는 상세한 설명을 생략한다.
우선, 실시형태 1에 관한 반도체 장치의 제조 방법에 대하여, IGBT를 제조하는 경우를 예로 들어 도 3을 참조하여 설명한다. 도 3은, 실시형태 1에 관한 반도체 장치의 제조 방법의 개요를 나타내는 플로우 차트이다. 우선, 일반적인 방법에 의해, n형 반도체 기판(웨이퍼)의 표면에 p베이스층(도시 생략), n+이미터층(2), 게이트 절연막(도시 생략), 게이트 전극(도시 생략) 등으로 이루어지는 MOS 게이트 구조 등을 형성하는 표면 형성 공정을 행한다(도 3(a)).
다음으로, p베이스층과 n+ 이미터층(2)의 양 표면에 공통으로 도전(導電) 접촉하는 예컨대 알루미늄(Al) 전극으로 이루어지는 이미터 전극(도시 생략)을 형성하는 표면 Al 전극 공정을 행한다(도 3(b)). 다음으로, n형 반도체 기판의 표면측에 표면 보호막이 되는 폴리이미드막을 형성하는 표면 보호막 형성 공정을 행한다(도 3(c)). 다음으로, n형 반도체 기판을, 내압과의 관계에서 정해지는 소요(所要) 두께로 줄이기 위하여, n형 반도체 기판의 이면을 연삭(硏削)하는 웨이퍼 슬림화 공정을 행한다(도 3(d)).
다음으로, n형 반도체 기판의 연삭된 이면측에 복수회의 프로톤 조사 및 붕소(B)의 이온 주입을 행한 후, 어닐링 처리에 의해 n형 FS층(3) 및 p콜렉터층(4)을 형성하는 이면 확산층 공정을 행한다(도 3(e)). 그리고 진공 스퍼터링법 등에 의해, p콜렉터층(4)의 표면에 도전 접촉하는 콜렉터 전극이 되는 금속막을 형성하는 이면 전극 공정을 행함으로써(도 3(f)), 실시형태 1에 관한 FS구조의 IGBT가 완성된다.
상술한 이면 확산층 공정에 있어서의 복수회의 프로톤 조사에 의해, n형 FS층(3)은, 기판 깊이 방향의 다른 위치에 복수의 불순물 농도 피크(프로톤 피크)를 갖는 불순물 농도 프로파일이 된다. 이하, m회째의 프로톤 조사에 의해 형성된 프로톤 피크를 m단째(6n)의 프로톤 피크로 한다(m=1, 2,…, n=a, b,…). 이면 확산층 공정에 있어서의 복수회의 프로톤 조사 방법에 대해서는 후술한다.
다음으로, n형 FS층(3)의 불순물 농도 프로파일에 대해 설명한다. 도 1은, 실시형태 1에 관한 반도체 장치의 n형 FS층의 불순물 농도 프로파일을 나타내는 특성도이다. 도 1에는, 도 2(a)에 나타내는 반도체 장치를 제조함에 있어서, n형 반도체 기판의 이면으로부터 프로톤 조사하여, 어닐링 처리한 후의 n형 FS층(3)의 불순물 농도 프로파일을 나타낸다. 종축은 n형 FS층(3)의 불순물 농도이며, 횡축은 n형 반도체 기판의 이면으로부터의 깊이이다. 도 1에 나타내는 n형 FS층(3)의 불순물 농도 프로파일은, 주지의 SR법에 의해 얻을 수 있다(도 4~7에 대해서도 마찬가지임). 측정 장치 등에 있어서 확대 저항으로부터 비저항 및 캐리어 농도를 환산할 때에 이용되는 이동도의 값은, 통상적으로 실리콘 결정의 이동도의 값이 이용된다. 이 때문에, 환산된 캐리어 농도는 실제의 이동도의 저하를 반영하여, 활성화 도펀트 농도보다 저농도로 산출된다.
도 1은, 디스오더가 없어지거나 또는 디스오더의 정도가 작아질 때까지 프로톤 조사 및 어닐링 처리를 반복해서 행했을 때의 n형 FS층(3)의 불순물 농도 프로파일의 추이(推移)를 나타내고 있다(도 5~7에 있어서도 마찬가지임). 도 1(a)는, 1회째의 프로톤 조사 및 어닐링 처리 후의 n형 FS층(3)의 불순물 농도 프로파일이다. 도 1(a)에 나타내는 바와 같이, 1회째의 프로톤 조사 및 어닐링 처리 후에, 불순물 농도가 높은 1개의 산(mountain)(프로톤 피크, 1단째(6a))이 n형 FS층(3)의 기판 이면으로부터 깊은 곳에 형성되는데, 그 조사면측(기판 이면측)에는 실리콘 기판(반도체 기판)의 불순물 농도보다 크게 불순물 농도가 저하된 디스오더(7)의 영역(점선으로 둘러싸인 부분)이 있다. 즉, 도 1(a)는, 디스오더(7)가 있는 경우, 확대 저항으로부터 환산한 불순물 농도에 이동도의 저하가 반영되어, 불순물 농도의 저하가 되어 나타나는 것을 나타내고 있다.
도 1(b)는, 2, 3회째의 프로톤 조사 및 어닐링 처리 후의 n형 FS층(3)의 불순물 농도 프로파일이다. 도 1(b)는, 2단째(6b)의 프로톤 피크를, 기판 이면과 1단째(6a)의 프로톤 피크 위치간의 중간 위치보다 기판 이면으로부터 얕은 위치에 형성했을 때의 n형 FS층(3)의 불순물 농도 프로파일이다. 또, 도 1(b)에는, 더욱 기판 이면에 가까운 위치에, 3단째(6c)의 프로톤 피크도 형성되어 있다. 도 1(b)에 나타내는 바와 같이, 2, 3회째의 프로톤 조사 및 어닐링 처리 후에 있어서도, 1단째(6a)의 프로톤 피크와 2단째(6b)의 프로톤 피크 사이의 영역에, 실리콘 기판의 불순물 농도보다 불순물 농도가 크게 저하된 디스오더(7)가 남아 있다. 도 1(a), 1(b)에 나타내는 바와 같이, 디스오더(7)의 영역이 n형 FS층(3) 내에 형성된 경우, 오프(OFF)시에 IGBT(10)의 내압 주접합으로부터 확대되는 공핍층이 디스오더(7)의 영역에 침입했을 때에, 디스오더(7)가 누출 전류의 발생 중심이 되어, 누출 전류가 증가하기 때문에, 바람직하지 않다.
이하, 상술한 도 1(a), 1(b)에 도시되는 n형 FS층(3) 내의 불순물 농도의 저하(이동도의 저하)를 억제할 수 있는 실시형태 1에 관한 프로톤 조사 방법에 대해 상세히 설명한다. 도 1(c)는, 조사 위치를 조정하여 2회째의 프로톤 조사 및 어닐링 처리를 행한 후, 3회째의 프로톤 조사 및 어닐링 처리를 행했을 때의 n형 FS층(3)의 불순물 농도 프로파일이다. 실시형태 1에 있어서는, IGBT(10)의 이면측에 n형 FS층(3)을 형성하기 위한 1회째의 프로톤 조사 후에, 기판 이면측으로부터 프로톤의 가속 에너지 등의 조사 조건을 바꾸고, 또한 1단째(6a)의 프로톤 피크 위치보다 기판 이면으로부터 얕은 위치에 복수회의 프로톤 조사를 순차적으로 행하여, 어닐링 처리를 행한다. 즉, 도 1(a)에 나타내는 1회째의 프로톤 조사 후에, 복수회의 프로톤 조사에 의해 n형 FS층(3) 내에 수소 관련 도너층을 형성하여, n형 FS층(3)의 수소 관련 도너 농도를 보상한다. 이로써, 도 1(c)에 나타내는 바와 같이, 1회째의 프로톤 조사로 형성된 디스오더(7)의 정도(디스오더(7)에 의한 불순물 농도의 저하 정도)를 작게 하거나, 또는 디스오더(7)를 없앨 수가 있다. 디스오더(7)의 정도가 작아지는 이유는, 주입된 프로톤(즉 수소 원자)이 디스오더(7)의 정도가 가장 큰 부분에 존재하는 댕글링 본드(Dangling bond)를 종단(終端, terminate)하기 때문인 것으로 추측된다.
구체적으로는, 우선, 1회째의 프로톤 조사 후에, 1회째의 프로톤 조사에 의해 형성된 디스오더(7)의 분포를 SR법에 의해 측정한다. 그리고 디스오더(7)의 기판 이면으로부터의 깊이에 근거하여 디스오더(7)의 정도를 작게 하거나 또는 디스오더(7)를 없애도록, 도 1(a)의 n형 FS층(3)의 불순물 농도 프로파일에 대하여, 도 1(a)의 1단째(6a)의 프로톤 피크 위치보다 기판 이면으로부터 얕은 위치, 예컨대 도 1(a)에 화살표로 나타내는 2, 3단째 조사 위치에 각각 2, 3회째의 프로톤 조사를 행한다. 1~3회째의 프로톤 조사는, 각각 다른 가속 에너지로 행한다. 상술한 바와 같이, 2단째(6b)의 프로톤 피크를, 기판 이면과 1단째(6a)의 프로톤 피크간의 중간 위치보다 기판 이면으로부터 얕은 위치에 형성한 경우, 1단째(6a)의 프로톤 피크와 2단째(6b)의 프로톤 피크간의 중간 위치에 디스오더(7)가 남는다(도 1(b)). 그 이유는, 2단째(6b)의 프로톤 피크 위치가 적절하지 않기 때문이다. 구체적으로는, 1단째(6a)의 프로톤 피크 위치와 2단째(6b)의 프로톤 피크 위치 사이의 거리(b)가, 2단째(6b)의 프로톤 피크 위치와 조사면(기판 이면)간의 거리(a)보다 크고, 그 결과, 2단째(6b)의 프로톤 피크(수소 관련 도너층)에 의한 도핑의 보상 효과가 작아졌기 때문이다.
이에, 도 1(c)에 나타내는 바와 같이, 2회째의 프로톤 조사 위치를 1회째의 프로톤 조사에 의해 생긴 디스오더(7)의 위치 또는 그 근방으로 하면, 디스오더(7)를 거의 없앨 수 있음을 알 수 있다. 이 때문에, 도 1(c)에 나타내는 바와 같이, 2회째의 프로톤 조사 위치를 조정하여, 2단째(6b)의 프로톤 피크(수소 관련 도너층)에 의한 도핑의 보상 효과를 크게 한다. 2회째의 프로톤 조사 위치와 기판 이면간의 거리는, 예컨대 1회째의 프로톤 조사 위치와 기판 이면간의 거리의 반 이상인 것이 좋다. 즉, 2회째의 프로톤 조사의 평균 비정은, 1회째의 프로톤 조사의 평균 비정의 반 이상인 것이 좋다. 평균 비정이란, 가우스(Gauss) 분포로 나타내어지는 n형 FS층(3)의 불순물 농도 분포의 피크 농도 위치의, 기판 이면으로부터의 깊이이다. 구체적으로는, 평균 비정이란, 기판 이면으로부터 프로톤 피크 위치까지의 깊이이다. 2회째의 프로톤 조사 위치의 설정 방법에 대해서는 후술한다. 도 1(c)에 나타내는 2회째의 프로톤 조사 위치와, 도 1(b)에 나타내는 2회째의 프로톤 조사 위치간의 차분(差分)을, 도 1(c)에 흰 화살표로 나타낸다. 특별히 한정하지 않지만, 이와 같이 디스오더(7)가 없는 n형 FS층(3)의 불순물 농도 프로파일을 얻은 경우의, 3회의 프로톤 조사의 구체적인 이온 주입 조건의 일례를 이하에 나타낸다.
1단째(6a)의 프로톤 피크를 형성하기 위한 프로톤 조사(즉 1회째의 프로톤 조사)의 가속 에너지 및 도즈량은, 각각 2.3MeV 및 3×1013/㎠이다. 2단째(6b)의 프로톤 피크를 형성하기 위한 프로톤 조사(즉 2회째의 프로톤 조사)의 가속 에너지 및 도즈량은, 각각 1.5MeV 및 3×1013/㎠이다. 3단째(6c)의 프로톤 피크를 형성하기 위한 프로톤 조사(즉 3회째의 프로톤 조사)의 가속 에너지 및 도즈량은, 각각 0.5MeV 및 2×1014/㎠이다. 3회째의 프로톤 조사의 평균 비정은, 예컨대 기판 이면으로부터 6㎛~15㎛ 정도이다. 프로톤 조사 후의 어닐링 처리는, 환원 분위기 중(예컨대 수소 농도 3%의 수소 분위기, 혹은 수소를 포함하는 질소 분위기)에 있어서, 450℃ 정도의 온도에서 5시간 정도로 하는 것이 바람직하다.
또, 상기와 같은 3단 조사 대신에 4단 조사로 하는 경우에는, 4회의 프로톤 조사의 구체적인 이온 주입 조건은, 다음과 같다. 1회째의 프로톤 조사의 가속 에너지 및 도즈량은, 각각 1.5MeV 및 2×1013/㎠이다. 2회째의 프로톤 조사의 가속 에너지 및 도즈량은, 각각 1.1MeV 및 2×1013/㎠이다. 3회째의 프로톤 조사의 가속 에너지 및 도즈량은, 각각 0.8MeV 및 5×1013/㎠이다. 4단째의 프로톤 피크를 형성하기 위한 프로톤 조사(즉 4회째의 프로톤 조사)의 가속 에너지 및 도즈량은, 각각 0.4MeV 및 1×1014/㎠이다. 프로톤 조사 후의 어닐링 처리는, 환원 분위기 중에 있어서, 380℃~450℃ 정도의 온도에서 5시간 정도로 하는 것이 바람직하다.
도 1(c)에 나타내는 바와 같이, 1단째(6a)의 프로톤 피크와 2단째(6b)의 프로톤 피크의 위치 관계는, 본 발명의 중요한 포인트이다. 도 1(a)와 같이, 1단째(6a)의 프로톤 피크를 형성한 것만으로는, 1단째(6a)의 프로톤 피크 위치보다 조사면(기판 이면)측에 디스오더(7)가 형성된다. 디스오더(7)의 정도가 가장 큰 위치는, 이동도의 저하가 가장 커지는 곳이며, SR법으로 측정한 불순물 농도가 가장 낮아지는 곳이다. 즉, 기판 이면과 1단째(6a)의 프로톤 피크 위치간의 중간 위치보다 1단째(6a)의 프로톤 피크측으로 깊은 위치에서, 디스오더(7)의 정도가 가장 커진다. 그 이유는, 실리콘 기판에 조사된 수소 이온(프로톤)이 실리콘 원자에 충돌하여 에너지를 부여하여, 실리콘 격자에 왜곡(歪, distrotion), 즉 디스오더(7)를 형성하면서 감속할 때에, 프로톤의 비정(Rp)의 위치와 그 근방의 실리콘 격자가 프로톤으로부터 가장 많은 에너지가 주어지는 영역이 되기 때문이다.
특히, 실리콘 기판에 조사된 프로톤으로부터 실리콘 격자가 가장 많은 에너지를 받는 영역이, 디스오더(7)가 발생한 영역 중에서 가장 이동도가 낮아지는 위치, 즉 가장 캐리어 농도가 낮아지는 위치가 된다. 이 때문에, 2회째의 프로톤 조사에 의해 2단째(6b)의 프로톤 피크를 형성하는 위치는, 1회째의 프로톤 조사에 의해 디스오더(7)의 정도가 가장 큰 위치 또는 그 근방이면 좋다. 구체적으로는, 2회째의 프로톤 조사에 의해 2단째(6b)의 프로톤 피크를 형성하는 위치는, 기판 이면과 1단째(6a)의 프로톤 피크 위치간의 중간 위치보다 기판 이면으로부터 1단째(6a)의 프로톤 피크 위치측으로 깊은 위치이다. 이와 같이 2단째(6b)의 프로톤 피크 위치를 결정함으로써, 2회째의 프로톤 조사의 비정(Rp) 근방에서 수소 관련 도너가 형성될 때, 2회째의 프로톤 조사의 비정(Rp)과 1회째의 프로톤 조사의 비정(Rp)의 사이에 있는 디스오더(7)가, 도너화에 필요한 결함을 공급하게 된다. 그 결과, 디스오더(7)의 영역의 결함이 도너 형성을 보상함으로써 도너 형성이 증강되어, 디스오더(7)가 제거된다.
이상의 내용으로부터, 1회째의 프로톤 조사의 비정(Rp)과 2회째의 프로톤 조사의 비정(Rp)간의 차분(差分)이, 2회째의 프로톤 조사의 비정(Rp)보다 작아지는 것이 바람직하다. 1회째의 프로톤 조사의 비정(Rp)과 2회째의 프로톤 조사의 비정(Rp)간의 차분이, 2회째의 프로톤 조사의 비정(Rp)의 반(半分) 이하이면, 디스오더(7)가 확실히 제거되기 때문에, 보다 바람직하다. 또는, 1단째(6a)의 프로톤 피크 위치(SR법에 의해 측정한 캐리어 농도의 피크 위치)와 2단째(6b)의 프로톤 피크 위치 사이의 거리(b)가, 2단째(6b)의 프로톤 피크 위치와 기판 이면간의 거리(a)보다 작은 것이 바람직하고, 보다 바람직하게는 반 이하이면 좋다.
또는, 1단째(6a)의 프로톤 피크의 형성에 의해 생기는 디스오더(7) 중, SR법에 의해 측정한 캐리어 농도가 가장 낮아지는 위치(이동도가 가장 낮아지는 위치)로부터 기판 이면까지의 거리와 2회째의 프로톤 조사의 비정(Rp)간의 차분이, 2회째의 프로톤 조사의 비정(Rp)보다 작아지는 것이 바람직하고, 보다 바람직하게는 반 이하이면 좋다. 또, SR법에 의해 측정한 캐리어 농도가 가장 낮아지는 위치와 2단째(6b)의 프로톤 피크 위치 사이의 거리(b)가, 2단째(6b)의 프로톤 피크 위치와 기판 이면간의 거리(a)보다 작은 것이 바람직하고, 보다 바람직하게는 반 이하이면 좋다.
n형 FS층(3)의 내부에 형성되는 프로톤 피크의 총수(總數)는, 3개 이상인 것이 바람직하다. 그 이유는, 다음과 같다. 복수의 프로톤 피크 중, 가장 얕은 위치(즉 가장 기판 이면에 가까운 프로톤 피크)는, 공핍층이 p콜렉터층(4)에 도달하지 않도록(원하는 필드 스톱 기능이 얻어지도록), 기판 이면으로부터 약 5㎛ 미만의 깊이에 형성한다. 이를 위해, n형 FS층(3)의 내부에 형성되는 프로톤 피크 총수를 2개로 한 경우, 가장 얕은 위치에 형성되는 2단째의 프로톤 피크를 원하는 필드 스톱 기능을 얻기 위해 기판 이면으로부터 5㎛로 하고, 가장 깊은 위치에 형성되는 1단째의 프로톤 피크를 예컨대 기판 이면으로부터 약 50㎛로 한다. 이 때, 1단째의 프로톤 피크와 2단째의 프로톤 피크는 45㎛ 떨어지기 때문에, 디스오더가 생기기 쉬워진다. 이 때문에, 기판 이면으로부터 얕은 위치에 형성되는 프로톤 피크와 기판 이면으로부터 깊은 위치에 형성되는 프로톤 피크의 사이에 또 하나의 프로톤 피크를 형성하는 것이 바람직하다. 이로써, 상술한 바와 같이 n형 FS층(3)의 수소 관련 도너 농도가 보상되어, 이동도의 저하를 작게 할 수 있는 동시에, 디스오더를 제거할 수가 있다.
도 4는, 실시형태 1에 관한 반도체 장치의 n형 FS층의 불순물 농도 프로파일의 다른 일례를 나타내는 특성도이다. 상술한 바와 같이 2회째의 프로톤 조사 위치를 조정하지 않고, 1단째(6a)의 프로톤 피크 위치와 2단째(6b) 프로톤 피크 위치의 사이에 남는 디스오더(7)에 대하여 4회째의 프로톤 조사를 행하여도 무방하다. 구체적으로는, 도 1(a), 1(b)에 나타내는 바와 같이 1~3회째의 프로톤 조사에 의해 1~3단째(6a~6c)의 프로톤 피크를 형성한다. 2회째의 프로톤 조사 위치를 조정하지 않은 경우, 도 1(b)에 나타내는 바와 같이, 1단째(6a)의 프로톤 피크 위치와 2단째(6b)의 프로톤 피크 위치의 사이에 디스오더(7)가 남는다.
상기 1단째(6a)의 프로톤 피크 위치와 2단째(6b)의 프로톤 피크 위치의 사이에 남는 디스오더(7)에 4회째의 프로톤 조사를 더 행한다. 이로써, 도 4에 나타내는 바와 같이, 1단째(6a)의 프로톤 피크 위치와 2단째(6b)의 프로톤 피크 위치의 사이에 4단째(6d)의 프로톤 피크가 형성되어, n형 FS층(3) 전체의 디스오더(7)를 없애거나 또는 디스오더(7)의 정도를 작게 할 수가 있다. 특별히 한정하지 않지만, 이와 같이 디스오더(7)가 없는 n형 FS층(3)의 불순물 농도 프로파일을 얻은 경우의, 4회의 프로톤 조사의 구체적인 이온 주입 조건의 일례를 이하에 나타낸다.
1회째의 프로톤 조사의 가속 에너지 및 도즈량은, 각각 1.5MeV 및 1×1013/㎠이다. 2회째의 프로톤 조사의 가속 에너지 및 도즈량은, 각각 1.1MeV 및 1×1013/㎠이다. 3회째의 프로톤 조사의 가속 에너지 및 도즈량은, 각각 0.8MeV 및 2×1013/㎠이다. 4단째(6d)의 프로톤 피크를 형성하기 위한 프로톤 조사(즉 4회째의 프로톤 조사)의 가속 에너지 및 도즈량은, 각각 0.4MeV 및 3×1014/㎠이다. 4회째의 프로톤 조사의 평균 비정은, 예컨대 기판 이면으로부터 6㎛~15㎛ 정도이다. 프로톤 조사 후의 어닐링 처리는, 환원 분위기 중(예컨대 수소 농도 3%의 수소 분위기, 혹은 수소를 포함하는 질소 분위기)에 있어서, 380℃ 정도의 온도에서 5시간 정도로 하는 것이 바람직하다.
이상, 설명한 바와 같이, 실시형태 1에 의하면, 프로톤 조사의 비정을 상기 조건으로 설정하여 복수회의 프로톤 조사를 행하거나, 또는, 각 프로톤 조사에 의해 형성되는 프로톤 피크간의 거리가 상기 조건이 되도록 복수회의 프로톤 조사를 행함으로써, 종래 방법의 프로톤 조사에 의해 실리콘 기판 내에 크게 생겼던 디스오더를 없애거나, 또는 디스오더의 정도를 소자 특성에 악영향을 미치지 않을 정도로 작게 할 수가 있다. 그 결과, 디스오더가 없거나 또는 디스오더의 정도가 작은 n형 FS층을 형성할 수 있으며, 불순물 농도(캐리어 농도)가 크게 저하된 부분이 없거나 또는 불순물 농도의 저하가 적은 원하는 필드 스톱 기능을 갖는 n형 FS층을 형성할 수가 있다. 이로써, 누출 전류 등의 특성 저하를 억제한 FS 구조의 반도체 장치를 제조할 수 있게 된다.
(실시형태 2)
도 5는, 실시형태 2에 관한 반도체 장치의 n형 FS층의 불순물 농도 프로파일을 나타내는 특성도이다. 실시형태 2에 관한 반도체 장치의 제조 방법이 실시형태 1에 관한 반도체 장치의 제조 방법과 다른 점은, 디스오더(17)를 없애거나 또는 디스오더(17)의 정도를 작게 하기 위한 복수회의 프로톤 조사를, 디스오더(17)의 영역 내의 기판 이면에서 깊은 위치측으로부터 얕은 위치측을 향해 순서대로 행한다는 점이다.
실시형태 2에 관한 반도체 장치의 제조 방법에 의해 제작되는 반도체 장치의 구성은, 실시형태 1과 마찬가지로 예컨대 도 2(a)에 나타내는 IGBT이다. 실시형태 2에 관한 반도체 장치의 n형 FS층(3)을 형성하기 위한 프로톤 조사 방법 이외의 제조 방법은, 실시형태 1에 관한 반도체 장치의 제조 방법과 같다. 이 때문에, n형 FS층(3)을 형성하기 위한 프로톤 조사 방법에 대해서만 설명한다(실시형태 3에 있어서도 마찬가지임).
실시형태 2에 관한 프로톤 조사 방법에 대해 구체적으로 설명한다. 도 5(a)~5(c)에는, 1~3회째의 프로톤 조사 및 어닐링 처리 후의 n형 FS층(3)의 불순물 농도 프로파일을 나타낸다. 도 5(a)에 나타내는 바와 같이, 1회째의 프로톤 조사에 의해 기판 이면으로부터 소정의 깊이에 1단째(16a)의 프로톤 피크를 형성함으로써, 실시형태 1과 마찬가지로, 기판 이면과 1단째(16a)의 프로톤 피크 위치의 사이에 디스오더(17)의 영역(점선으로 둘러싸인 부분)이 형성된다.
여기서, 1회째의 프로톤 조사에 의해 형성된 디스오더(17)의 분포를 SR법에 의해 측정한다. 그리고, 1회째의 프로톤 조사에 의해 형성된 디스오더(17)의 영역 내의 기판 이면으로부터 깊은 위치(예컨대 도 5(a)에 화살표로 나타내는 2단째 조사 위치)에 2회째의 프로톤 조사를 행한다. 이로써, 도 5(b)에 나타내는 바와 같이, 디스오더(17)의 영역 내의 기판 이면으로부터 깊은 위치에 2단째(16b)의 프로톤 피크가 형성되어, 기판 이면으로부터 깊은 위치에 있어서의 디스오더(17)를 없애거나 또는 디스오더(17)의 정도를 작게 할 수가 있다.
기판 이면과 2단째(16b)의 프로톤 피크 위치의 사이에 디스오더(17)의 영역이 남은 경우, 기판 이면과 2단째(16b)의 프로톤 피크 위치의 사이에 남은 디스오더(17)의 영역에(예컨대 도 5(b)에 화살표로 나타내는 3단째 조사 위치)에 3회째의 프로톤 조사를 행한다. 이로써, 도 5(c)에 나타내는 바와 같이, 기판 이면으로부터 얕은 위치에 3단째(16c)의 프로톤 피크가 형성되어, n형 FS층(3) 전체의 디스오더(17)를 없애거나 또는 디스오더(17)의 정도를 작게 할 수가 있다.
상술한 실시형태 2에 관한 프로톤 조사 방법에서는, 3회째의 프로톤 조사에 의해 n형 FS층(3) 전체의 디스오더(17)가 없어지거나 또는 디스오더(17)의 정도가 작아지는 경우를 예시하였으나, 기판 이면과 3단째(16c)의 프로톤 피크 위치의 사이에 디스오더(17)의 영역이 남았을 경우에는, 기판 이면과 3단째(16c)의 프로톤 피크 위치의 사이에 남은 디스오더(17)의 영역 내의 깊은 위치에 4회째의 프로톤 조사를 더 행하면 좋다.
이와 같이, 기판 이면과 m단째(16n)의 프로톤 피크 위치의 사이에 디스오더(17)의 영역이 남은 경우, 이 남은 디스오더(17)의 영역 내의 기판 이면으로부터 깊은 위치에 m＋1회째의 프로톤 조사를 행하는 것을 반복한다(m=1, 2,…, n=a, b, …). 이로써, 기판 이면으로부터 얕은 위치 측에 남는 디스오더(17)의 영역을 서서히 작게 한다. 특별히 한정하지 않지만, 디스오더(17)가 없는 n형 FS층(3)의 불순물 농도 프로파일을 얻은 경우의, 3회의 프로톤 조사의 구체적인 이온 주입 조건의 일례를 이하에 나타낸다.
1회째의 프로톤 조사의 가속 에너지 및 도즈량은, 각각 2.0MeV(평균 비정 47.7㎛) 및 3×1013/㎠이다. 2회째의 프로톤 조사의 가속 에너지 및 도즈량은, 각각 1.5MeV(평균 비정 30.3㎛) 및 3×1013/㎠이다. 3회째의 프로톤 조사의 가속 에너지 및 도즈량은, 각각 0.5MeV(평균 비정 6.0㎛) 및 2×1014/㎠이다. 프로톤 조사 후의 어닐링 처리는, 환원 분위기 중(예컨대 수소 농도 3%의 수소 분위기, 혹은 수소를 포함하는 질소 분위기)에 있어서, 380℃ 정도의 온도에서 5시간 정도로 하는 것이 바람직하다. 프로톤 조사 후의 어닐링 처리 조건은, 요구되는 n형 FS층(3)의 사양에 따라, 예컨대 300℃~450℃ 정도의 온도에서 1~10시간 정도로 하여도 무방하다.
이상, 설명한 바와 같이, 실시형태 2에 의하면, 실시형태 1과 같은 효과를 얻을 수 있다.
(실시형태 3)
도 6은, 실시형태 3에 관한 반도체 장치의 n형 FS층의 불순물 농도 프로파일을 나타내는 특성도이다. 실시형태 3에 관한 반도체 장치의 제조 방법이 실시형태 1에 관한 반도체 장치의 제조 방법과 다른 점은, 디스오더(27)를 없애거나 또는 디스오더(27)의 정도를 작게 하기 위한 복수회의 프로톤 조사를, 디스오더(27)의 영역 내의 기판 이면에서 얕은 위치측으로부터 깊은 위치측을 향해 순서대로 행한다는 점이다.
실시형태 3에 관한 프로톤 조사 방법에 대해 구체적으로 설명한다. 도 6(a)~6(c)에는, 1~3회째의 프로톤 조사 및 어닐링 처리 후의 n형 FS층(3)의 불순물 농도 프로파일을 나타낸다. 도 6(a)에 나타내는 바와 같이, 1회째의 프로톤 조사에 의해 기판 이면으로부터 소정의 깊이에 1단째(26a)의 프로톤 피크를 형성함으로써, 실시형태 1과 마찬가지로, 기판 이면과 1단째(26a)의 프로톤 피크 위치의 사이에 디스오더(27)의 영역(점선으로 둘러싸인 부분)이 형성된다.
여기서, 1회째의 프로톤 조사에 의해 형성된 디스오더(27)의 영역 내의 기판 이면으로부터 얕은 위치(예컨대 도 6(a)에 화살표로 나타내는 2단째 조사 위치)에 2회째의 프로톤 조사를 행한다. 이로써, 도 6(b)에 나타내는 바와 같이, 디스오더(27)의 영역 내의 기판 이면으로부터 얕은 위치에 2단째(26b)의 프로톤 피크가 형성되어, 이 위치에 있어서의 디스오더(27)를 없애거나 또는 디스오더(27)의 정도를 작게 할 수가 있다.
1단째(26a)의 프로톤 피크 위치와 2단째(26b)의 프로톤 피크 위치의 사이에 디스오더(27)의 영역이 남은 경우, 1단째(26a)의 프로톤 피크 위치와 2단째(26b)의 프로톤 피크 위치의 사이에 남은 디스오더(27)의 영역(예컨대 도 6(b)에 화살표로 나타내는 3단째 조사 위치)에 3회째의 프로톤 조사를 행한다. 이로써, 도 6(c)에 나타내는 바와 같이, 1단째(26a)의 프로톤 피크 위치와 2단째(26b)의 프로톤 피크 위치의 사이에 3단째(26c)의 프로톤 피크가 형성되어, n형 FS층(3) 전체의 디스오더(27)를 없애거나 또는 디스오더(27)의 정도를 작게 할 수가 있다.
도 7은, 실시형태 3에 관한 반도체 장치의 n형 FS층의 불순물 농도 프로파일의 다른 일례를 나타내는 특성도이다. 도 7(a), 7(b)에 나타내는 바와 같이 2, 3회째의 프로톤 조사에 의해 2, 3단째(26b, 26c)의 프로톤 피크를 형성한 후에, 1단째(26a)의 프로톤 피크 위치와 3단째(26c)의 프로톤 피크 위치의 사이에 디스오더(27)의 영역이 남은 경우, 남은 디스오더(27)의 영역(예컨대 도 7(b)에 화살표로 나타내는 4단째 조사 위치)에 4회째의 프로톤 조사를 더 행하여도 무방하다.
4회째의 프로톤 조사에 의해, 도 7(c)에 나타내는 바와 같이, 1단째(26a)의 프로톤 피크 위치와 3단째(26c)의 프로톤 피크 위치의 사이에 4단째(26d)의 프로톤 피크가 형성되어, n형 FS층(3) 전체의 디스오더(27)를 없애거나 또는 디스오더(27)의 정도를 작게 할 수가 있다.
이와 같이, m＋1회째의 프로톤 조사 후에, 1단째(26a)의 프로톤 피크 위치와 m＋1단째(26n)의 프로톤 피크 위치의 사이에 디스오더(27)의 영역이 남은 경우, 1단째(26a)의 프로톤 피크 위치와 m＋1단째(26n)의 프로톤 피크 위치의 사이의 디스오더(27)의 영역에 대하여 m＋2회째의 프로톤 조사를 행한다(m=2, 3,…, n=b, c,…). 이로써, 프로톤 피크 위치 사이에 남는 디스오더(27)의 영역을 서서히 작게 한다.
이상, 설명한 바와 같이, 실시형태 3에 의하면, 실시형태 1과 같은 효과를 얻을 수가 있다.
(실시형태 4)
1단째의 프로톤 피크 위치의 바람직한 위치에 대하여, 이하에 설명한다. 도 11은, IGBT의 턴 오프(turn off)시의 발진 파형이다. 콜렉터 전류가 정격 전류의 1/10 이하인 경우, 축적 캐리어가 적기 때문에, 턴 오프가 끝나기 바로 전에 발진하는 경우가 있다. 콜렉터 전류를 어떠한 값으로 고정하고, 다른 전원 전압(VCC)으로 IGBT를 턴 오프 시킨다. 이때, VCC가 어떤 소정의 값을 넘으면, 콜렉터·이미터간 전압 파형에 있어서, 통상의 오버슈트(overshoot) 전압의 피크치를 초과한 후에, 부가적인 오버슈트가 발생하게 된다. 그리고, 이러한 부가적인 오버슈트(전압)가 트리거가 되어, 이후의 파형이 진동한다. VCC가 이러한 소정의 값을 더 초과하면, 부가적인 오버슈트 전압이 더 증가하며, 이후의 진동의 진폭도 증가한다. 이와 같이, 전압 파형이 진동을 시작하는 문턱값 전압을 발진 개시 문턱값(VRRO)이라 부른다. 상기 VRRO가 높으면 높을수록, IGBT는 턴 오프시에 발진하지 않음을 나타내므로, 바람직하다.
발진 개시 문턱값(VRRO)은, IGBT의 p형 베이스층과 n- 드리프트층간의 pn접합으로부터 n- 드리프트층으로 확대되는 공핍층(엄밀하게는, 정공이 존재하므로 공간 전하 영역)이, 복수의 프로톤 피크 중 최초로 도달하는 1단째의 프로톤 피크의 위치에 의존한다. 그 이유는, 다음과 같다. 턴 오프시에 공핍층이 표면의 p형 베이스층으로부터 n- 드리프트층으로 확대될 때, 공핍층 단부가 첫 번째의 n형 FS층에 도달함에 따라 그 확대가 억제되어, 축적 캐리어의 일소(sweep)가 약해진다. 그 결과, 캐리어의 고갈이 억제되어, 발진이 억제된다.
턴 오프시의 공핍층은, p베이스층과 n- 드리프트층간의 pn접합으로부터 콜렉터 전극을 향해 깊이 방향을 따라 확대된다. 이 때문에, 공핍층 단부가 최초로 도달하는 n형 FS층의 피크 위치는, pn접합에 가장 가까운 n형 FS층이 된다. 여기서, n-형 반도체 기판의 두께(이미터 전극과 콜렉터 전극간에 끼워진 부분의 두께)를 W0, 공핍층 단부가 최초로 도달하는 n형 FS층의 피크 위치의, 콜렉터 전극과 n-형 반도체 기판의 이면간의 계면으로부터의 깊이(이하, '이면으로부터의 거리'라 함)를 X로 한다. 여기서, 거리 지표(L)를 도입한다. 거리 지표(L)는, 하기의 (1) 식으로 나타내어진다.
[수학식 1]
Figure pct00001
… (1)
상기 (1) 식에 나타내는 거리 지표(L)는, 턴 오프시에, 콜렉터·이미터간 전압(VCE)이 전원 전압(VCC)이 될 때, pn접합으로부터 n- 드리프트층(21)으로 확대되는 공핍층(공간 전하 영역)의 단부(공핍층 단부)의, pn접합으로부터의 거리를 나타내는 지표이다. 평방근의 내부의 분수 중에서, 분모는 턴 오프시의 공간 전하 영역(간단하게는, 공핍층)의 공간 전하 밀도를 나타내고 있다. 주지의 푸아송(Poisson)의 식은, divE = ρ/ε로 나타내어지며, E는 전계 강도, ρ는 공간 전하 밀도로 ρ=q(p-n＋Nd-Na)이다. q는 전하소량(電荷素量), p는 정공 농도, n은 전자 농도, Nd는 도너 농도, Na는 억셉터 농도, εs는 반도체의 유전율이다.
상기 공간 전하 밀도(ρ)는, 턴 오프시에 공간 전하 영역(공핍층)을 빠져나가는 정공의 농도(p)와 n- 드리프트층의 평균적인 도너 농도(Ndm)로 기술(記述)되고, 전자 농도는 이들보다 무시할 수 있을 정도로 낮으며, 억셉터가 존재하지 않기 때문에, ρ≒q(p＋Ndm)로 나타낼 수 있다. 이때의 정공 농도(p)는, IGBT의 차단 전류에 의해 정해지며, 특히 소자의 정격 전류 밀도가 통전되어 있는 상황을 상정하기 때문에, p = JF/(qvsat)로 나타내어진다. JF는 소자의 정격 전류 밀도, vsat는 캐리어의 속도가 소정의 전계 강도로 포화된 포화 속도이다.
상기 푸아송의 식을 거리(x)로 2회 적분하고, 전압(V)으로서 E = -gradV(주지의 전계(E)와 전압(V)의 관계)이기 때문에, 경계 조건을 적당히 취하면, V = (1/2)(ρ/ε)x2가 된다. 이 전압(V)이, 정격 전압(BV)의 1/2로 했을 때에 얻어지는 공간 전하 영역의 길이(x)를, 상기의 거리 지표(L)로 하고 있다. 그 이유는, 인버터 등의 실제 기기(實機)에서는, 전압(V)이 되는 동작 전압(전원 전압)을, 정격 전압의 반값 정도로 하기 때문이다. FS층은, 도핑 농도를 n- 드리프트층보다 고농도로 함으로써, 턴 오프시에 확대되는 공간 전하 영역의 확장(expansion)을, n형 FS층에 있어서 확대되기 어렵게 하는 기능을 갖는다. IGBT의 콜렉터 전류가 MOS 게이트의 오프에 의해 차단 전류로부터 감소를 시작할 때, 공핍층이 최초로 도달하는 FS층의 피크 위치가, 이 공간 전하 영역 내에 있으면, 축적 캐리어가 n- 드리프트층에 잔존한 상태에서, 공간 전하 영역의 확장을 억제할 수 있으므로, 잔존 캐리어의 일소(sweep)가 억제된다.
실제의 턴 오프 동작은, 예컨대 IGBT 모듈을 주지의 PWM 인버터로 모터 구동할 때에는, 전원 전압이나 차단 전류가 고정이 아니라 가변적이다. 따라서, 이러한 경우에는, 공핍층이 최초로 도달하는 n형 FS층의 피크 위치의 바람직한 위치에, 어느 정도의 폭을 갖게 할 필요가 있다. 발명자들의 검토 결과, 공핍층이 최초로 도달하는 n형 FS층의 피크 위치의 이면으로부터의 거리(X)는, 도 13에 나타내는 바와 같게 된다. 도 13은, 본 발명에 관한 반도체 장치에 있어서 공핍층이 최초로 도달하는 FS층의 위치 조건을 나타내는 도표이다. 도 13에는, 정격 전압이 600V~6500V의 각각에 있어서, 최초로 공핍층 단부가 도달하는 n형 FS층의 피크 위치의 이면으로부터의 거리(X)를 나타낸다. 여기서, X=W0-γL로 두고, γ는 계수이다. 상기 γ를, 0.7~1.6까지 변화시켰을 때의 X를 나타내고 있다.
도 13에 나타내는 바와 같이, 각 정격 전압에서는, 소자(IGBT)가 정격 전압보다 10% 정도 높은 내압을 갖도록, 안전 설계를 한다. 그리고, 온 전압이나 턴 오프 손실이 각각 충분히 낮아지도록, 도 13에 나타내는 바와 같이 n-형 반도체 기판의 총 두께(연삭 등에 의해 얇게 한 후의 마무리시의 두께) 및 n-드리프트층의 평균적인 비저항으로 한다. 평균적이란, FS층을 포함한 n-드리프트층 전체의 평균 농도 및 비저항이다. 정격 전압에 의해, 정격 전류 밀도도 도 13에 나타내는 바와 같은 전형치(典型値)가 된다. 정격 전류 밀도는, 정격 전압과 정격 전류 밀도의 곱에 의해 정해지는 에너지 밀도가, 대략 일정한 값이 되도록 설정되며, 거의 도 13에 나타내는 값과 같이 된다. 이러한 값을 이용하여 상기 (1) 식에 따라 거리 지표(L)를 계산하면, 거리 지표(L)는 도 13에 기재한 값이 된다. 최초로 공핍층 단부가 도달하는 n형 FS층의 피크 위치의 이면으로부터의 거리(X)는, 상기 거리 지표(L)에 대해 γ를 0.7~1.6으로 한 값을 n-형 반도체 기판의 두께(W0)로부터 뺀 값이 된다.
이들 거리 지표(L) 및 n-형 반도체 기판의 두께(W0)의 값에 대하여, 턴 오프 발진이 충분히 억제되는, 최초로 공핍층 단부가 도달하는 FS층의 피크 위치의 이면으로부터의 거리(X)는, 다음과 같이 된다. 도 9는, 전압 파형이 진동을 시작하는 문턱값 전압에 대해 나타내는 특성도이다. 도 9에는, 상기 γ에 대한, VRRO의 의존성을, 전형적인 몇 개의 정격 전압(600V, 1200V, 3300V)에 대해 나타낸다. 여기서, 종축은, VRRO를 정격 전압(Vrate)으로 규격화한 값으로 한다. 3개의 정격 전압 모두, γ이 1.4 이하에서 VRRO를 급격히 높게 할 수 있음을 알 수 있다. γ이 0.8~1.3의 범위에서, 어떠한 정격 전압도 VRRO를 충분히 높게 할 수 있는 영역이다. 보다 바람직하게는, γ이 0.9~1.2의 범위이면, VRRO를 가장 높게 할 수가 있다.
상기 도 9에서 중요한 점은, 어떠한 정격 전압에 있어서도, VRRO를 충분히 높게 할 수 있는 γ의 범위는, 거의 같다(0.8~1.3)는 것이다. 이는, 공핍층이 최초로 도달하는 n형 FS층의 피크 위치의 이면으로부터의 거리(X)의 범위를, W0-L(즉γ=1)를 중심으로 하는 것이 가장 효과적이기 때문이다. 이러한 특징은, 정격 전압과 정격 전류 밀도의 곱이 대략 일정해지는 것에 기인한다. 이 때문에, 최초로 공핍층 단부가 도달하는 n형 FS층의 피크 위치의 이면으로부터의 거리(X)를 상기 범위로 함으로써, 턴 오프시에 IGBT는 축적 캐리어를 충분히 잔존시킬 수 있어, 턴 오프시의 발진 현상을 억제할 수가 있다. 따라서, 어느 정격 전압에 있어서든, 최초로 공핍층 단부가 도달하는 n형 FS층의 피크 위치의 이면으로부터의 거리(X)는, 거리 지표(L)의 계수(γ)를 상술한 범위로 하는 것이 좋다. 이로써, 턴 오프시의 발진 현상을 효과적으로 억제할 수가 있다.
상기의 γ의 범위를 만족하도록, 공핍층이 최초로 도달하는 FS층의 피크 위치의 이면으로부터의 거리(X)를 갖는 n형 FS층을 실제로 프로톤 조사로 형성하려면, 프로톤의 가속 에너지를, 이하에 나타내는 도 12의 특성 그래프로부터 결정하면 된다.
발명자들은 면밀히 연구한 결과, 프로톤의 비정(Rp)(n형 FS층의 피크 위치)과, 프로톤의 가속 에너지(E)에 대해, 프로톤의 비정(Rp)의 대수(log(Rp))를 x, 프로톤의 가속 에너지(E)의 대수(log(E))를 y로 하면, 하기 (2) 식의 관계가 있음을 발견하였다.
y = -0.0047x4 ＋ 0.0528x3 － 0.2211x2 ＋ 0.9923x ＋ 5.0474 … (2)
상기 (2) 식을 나타내는 특성 그래프를 도 12에 나타낸다. 도 12는, 본 발명에 관한 반도체 장치의 프로톤의 비정과 프로톤의 가속 에너지의 관계를 나타내는 특성도이다. 도 12에는, 프로톤의 원하는 비정을 얻기 위한 프로톤의 가속 에너지를 나타낸다. 도 12의 횡축은 프로톤의 비정(Rp)의 대수(log(Rp))이며, log(Rp)의 축 수치의 하측의 괄호 내에 대응되는 비정(Rp)(㎛)을 나타낸다. 또, 종축은 프로톤의 가속 에너지(E)의 대수(log(E))이며, log(E)의 축 수치의 좌측의 괄호 내에 대응되는 프로톤의 가속 에너지(E)를 나타낸다. 상기 (2) 식은, 프로톤의 비정(Rp)의 대수(log(Rp))와 가속 에너지의 대수(log(E))의 각 값을 x(=log(Rp))의 4차의 다항식으로 피팅(fitting)시킨 식이다.
또한, 상기의 피팅 식을 이용하여 원하는 프로톤의 평균 비정(Rp)으로부터 프로톤 조사의 가속 에너지(E)를 산출·설정하여, 프로톤을 실리콘에 주입한 경우의, 실제의 가속 에너지(E')와 실제로 확대 저항(SR) 측정법 등에 의해 얻어진 평균 비정(Rp')(프로톤 피크 위치)의 관계는, 이하와 같이 생각하면 된다. 가속 에너지의 산출치(E)에 대하여, 실제의 가속 에너지(E')가 E±5% 정도의 범위에 있으면, 실제의 비정(Rp')도 원하는 Rp에 대하여 ±5% 정도의 범위에 들어, 측정 오차의 범위 내가 된다. 이 때문에, 실제의 평균 비정(Rp')의 Rp로부터의 편차가, IGBT의 전기적 특성에 주는 영향은, 무시할 수 있을 정도로 충분히 작다. 따라서, 실제의 가속 에너지(E')가 산출치 E±5%의 범위에 있으면, 실제의 평균 비정(Rp')은 실질적으로 설정한 대로의 Rp인 것으로 판단할 수가 있다. 실제의 가속기에서는, 가속 에너지(E)와 비정(Rp)은 모두 상기의 범위(±5%)에 들 수 있으므로, E'와 Rp'는, 원하는 Rp와 산출치(E)로 나타내어지는 상술한 피팅 식에 따르고 있는 것으로 생각하여도, 전혀 지장이 없다.
상기 (2) 식을 이용함으로써, 원하는 프로톤의 비정(Rp)을 얻는데 필요한 프로톤의 가속 에너지(E)를 구할 수가 있다. 상술한 FS층을 형성하기 위한 프로톤의 각 가속 에너지(E)도, 상기 (2) 식을 이용하고 있으며, 실제로 상기의 가속 에너지로 프로톤을 조사한 시료를 주지의 확대 저항 측정법(SR법)에 의해 측정한 실측치와도 잘 일치한다. 따라서, 상기 (2) 식을 이용함으로써, 매우 양호한 정밀도로, 프로톤의 비정(Rp)에 근거하여 필요한 프로톤의 가속 에너지(E)를 예측할 수 있게 되었다.
이상, 설명한 바와 같이, 실시형태 4에 의하면, 실시형태 1과 같은 효과를 얻을 수가 있다.
이상에 있어서 본 발명에서는, IGBT를 예로 설명하고 있지만, 이것으로 한정되지 않으며, 다이오드 등에도 적용할 수 있다. 또, 본 발명은, 예컨대 내압 600V, 1200V, 1700V, 3300V, 4500V 및 6000V 등의 반도체 장치에 적용 가능하다.
(산업상의 이용 가능성)
이상과 같이, 본 발명에 관한 반도체 장치 및 반도체 장치의 제조 방법은, 컨버터, 인버터 등의 전력 변환 장치 등에 사용되는 파워 반도체 장치에 유용하다.
1; n-드리프트층(고저항 반도체층)
2; n+이미터층
3; n형 FS층
4; p콜렉터층
6a, 16a, 26a; 1단째
6b, 16b, 26b; 2단째
6c, 16c, 26c; 3단째
6d, 26d; 4단째
7; 디스오더(disorder)
10; IGBT

Claims (9)

  1. n형 반도체 기판의 일방(一方)의 주면(主面)측에 설치된 내압 유지용 pn접합과, 상기 n형 반도체 기판의 타방(他方)의 주면측의 내부에 설치되고, 또한 상기 n형 반도체 기판보다 저(低)저항인, 상기 내압 유지용 pn접합으로부터의 공핍층의 확대를 억제하기 위한 n형 필드 스톱층을 구비한 반도체 장치의 제조 방법으로서,
    상기 n형 반도체 기판의 타방의 주면으로부터 복수회의 프로톤 조사(照射)를 반복적으로 행하여, 상기 n형 반도체 기판의 타방의 주면측의 내부에 상기 n형 필드 스톱층을 형성하는 프로톤 조사 공정을 포함하며,
    상기 프로톤 조사 공정에서는, 상기 프로톤 조사를 반복할 때마다, 전회(前回)의 상기 프로톤 조사에서 남겨진 디스오더(disorder)에 의한 이동도 저하를 보상하도록 차회(次回)의 상기 프로톤 조사를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 프로톤 조사 공정에서는, 전회의 상기 프로톤 조사의 조사 깊이보다 차회의 상기 프로톤 조사의 조사 깊이를 얕게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 프로톤 조사 공정에서는, 2회째 이후의 상기 프로톤 조사를, 그 1회 앞의 상기 프로톤 조사에 의해 형성된 상기 디스오더의 위치에 근거하여 상기 프로톤 조사를 반복하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3항에 있어서,
    상기 프로톤 조사 공정에서는, 2회째 이후의 상기 프로톤 조사에 의해 형성되는 불순물 농도 분포의 피크에 의해, 1회째의 상기 프로톤 조사에 의해 형성되는 상기 디스오더에 의해 불순물 농도가 낮아진 부분이 보상되도록, 상기 프로톤 조사의 가속 에너지 및 도즈량을 조절하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 프로톤 조사 공정에서는, 전회의 상기 프로톤 조사 후에 디스오더에 의해 가장 이동도가 저하되어 있는 깊이를, 차회의 상기 프로톤 조사의 조사 깊이로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 프로톤 조사의 가속 에너지(E)의 상용대수치(log(E))를 y로 하고, 상기 프로톤 조사의 상기 타방의 주면으로부터의 평균 비정(Rp)의 상용대수치(log(Rp))를 x로 했을 때에, y = －0.0047x4 ＋ 0.0528x3 － 0.2211x2 ＋ 0.9923x ＋ 5.0474를 만족하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 반도체 장치가 다이오드 또는 IGBT인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. n형 반도체 기판의 일방(一方)의 주면(主面)측에 설치된 내압(耐壓) 유지용 pn접합과,
    상기 n형 반도체 기판의 타방(他方)의 주면측의 내부에 설치되고, 또한 상기 n형 반도체 기판보다 저저항인, 상기 내압 유지용 pn접합으로부터의 공핍층의 확대를 억제하기 위한 n형 필드 스톱층
    을 구비하고,
    상기 n형 필드 스톱층은, 상기 n형 반도체 기판의 깊이 방향의 다른 위치에 복수의 불순물 농도 피크를 갖는 불순물 농도 분포를 이루며,
    복수의 상기 불순물 농도 피크 중, 가장 상기 n형 반도체 기판의 일방의 주면측인 상기 불순물 농도 피크는, 상기 n형 반도체 기판의 타방의 주면으로부터 15㎛ 이상의 깊이에 위치하고,
    상기 n형 필드 스톱층의 상기 불순물 농도 피크의 위치와 상기 n형 반도체 기판의 타방의 주면간의 거리는, 상기 불순물 농도 피크의 상기 n형 반도체 기판의 일방의 주면측에 이웃하는 상기 불순물 농도 피크의 위치와 상기 n형 반도체 기판의 타방의 주면과의 거리의 반(半分) 이상인 것을 특징으로 하는 반도체 장치.
  9. 제 8항에 있어서,
    복수의 상기 불순물 농도 피크 중, 가장 상기 n형 반도체 기판의 타방의 주면측인 상기 불순물 농도 피크는, 상기 n형 반도체 기판의 타방의 주면으로부터 6㎛ 이상 15㎛ 이하의 깊이에 위치하는 것을 특징으로 하는 반도체 장치.
KR1020147012992A 2011-12-15 2012-12-14 반도체 장치 및 반도체 장치의 제조방법 KR101702942B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011274902 2011-12-15
JPJP-P-2011-274902 2011-12-15
PCT/JP2012/082582 WO2013089256A1 (ja) 2011-12-15 2012-12-14 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028809A Division KR101825500B1 (ko) 2011-12-15 2012-12-14 반도체 장치 및 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20140101733A true KR20140101733A (ko) 2014-08-20
KR101702942B1 KR101702942B1 (ko) 2017-02-06

Family

ID=48612695

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147012992A KR101702942B1 (ko) 2011-12-15 2012-12-14 반도체 장치 및 반도체 장치의 제조방법
KR1020167028809A KR101825500B1 (ko) 2011-12-15 2012-12-14 반도체 장치 및 반도체 장치의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167028809A KR101825500B1 (ko) 2011-12-15 2012-12-14 반도체 장치 및 반도체 장치의 제조방법

Country Status (6)

Country Link
US (5) US9368577B2 (ko)
EP (1) EP2793266B1 (ko)
JP (2) JP5741712B2 (ko)
KR (2) KR101702942B1 (ko)
CN (2) CN107195677B (ko)
WO (1) WO2013089256A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP6020553B2 (ja) 2012-03-19 2016-11-02 富士電機株式会社 半導体装置の製造方法
JP5880690B2 (ja) 2012-03-30 2016-03-09 富士電機株式会社 半導体装置の製造方法
EP2913854B1 (en) 2012-10-23 2020-05-27 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing same
DE112014003712T5 (de) * 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6332446B2 (ja) * 2014-06-12 2018-05-30 富士電機株式会社 半導体装置
WO2016051970A1 (ja) 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
DE102014117538A1 (de) * 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
WO2016203545A1 (ja) * 2015-06-16 2016-12-22 三菱電機株式会社 半導体装置の製造方法
DE112016000170T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
CN108292686B (zh) 2015-12-02 2021-02-12 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
JP6676988B2 (ja) 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
JP6508099B2 (ja) 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
CN109075213B (zh) * 2016-11-16 2021-10-15 富士电机株式会社 半导体装置
JP7020185B2 (ja) * 2017-03-15 2022-02-16 富士電機株式会社 半導体装置
JP6661575B2 (ja) * 2017-06-20 2020-03-11 三菱電機株式会社 半導体装置およびその製造方法
JP6833038B2 (ja) * 2017-07-19 2021-02-24 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020100997A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
DE112020001029T5 (de) 2019-10-11 2021-11-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
CN113767477A (zh) 2019-10-17 2021-12-07 富士电机株式会社 半导体装置和半导体装置的制造方法
JP6981582B2 (ja) * 2019-12-17 2021-12-15 富士電機株式会社 半導体装置
CN113471273A (zh) * 2020-03-31 2021-10-01 比亚迪半导体股份有限公司 绝缘栅双极型晶体管及制备方法、电子设备
US11527618B2 (en) 2020-07-18 2022-12-13 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET
WO2022107368A1 (ja) 2020-11-17 2022-05-27 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2022092731A (ja) 2020-12-11 2022-06-23 株式会社東芝 半導体装置
JP2024029821A (ja) 2022-08-23 2024-03-07 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533047A (ja) 2000-05-05 2003-11-05 インターナショナル・レクチファイヤー・コーポレーション パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法
JP2004079878A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 半導体装置及びその製造方法
US20050116249A1 (en) 2003-10-24 2005-06-02 Infineon Technologies Ag Semiconductor diode and production method suitable therefor
US20060081923A1 (en) 2004-09-30 2006-04-20 Infineon Technologies Ag Semiconductor device and fabrication method suitable therefor
JP2006344977A (ja) 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
US20070120170A1 (en) 2005-10-13 2007-05-31 Infineon Technologies Austria Ag Vertical semiconductor device
US20080001257A1 (en) 2006-06-30 2008-01-03 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193218A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd 荷電粒子注入方法及び結晶欠陥層を有する半導体装置
DE50106752D1 (de) * 2000-04-27 2005-08-25 Sika Schweiz Ag Zuerich Statisches Mischelement und Statikmischer sowie Verwendung derselben
JP5228282B2 (ja) * 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
US7989888B2 (en) 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
US8466491B2 (en) * 2011-05-12 2013-06-18 Infineon Technologies Austria Ag Semiconductor component with improved softness
EP2913854B1 (en) * 2012-10-23 2020-05-27 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533047A (ja) 2000-05-05 2003-11-05 インターナショナル・レクチファイヤー・コーポレーション パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法
JP2004079878A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 半導体装置及びその製造方法
US20050116249A1 (en) 2003-10-24 2005-06-02 Infineon Technologies Ag Semiconductor diode and production method suitable therefor
US20060081923A1 (en) 2004-09-30 2006-04-20 Infineon Technologies Ag Semiconductor device and fabrication method suitable therefor
US20090186462A1 (en) 2004-09-30 2009-07-23 Anton Mauder Semiconductor device and Fabrication method
JP2006344977A (ja) 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
US20070120170A1 (en) 2005-10-13 2007-05-31 Infineon Technologies Austria Ag Vertical semiconductor device
US20080001257A1 (en) 2006-06-30 2008-01-03 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
EP2793266B1 (en) 2020-11-11
CN107195677A (zh) 2017-09-22
EP2793266A4 (en) 2015-07-22
US20180331176A1 (en) 2018-11-15
JPWO2013089256A1 (ja) 2015-04-27
US10056449B2 (en) 2018-08-21
US10199453B2 (en) 2019-02-05
JP2015130523A (ja) 2015-07-16
US9368577B2 (en) 2016-06-14
US20170345888A1 (en) 2017-11-30
US9722016B2 (en) 2017-08-01
JP6172184B2 (ja) 2017-08-02
US20160268366A1 (en) 2016-09-15
CN107195677B (zh) 2021-02-05
US20140246750A1 (en) 2014-09-04
JP5741712B2 (ja) 2015-07-01
KR20160122864A (ko) 2016-10-24
US10651269B2 (en) 2020-05-12
KR101702942B1 (ko) 2017-02-06
US20190181221A1 (en) 2019-06-13
CN103946983B (zh) 2017-05-31
CN103946983A (zh) 2014-07-23
EP2793266A1 (en) 2014-10-22
WO2013089256A1 (ja) 2013-06-20
KR101825500B1 (ko) 2018-02-05

Similar Documents

Publication Publication Date Title
KR101702942B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
US10566440B2 (en) Production method for semiconductor device
JP6020553B2 (ja) 半導体装置の製造方法
JP5374883B2 (ja) 半導体装置およびその製造方法
JP5594336B2 (ja) 半導体装置およびその製造方法
JP5754545B2 (ja) 半導体装置および半導体装置の製造方法
US20150179441A1 (en) Semiconductor device and method for manufacturing the same
TWI590460B (zh) 半導體裝置及其製造方法
WO2013147274A1 (ja) 半導体装置の製造方法
JPWO2013073623A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 4