CN107195677B - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN107195677B
CN107195677B CN201710307511.1A CN201710307511A CN107195677B CN 107195677 B CN107195677 B CN 107195677B CN 201710307511 A CN201710307511 A CN 201710307511A CN 107195677 B CN107195677 B CN 107195677B
Authority
CN
China
Prior art keywords
impurity concentration
semiconductor substrate
type semiconductor
proton irradiation
concentration peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710307511.1A
Other languages
English (en)
Other versions
CN107195677A (zh
Inventor
泷下博
吉村尚
宫崎正行
栗林秀直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107195677A publication Critical patent/CN107195677A/zh
Application granted granted Critical
Publication of CN107195677B publication Critical patent/CN107195677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

从作为n‑漂移层的n型半导体基板的背面重复进行多次质子照射，在n‑漂移层的基板背面侧的内部，形成电阻比n型半导体基板低的n型FS层。进行用于形成该n型FS层的多次质子照射时，为了补偿前次的质子照射中残留的无序(7)所导致的迁移率降低，进行下次的质子照射。此时，对于第二次之后的质子照射，以利用其前一次的质子照射形成的无序(7)的位置为目标进行质子照射。由此，即使在质子照射和热处理后，也能够形成无序(7)也少、能够抑制漏电流的增加等的特性不良的产生、并且具有高浓度的氢相关施主层的n型FS层。

Description

半导体装置和半导体装置的制造方法
本申请是申请日为2012年12月14日、申请号为201280056282.6(国际申请号为PCT/JP2012/082582)、发明名称为“半导体装置和半导体装置的制造方法”的专利申请的分案申请。
技术领域
本发明涉及一种半导体装置和半导体装置的制造方法。
背景技术
对旋转电机和/或伺服电机的控制不可缺少的转换器-变频器等电力转换装置是众所周知的。为了使这样的电力转换装置达到高效率、省电的目的，强烈要求搭载于它们之上的功率二极管和/或绝缘栅双极晶体管(IGBT)等半导体装置满足低损耗化。
作为针对这样的低损耗化的要求的改善对策之一，关于二极管和/或IGBT，已知有通过使构成元件结构的半导体层中电阻最高且为厚层的漂移层变薄，从而减少通态电流导致的电压下降而减少通态损耗的电场终止(FS)层结构。该FS层结构是在距离漂移层的耐压主结远的一侧的漂移层内部，设置杂质浓度高于漂移层且与漂移层相同导电型的FS层的结构。通过设置该FS层，从而在断开时可以抑制从耐压主结向高电阻的漂移层中延伸的耗尽层，所以即使削薄漂移层也能够防止穿通。
另一方面，在制作(制造)功率设备时，为了降低成本，使用利用FZ(浮动区域硅精炼)法从铸锭切出的晶片(以下，称为FZ晶片)。FZ晶片在投入制造工序时为了减少晶片破裂以厚度600μm以上的厚板状态被投入，但最终为了降低通态损耗而在制造工序中被薄板化且被研磨至设计耐压所必要的较薄的厚度。特别是，对于IGBT等的MOS(金属－氧化膜－半导体)型器件，在FZ晶片的表面侧形成MOS栅极结构、周边耐压结构以及金属电极膜等之后，对FZ晶片的背面侧进行用于削薄FZ晶片的研磨。而且，研磨FZ晶片的背面而削薄晶片厚度后，在FZ晶片被研磨的背面侧形成FS层和/或集电极层。因此，在以往方法中，受到如下的制约，即在对FZ晶片的表面侧的半导体功能层不产生不良影响的条件下形成FS层。因此，形成FS层是不容易的，通常使用扩散系数大的n型杂质元素等来形成FS层。应予说明，除了使用以结晶纯度高的多晶硅为原料的FZ晶片之外，有时还使用以CZ晶片为原料的FZ晶片、或高比电阻的CZ晶片。
另外，最近也开发了利用基于质子照射的施主化来形成FS层的方法。基于该质子照射的FS层的形成方法是如下的一种方法，对FZ硅晶圆照射质子离子(H+)而生成的结晶缺陷通过热处理恢复，并且在FZ硅晶圆内部的质子的平均飞程Rp的附近使质子施主化而形成高浓度的n型区域。
通过质子照射形成高浓度的n型区域时，已有在质子的照射位置发生电子/空穴的迁移率的降低的记述(例如，参照下述专利文献1)。另外，通过质子照射形成高浓度的n型区域时，已经提出了用于形成阻止区域(FS层)的质子照射条件和质子照射后的优选的热处理条件(例如，参照下述专利文献3～7)。还记载了如下的内容，即质子与其它的离子不同，由于通过与半导体层内的结晶缺陷结合而恢复载流子浓度，所以质子照射时半导体层内生成的结晶缺陷浓度越高，可得到越高的载流子浓度(例如，参照下述专利文献2)。
另外，下述专利文献1中，对于由质子照射引起的电子/空穴的迁移率降低的区域有记述。根据该记述做了如下报告，即在晶片的背面附近利用质子照射生成的高浓度的结晶缺陷层使载流子的迁移率降低。下述专利文献2中记述了，通过热处理使利用质子照射生成的结晶缺陷恢复时，按照由质子形成的施主层不消失的程度使结晶缺陷残留。这些记述的原因是，与通常的磷(P)、砷(As)这样的存在于硅(Si)的晶格位置的杂质原子交换最外壳的电子相比，由氢(H)引起的施主(以下，称为氢相关施主)从由利用质子照射形成于硅的多个晶格缺陷(多个空穴等)和被照射的氢原子构成的复合缺陷供给电子而引起的。
现有技术文献
专利文献
专利文献1:美国专利申请公开第2005/0116249号说明书
专利文献2:日本特开2006－344977号公报
专利文献3:美国专利申请公开第2006/0081923号说明书
专利文献4:日本特表2003－533047号公报
专利文献5:美国专利申请公开第2009/0186462号说明书
专利文献6:美国专利申请公开第2008/0001257号说明书
专利文献7:美国专利申请公开第2007/0120170号说明书
发明内容
然而，如上述那样利用质子照射形成浓度比半导体基板(FZ晶片)的杂质浓度高的氢相关施主的情况下，由于质子照射在半导体基板内导入较多的无序(是晶格缺陷密度大，且原子距离结晶位置的移动宽度大的状态，接近于非晶体的状态)，其结果，载流子的迁移率也比结晶中的理想值低很多。以这样的状态制作器件的情况下，在器件上施加电压时扩展的耗尽层到达残有无序的区域时，从缺陷中心产生大量的载流子，产生超过允许范围的大小的漏电流。另外，载流子的迁移率降低，所以IGBT的通态电压增加，导通损耗增大。并且，半导体基板内的无序区域成为再结合中心，因而载流子浓度降低，关断时载流子容易枯竭，也成为关断振荡的原因。
为了消除这样的问题，利用退火使半导体基板内的结晶缺陷恢复而除去无序的情况下，由于氢相关施主其本身是复合缺陷，所以利用用于除去无序的退火，氢相关施主本身也将消失。如此，在确保所希望的氢相关施主浓度与除去残留于半导体基板内的无序之间存在折衷选择的关系。为了改善该折衷选择的关系，需要在半导体基板内残留氢相关施主，并且充分除去无序，但实现这样的状态的方法还没有被明确。因此，当务之急是开发即使充分除去无序也能够确保所希望的氢相关施主浓度的新的手段。
另外，为了得到良好的开关特性，需要在距离半导体基板的背面至少比15μm还要深的区域形成FS层。然而，发明人等确认了，为了在距离半导体基板的背面至少比15μm还深的区域形成FS层而将质子照射的平均飞程设定为15μm以上时，从半导体基板的背面至15μm的深度为止的质子通过的区域成为基于扩展电阻测定法(SR：Spread－ResistanceProfiling)测定的载流子浓度与半导体基板的掺杂浓度相比极低的区域、即无序的区域。
图8是表示以往的质子照射的平均飞程与载流子浓度的关系的特性图。图8中示出了对硅基板照射质子，在350℃下进行热处理后，利用SR法测定的硅基板的载流子浓度。图8(a)是使质子照射的平均飞程为50μm的情况，图8(b)是使质子照射的平均飞程相同地为20μm的情况，图8(c)是使质子照射的平均飞程为10μm的情况。横轴分别为质子距离入射面的距离(深度)。图8(c)的质子照射的平均飞程10μm中，质子的通过区域尤其没有观察到载流子浓度的降低。另一方面，图8(b)的质子照射的平均飞程20μm中，载流子浓度变得比基板浓度还低，能够观察到载流子浓度的降低。即，残留有无序状态的区域。并且，可知图8(a)的质子照射的平均飞程50μm中，通过区域的载流子浓度的下降显著，残留较多的无序部分。如此，在半导体基板内存在无序区域的情况下，如上所述，漏电流和/或导通损耗增大，所以需要除去无序结构。
为了消除上述以往技术的问题点，本发明的目的在于提供无序的程度小、且具备氢相关施主浓度高的区域的半导体装置及半导体装置的制造方法。
为了解决上述的课题，实现本发明的目的，从而本发明的半导体装置的制造方法是具备耐压保持用pn结和n型电场终止层的半导体装置的制造方法，所述耐压保持用pn结设置于n型半导体基板的一个主面侧，所述n型电场终止层设置于上述n型半导体基板的另一个主面侧的内部，且电阻比上述n型半导体基板低，用于抑制耗尽层从上述耐压保持用pn结扩展，具有以下特征。进行质子照射工序，即从上述n型半导体基板的另一个主面重复进行多次质子照射，在上述n型半导体基板的另一个主面侧的内部形成上述n型电场终止层。在上述质子照射工序中，以每重复进行一次上述质子照射对前一次的上述质子照射中残留的无序所导致的迁移率降低进行补偿的方式进行下一次的上述质子照射。
另外，本发明的半导体装置的制造方法在上述的发明的基础上，优选在上述质子照射工序中，使下一次的上述质子照射的照射深度比前一次的上述质子照射的照射深度浅。
另外，本发明的半导体装置的制造方法在上述的发明的基础上，优选在上述质子照射工序中，优选使对于第二次之后的上述质子照射基于通过其第一次的上述质子照射而形成的上述无序的位置重复进行上述质子照射。
另外，本发明的半导体装置的制造方法在上述的发明的基础上，优选在上述质子照射工序中，以通过第二次之后的上述质子照射形成的杂质浓度分布的峰来以补偿通过第一次的上述质子照射形成的上述无序而导致的杂质浓度变低的部分的方式，调节上述质子照射的加速能量和剂量。
另外，本发明的半导体装置的制造方法在上述的发明的基础上，优选在上述质子照射工序中，将前一次的上述质子照射后因无序导致迁移率降得最低的深度作为下一次的上述质子照射的照射深度。
另外，本发明的半导体装置的制造方法在上述的发明的基础上，优选将上述质子照射的加速能量E的常用对数值log(E)设定为y，将上述质子照射的从上述另一个主面起算的平均飞程Rp的常用对数值log(Rp)设定为x时，满足y＝-0.0047x4+0.0528x3-0.2211x2+0.9923x+5.0474。
另外，本发明的半导体装置的制造方法在上述的发明的基础上，本发明的半导体装置可以为二极管或者IGBT。
另外，为了解决上述的课题，实现本发明的目的，从而本发明的半导体装置具有如下特征。在n型半导体基板的一个主面侧设置耐压保持用pn结。在上述n型半导体基板的另一个主面侧的内部，设置电阻比上述n型半导体基板低的用于抑制耗尽层从上述耐压保持用pn结扩展的n型电场终止层。上述n型电场终止层形成在上述n型半导体基板的深度方向的不同位置具有多个杂质浓度峰的杂质浓度分布。多个上述杂质浓度峰中，最靠近上述n型半导体基板的一个主面侧的上述杂质浓度峰位于距离上述n型半导体基板的另一个主面有15μm以上的深度。上述n型电场终止层的上述杂质浓度峰的位置与上述n型半导体基板的另一个主面之间的距离是该杂质浓度峰中的与上述n型半导体基板的一个主面侧相邻的上述杂质浓度峰的位置与上述n型半导体基板的另一个主面的距离的一半以上。
另外，本发明的半导体装置在上述的发明的基础上，优选多个上述杂质浓度峰中，最靠近上述n型半导体基板的另一个主面侧的上述杂质浓度峰位于距离上述n型半导体基板的另一个主面有6μm以上且15μm以下的深度。
根据本发明的半导体装置和半导体装置的制造方法，能起到能够减少质子照射和热处理后存在于半导体基板内的无序的程度这样的效果。另外，根据本发明的半导体装置和半导体装置的制造方法，能起到能够抑制漏电流的增加等特性不良的产生，并且形成氢相关施主浓度高的区域这样的效果。
附图说明
图1为表示实施方式1的半导体装置的n型FS层的杂质浓度曲线的特性图。
图2为示意表示一般的IGBT的结构的剖视图。
图3为表示实施方式1的半导体装置的制造方法的概要的流程图。
图4为表示实施方式1的半导体装置的n型FS层的杂质浓度曲线的另一个例子的特性图。
图5为表示实施方式2的半导体装置的n型FS层的杂质浓度曲线的特性图。
图6为表示实施方式3的半导体装置的n型FS层的杂质浓度曲线的特性图。
图7为表示实施方式3的半导体装置的n型FS层的杂质浓度曲线的另一个例子的特性图。
图8为表示以往的质子照射的平均飞程与载流子浓度的关系的特性图。
图9为关于使电压波形开始振动的阈值电压示出的特性图。
图10为表示一般的IGBT的构成和净掺杂浓度的说明图。
图11为IGBT的关断时的振荡波形。
图12为表示本发明的半导体装置的质子的飞程与质子的加速能量的关系的特性图。
图13为表示本发明的半导体装置中耗尽层最初到达的FS层的位置条件的图表。
具体实施方式
以下参照附图，对本发明的半导体装置和半导体装置的制造方法的优选实施方式进行详细的说明。本说明书和附图中，对于以n或p标记的层、区域，分别指电子或空穴为多数载流子。另外，对n或p附加的+和－分别指与没有附加的层、区域相比杂质浓度相对高或低。应予说明，以下的实施方式的说明和附图中，对相同的构成标记相同的附图标记，省略重复的说明。本发明只要不超过其主旨，就不限定于以下说明的实施方式的记载。
(实施方式1)
图2是示意表示一般的IGBT的结构的剖视图。图2(a)中示出了具有利用一般的以往的质子照射法形成的n型FS(电场终止)层3的IGBT的概略剖视图。图2(b)中示出了利用公知的扩展电阻测定(SR)法测定的n型FS层3的杂质浓度曲线。但是，对于以IGBT为例进行说明的本发明的半导体装置的概略剖视图，也构成与图2(a)相同的层结构。因此，本发明的半导体装置的说明中也以图2(a)作为剖视图使用。利用本发明的半导体装置的制造方法制造的IGBT与利用以往的方法制造的IGBT的不同点是图2(b)所示的n型FS层3的杂质浓度曲线。本发明的IGBT的n型FS层3的杂质浓度曲线如后所述。
图10是表示一般的IGBT的构成和净掺杂浓度的说明图。图10所示的一般的IGBT中，在由n型半导体基板构成的n-漂移层1(高电阻半导体层)的一个主面侧形成有由p基底层33、n+发射层2、栅极绝缘膜43以及栅电极42构成的MOS栅极结构。应予说明，图2(a)中，为了简化图示，省略MOS栅极结构的n+发射层2以外的构成部。在n-漂移层1的另一个主面侧形成有杂质浓度比n-漂移层1高、利用质子照射形成的n型FS层3和与n型FS层3的表面(另一个主面)侧相接的p集电极层4。n型FS层3在基板深度方向不同的位置具备多个杂质浓度峰(质子峰)的第1段6a、第2段6b、第3段6c。各质子峰距发射电极31的距离例如依次为60μm、90μm、115μm。在基板表面侧，形成与p基底层33、n+发射层2接触的发射电极31。在基板背面，形成有与p集电极层4接触的集电极32。应予说明，以与p集电极层4相接的方式形成有n型止漏层38，但没有也可。
如此，利用质子照射形成n型FS层3本身是公知的技术。然而，如上述的专利文献1、2中记载的那样，为了形成利用质子照射而施主化的层(以下，称为氢相关施主层)，需要通过质子照射后的退火处理使伴随质子照射而产生的结晶缺陷不恢复而残留。上述的以往方法中，由于在n型FS层3内残留了结晶缺陷，因此n型FS层3的杂质浓度峰(以下，称为质子峰)6a变大，但由于无序7也残留，所以有时发生由无序7导致的漏电流增大等问题。
本发明的特征在于，改善利用质子照射形成该n型FS层3的情况下用于抑制n型FS层3内产生的无序7的发生的质子照射方法。对于IGBT 10的其他的部分(基板表面的MOS栅极结构、氧化膜、pn结、电极、保护膜等)，可以利用与公知的制造方法相同的制造方法来形成。因此，以下的说明中，对于公知的IGBT的制造方法的部分省略详细的说明。
首先，对于实施方式1的半导体装置的制造方法，以制造IGBT的情况为例参照图3进行说明。图3是表示实施方式1的半导体装置的制造方法的概要的流程图。首先，利用一般的方法，进行在n型半导体基板(晶片)的表面形成由p基底层(未图示)、n+发射层2、栅极绝缘膜(未图示)、栅电极(未图示)等构成的MOS栅极结构等的表面形成工序(图3(a))。
接着，进行表面Al电极工序，即形成在p基底层与n+发射层2的两表面共通导电接触的、例如由铝(Al)电极构成的发射电极(未图示)(图3(b))。接下来，进行在n型半导体基板的表面侧形成作为表面保护膜的聚酰亚胺膜的表面保护膜形成工序(图3(c))。接着，为了将n型半导体基板减少至通过与耐压的关系决定的所需要的厚度，进行研磨n型半导体基板的背面的晶片薄板化工序(图3(d))。
接下来，在n型半导体基板被研削的背面侧进行多次质子照射和硼(B)的离子注入后，进行利用退火处理形成n型FS层3和p集电极层4的背面扩散层工序(图3(e))。而且，通过利用真空溅射法等进行形成与p集电极层4的表面导电接触的作为集电极的金属膜的背面电极工序(图3(f))，完成实施方式1的FS结构的IGBT。
利用上述的背面扩散层工序中的多次质子照射，n型FS层3形成在基板深度方向的不同的位置具有多个杂质浓度峰(质子峰)的杂质浓度曲线。以下，将利用第m次的质子照射形成的质子峰作为第m段6n的质子峰(m＝1、2、…，n＝a、b、…)。关于背面扩散层工序中的多次质子照射方法，将在后面进行描述。
接下来，对n型FS层3的杂质浓度曲线进行说明。图1是表示实施方式1的半导体装置的n型FS层的杂质浓度曲线的特性图。图1示出制造图2(a)所示的半导体装置时，从n型半导体基板的背面进行质子照射，并进行退火处理后的n型FS层3的杂质浓度曲线。纵轴为n型FS层3的杂质浓度，横轴为距离n型半导体基板的背面的深度。图1所示的n型FS层3的杂质浓度曲线可以通过公知的SR法而得到(图4～7也相同)。在测定装置等中，根据扩展电阻换算比电阻和载流子浓度时所使用的迁移率的值通常使用硅结晶的迁移率的值。因此，被换算的载流子浓度反映实际的迁移率的降低，算出浓度要比活性化掺杂剂浓度低。
图1表示反复进行质子照射和退火处理直到无序消失或者无序的程度变小为止时的n型FS层3的杂质浓度曲线的推移(在图5～7中也相同)。图1(a)是第1次质子照射和退火处理后的n型FS层3的杂质浓度曲线。如图1(a)所示，在第1次质子照射和退火处理后，杂质浓度高的一个山(质子峰，第1段6a)形成于距离n型FS层3的基板背面较深的位置，但在其照射面侧(基板背面侧)有与硅基板(半导体基板)的杂质浓度相比杂质浓度大幅降低的无序7的区域(以虚线包围的部分)。即，图1(a)表示具有无序7的情况下，由扩展电阻换算的杂质浓度中反映了迁移率的降低，从而以杂质浓度的降低呈现的情况。
图1(b)是第2、3次的质子照射和退火处理后的n型FS层3的杂质浓度曲线。图1(b)是将第2段6b的质子峰形成于与基板背面和第1段6a的质子峰位置之间的中间位置相比靠近基板背面的位置时的n型FS层3的杂质浓度曲线。另外，图1(b)中，在进一步靠近基板背面的位置形成第3段6c的质子峰。如图1(b)所示，即使在第2、3次的质子照射和退火处理后，在第1段6a的质子峰与第2段6b的质子峰之间的区域，也残留有与硅基板的杂质浓度相比杂质浓度大幅降低的无序7。如图1(a)、1(b)所示，无序7的区域形成于n型FS层3内的情况下，关闭时从IGBT 10的耐压主结延伸的耗尽层侵入无序7的区域时，无序7变成漏电流的产生中心，漏电流增加，因而不优选。
以下，对能够抑制前述的图1(a)、1(b)所示的n型FS层3内的杂质浓度的降低(迁移率的降低)的实施方式1的质子照射方法进行详细的说明。图1(c)是调整照射位置进行第2次质子照射和退火处理后，进行第3次的质子照射和退火处理时的n型FS层3的杂质浓度曲线。在实施方式1中，进行在IGBT 10的背面侧形成n型FS层3的第1次质子照射后，从基板背面侧改变质子的加速能量等的照射条件，并且在与第1段6a的质子峰位置相比靠近基板背面的位置依次进行多次质子照射，进行退火处理。即，图1(a)所示的第1次质子照射后，利用多次质子照射在n型FS层3内形成氢相关施主层，补偿n型FS层3的氢相关施主浓度。由此，如图1(c)所示，可以减少第1次质子照射中形成的无序7的程度(由无序7导致的杂质浓度的降低程度)、或者去除无序7。无序7的程度减少的原因被推测为所注入的质子(即氢原子)以无序7的程度最大的部分中存在的悬挂键为终端。
具体而言，首先，在第1次质子照射后，利用SR法测定由第1次质子照射形成的无序7的分布。然后，基于距离无序7的基板背面的深度，以减少无序7的程度或者去除无序7的方式，相对于图1(a)的n型FS层3的杂质浓度曲线，在图1(a)的与第1段6a的质子峰位置相比靠近基板背面的位置、例如图1(a)中以箭头表示的第2、3段照射位置分别进行第2、3次质子照射。第1～3次质子照射分别以不同的加速能量进行。如上述那样，将第2段6b的质子峰形成在与基板背面和第1段6a的质子峰之间的中间位置相比靠近基板背面的位置的情况下，在第1段6a的质子峰与第2段6b的质子峰的中间位置残留有无序7(图1(b))。该原因是第2段6b的质子峰位置不适宜引起。具体而言，第1段6a的质子峰位置与第2段6b的质子峰位置之间的距离b比第2段6b的质子峰位置与照射面(基板背面)之间的距离a大，其结果，第2段6b的质子峰(氢相关施主层)的掺杂的补偿效果变小。
因此，如图1(c)所示，可知将第2次质子照射位置设为由第1次质子照射产生的无序7的位置或者其附近，则几乎可以去除无序7。因此，如图1(c)所示，调整第2次质子照射位置，增大第2段6b的质子峰(氢相关施主层)的掺杂的补偿效果。第2次质子照射位置与基板背面之间的距离，例如可以是第1次质子照射位置与基板背面之间的距离的一半以上。即，第2次质子照射的平均飞程可以是第1次质子照射的平均飞程的一半以上。平均飞程是高斯分布中出现的n型FS层3的杂质浓度分布的峰浓度位置的距离基板背面的深度。具体而言，平均飞程是从基板背面至质子峰位置的深度。第2次质子照射位置的设定方法如后所述。图1(c)中以空心箭头表示图1(c)所示的第2次质子照射位置与图1(b)所示的第2次质子照射位置之间的差值。没有特别限定，以下示出这样得到没有无序7的n型FS层3的杂质浓度曲线的情况下的3次质子照射的具体的离子注入条件的一个例子。
用于形成第1段6a的质子峰的质子照射(即，第1次质子照射)的加速能量和剂量分别为2.3MeV和3×1013/cm2。用于形成第2段6b的质子峰的质子照射(即，第2次质子照射)的加速能量和剂量分别为1.5MeV和3×1013/cm2。用于形成第3段6c的质子峰的质子照射(即，第3次质子照射)的加速能量和剂量分别为0.5MeV和2×1014/cm2。第3次质子照射的平均飞程例如距离基板背面6μm～15μm左右。质子照射后的退火处理优选在还原气氛中(例如，氢浓度3％的氢环境、或含氢的氮环境)中，以450℃左右的温度进行5个小时左右。
另外，代替上述的3段照射而进行4段照射的情况下，4次质子照射的具体的离子注入条件如下所述。第1次质子照射的加速能量和剂量分别为1.5MeV和2×1013/cm2。第2次质子照射的加速能量和剂量分别为1.1MeV和2×1013/cm2。第3次质子照射的加速能量和剂量分别为0.8MeV和5×1013/cm2。用于形成第4段的质子峰的质子照射(即，第4次质子照射)的加速能量和剂量分别为0.4MeV和1×1014/cm2。质子照射后的退火处理优选在还原气氛中，以380℃～450℃左右的温度进行5个小时左右。
如图1(c)所示，第1段6a的质子峰与第2段6b的质子峰的位置关系是本发明的关键。如图1(a)所示，如果仅形成第1段6a的质子峰，在比第1段6a的质子峰位置靠近照射面(基板背面)侧形成无序7。无序7的程度最大的位置是迁移率的下降最大的位置，是以SR法测定的杂质浓度变得最低的位置。即，与基板背面与第1段6a的质子峰位置的中间位置相比，在更靠近第1段6a的质子峰侧的位置无序7的程度最大。该原因是，照射到硅基板的氢离子(质子)与硅原子碰撞而给予能量，在使硅晶格发生形变即形成无序7的同时氢原子减速时，质子的飞程Rp的位置与其附近的硅晶格成为从质子得到最多能量的区域。
特别是，硅晶格从照射到硅基板的质子接受最多能量的区域是产生无序7的区域中迁移率最低的位置，即载流子浓度最低的位置。因此，利用第2次质子照射形成第2段6b的质子峰的位置可以是利用第1次质子照射导致无序7的程度最大的位置或其附近。具体而言，利用第2次质子照射形成第2段6b的质子峰的位置是与基板背面和第1段6a的质子峰位置之间的中间位置相比距离基板背面靠近第1段6a的质子峰位置侧的位置。如此，通过决定第2段6b的质子峰位置，从而在第2次质子照射的飞程Rp附近形成氢相关施主时，处于第2次质子照射的飞程Rp与第1次质子照射的飞程Rp之间的无序7供给施主化所必要的缺陷。其结果，无序7的区域的缺陷补偿施主形成而增强施主形成，除去无序7。
由以上可知，第1次质子照射的飞程Rp与第2次质子照射的飞程Rp的差值优选比第2次质子照射的射程Rp小。第1次质子照射的飞程Rp与第2次质子照射的飞程Rp之间的差值如果为第2次质子照射的飞程Rp的一半以下，则可以可靠地除去无序7，因而更优选。或者，第1段6a的质子峰位置(利用SR法测定的载流子浓度的峰位置)与第2段6b的质子峰位置之间的距离b优选比第2段6b的质子峰位置与基板背面的距离a小，更优选为一半以下。
或者，通过第1段6a的质子峰的形成而产生的无序7中，从利用SR法测定的载流子浓度最低的位置(迁移率最低的位置)至基板背面的距离与第2次质子照射的飞程Rp的差值优选比第2次质子照射的飞程Rp小，更优选为一半以下。另外，利用SR法测定的载流子浓度最低的位置与第2段6b的质子峰位置之间的距离b优选比第2段6b的质子峰位置与基板背面的距离a小，更优选为一半以下。
形成于n型FS层3的内部的质子峰的总数优选为3个以上。其理由如下。多个质子峰中，最浅位置(即，最靠近基板背面的质子峰)以耗尽层无法到达p集电极层4的方式(以得到所希望的电场终止功能的方式)，在距离基板背面约小于5μm的深度形成。因此，使形成于n型FS层3的内部的质子峰总数为2个的情况下，为了得到所希望的电场终止功能，使形成在最浅位置的第2段的质子峰距离基板背面为5μm，使形成在最深位置的第1段的质子峰例如距离基板背面为约50μm。此时，第1段质子峰与第2段的质子峰之间分离45μm，所以容易产生无序。因此，优选在於距离基板背面浅的位置形成的质子峰与於距离基板背面深的位置形成的质子峰之间再形成一个质子峰。由此，如上述那样，n型FS层3的氢相关施主浓度被补偿，能够减少迁移率的降低，并且能够除去无序。
图4是表示实施方式1的半导体装置的n型FS层的杂质浓度曲线的其它的一个例子的特性图。可以不像上述那样调整第2次质子照射位置，而是对第1段6a的质子峰位置与第2段6b质子峰位置之间所残留的无序7进行第4次质子照射即可。具体而言，如图1(a)、1(b)所示，利用第1～3次质子照射形成第1～3段6a～6c的质子峰。不调整第2次质子照射位置的情况下，如图1(b)所示，在第1段6a的质子峰位置与第2段6b的质子峰位置之间会残留有无序7。
对该第1段6a的质子峰位置与第2段6b的质子峰位置之间所残留的无序7进一步进行第4次质子照射。由此，如图4所示，在第1段6a的质子峰位置与第2段6b的质子峰位置之间形成有第4段6d的质子峰，能够消除n型FS层3整体的无序7或者减少无序7的程度。没有特别限定，以下示出这样得到没有无序7的n型FS层3的杂质浓度曲线的情况下的第4次质子照射的具体的离子注入条件的一个例子。
第1次质子照射的加速能量和剂量分别为1.5MeV和1×1013/cm2。第2次质子照射的加速能量和剂量分别为1.1MeV和1×1013/cm2。第3次质子照射的加速能量和剂量分别为0.8MeV和2×1013/cm2。用于形成第4段6d的质子峰的质子照射(即，第4次质子照射)的加速能量和剂量分别为0.4MeV和3×1014/cm2。第4次质子照射的平均飞程例如距离基板背面为6μm～15μm左右。质子照射后的退火处理优选在还原气氛中(例如，氢浓度3％的氢环境，或含氢的氮环境)中，以380℃左右的温度进行5个小时左右。
以上，如上说明，根据实施方式1，通过将质子照射的飞程按上述条件设定并进行多次质子照射，或者使利用各质子照射形成的质子峰间的距离满足上述条件而进行多次质子照射，由此能够去除以往方法的质子照射中在硅基板内大量产生的无序，或者减少无序的程度而达到对元件特性没有不良影响的程度。其结果，能够形成没有无序或者无序的程度小的n型FS层，能够形成没有杂质浓度(载流子浓度)大量降低的部分或者杂质浓度的降低少的、具有所希望的电场终止功能的n型FS层。由此，能够制造抑制了漏电流等特性降低的FS结构的半导体装置。
(实施方式2)
图5是表示实施方式2的半导体装置的n型FS层的杂质浓度曲线的特性图。实施方式2的半导体装置的制造方法与实施方式1的半导体装置的制造方法的不同点是，将用于去除无序17或者减小无序17的程度的多次质子照射从无序17的区域中的距离基板背面深的位置的一侧朝向浅的位置的一侧依次进行。
利用实施方式2的半导体装置的制造方法制成的半导体装置的构成与实施方式1同样地例如为图2(a)所示的IGBT。用于形成实施方式2的半导体装置的n型FS层3的质子照射方法以外的制造方法与实施方式1的半导体装置的制造方法相同。因此，对用于形成n型FS层3的质子照射方法进行说明(实施方式3也相同)。
对实施方式2的质子照射方法进行具体说明。图5(a)～5(c)中示出了进行第1～3次质子照射和退火处理后的n型FS层3的杂质浓度曲线。如图5(a)所示，通过利用第1次质子照射在距离基板背面预定的深度形成第1段16a的质子峰，从而与实施方式1同样地，在基板背面与第1段16a的质子峰位置之间形成无序17的区域(用虚线包围的部分)。
因此，利用SR法测定由第1次质子照射形成的无序17的分布。然后，对利用第1次质子照射形成的无序17的区域中的距离基板背面深的位置(例如，图5(a)中以箭头表示的第2段照射位置)进行第2次质子照射。由此，如图5(b)所示，在无序17的区域中的距离基板背面深的位置形成第2段16b的质子峰，能够去除距离基板背面深的位置中的无序17或者减小无序17的程度。
在基板背面与第2段16b的质子峰位置之间残留有无序17的区域的情况下，对基板背面与第2段16b的质子峰位置之间残留的无序17的区域(例如，图5(b)中以箭头表示的第3段照射位置)进行第3次质子照射。由此，如图5(c)所示，在距离基板背面浅的位置形成第3段16c的质子峰，能够去除n型FS层3整体的无序17或者减小无序17的程度。
上述的实施方式2的质子照射方法中，示出了通过第3次质子照射而去除n型FS层3整体的无序17或者无序17的程度变小的例子，但基板背面与第3段16c的质子峰位置之间残留有无序17的区域的情况下，可以对基板背面与第3段16c的质子峰位置之间残留的无序17的区域中的深的位置进一步进行第4次质子照射。
这样，在基板背面与第m段16n的质子峰位置之间残留有无序17的区域的情况下，对该残留的无序17的区域中的距离基板背面深的位置重复进行第m+1次质子照射(m＝1、2、…，n＝a、b、…)。由此，逐步减小距离基板背面浅的位置的一侧残留的无序17的区域。没有特别限定，以下示出了得到没有无序17的n型FS层3的杂质浓度曲线的情况下的3次质子照射的具体的离子注入条件的一个例子。
第1次质子照射的加速能量和剂量分别为2.0MeV(平均飞程47.7μm)和3×1013/cm2。第2次质子照射的加速能量和剂量分别为1.5MeV(平均飞程30.3μm)和3×1013/cm2。第3次质子照射的加速能量和剂量分别为0.5MeV(平均飞程6.0μm)和2×1014/cm2。质子照射后的退火处理优选在还原气氛中(例如，氢浓度为3％的氢环境，或含氢的氮环境)，以380℃左右的温度进行5个小时左右。质子照射后的退火处理条件可以根据所要求的n型FS层3的规格，例如也可以以300℃～450℃左右的温度进行1～10个小时左右。
以上，如上说明，根据实施方式2，可以得到与实施方式1相同的效果。
(实施方式3)
图6是表示实施方式3的半导体装置的n型FS层的杂质浓度曲线的特性图。实施方式3的半导体装置的制造方法与实施方式1的半导体装置的制造方法的不同点是，将用于去除无序27或者减小无序27的程度的多次质子照射从无序27的区域中的距离基板背面浅的位置的一侧朝向深的位置的一侧依次进行。
对实施方式3的质子照射方法进行具体说明。图6(a)～6(c)中示出第1～3次质子照射和退火处理后的n型FS层3的杂质浓度曲线。如图6(a)所示，通过利用第1次质子照射在距离基板背面为预定的深度形成第1段26a的质子峰，从而与实施方式1同样地，在基板背面与第1段26a的质子峰位置之间形成无序27的区域(以虚线包围的部分)。
因此，对利用第1次质子照射而形成的无序27的区域中的距离基板背面浅的位置(例如，图6(a)中以箭头表示的第2段照射位置)进行第2次质子照射。由此，如图6(b)所示，在无序27的区域中的距离基板背面浅的位置形成第2段26b的质子峰，能够去除该位置中的无序27或者减小无序27的程度。
在第1段26a的质子峰位置与第2段26b的质子峰位置之间残留有无序27的区域的情况下，对第1段26a的质子峰位置与第2段26b的质子峰位置之间残留的无序27的区域(例如，图6(b)中以箭头表示的第3段照射位置)进行第3次质子照射。由此，如图6(c)所示，在第1段26a的质子峰位置与第2段26b的质子峰位置之间形成第3段26c的质子峰，能够去除n型FS层3整体的无序27或者减小无序27的程度。
图7是表示实施方式3的半导体装置的n型FS层的杂质浓度曲线的其它的一个例子的特性图。如图7(a)、7(b)所示，利用第2、3次质子照射形成第2、3段26b、26c的质子峰后，在第1段26a的质子峰位置与第3段26c的质子峰位置之间残留有无序27的区域的情况下，可以对残留的无序27的区域(例如，图7(b)中以箭头表示的第4段照射位置)进行第4次质子照射。
利用第4次质子照射，如图7(c)所示，在第1段26a的质子峰位置与第3段26c的质子峰位置之间形成第4段26d的质子峰，能够去除n型FS层3整体的无序27或者减小无序27的程度。
如此，第m+1次质子照射后，在第1段26a的质子峰位置与第m+1段26n的质子峰位置之间残留有无序27的区域的情况下，对第1段26a的质子峰位置与第m+1段26n的质子峰位置之间的无序27的区域进行第m+2次质子照射(m＝2、3、…，n＝b、c、…)。由此，逐步减小质子峰位置间所残留的无序27的区域。
以上，如上说明，根据实施方式3，可以得到与实施方式1相同的效果。
(实施方式4)
以下对第1段质子峰位置的优选位置进行说明。图11是IGBT的关断时的振荡波形。集电极电流为额定电流的1/10以下的情况下，由于存储载流子少，所以有时接近关断结束时发生振荡。将集电极电流固定为某个值，采用不同的电源电压VCC关断IGBT。此时，若VCC超过某个预定的值，则集电极-发射极间电压波形中，超过通常的过冲电压的峰值后，产生附加的过冲。然后，该附加的过冲(电压)成为触发点，之后的波形发生振动。若VCC进一步超过该预定的值，则附加的过冲电压进一步增加，以下的振动的振幅也增加。如此，将电压波形开始振动的阈值电压称为振荡开始阈值VRRO。该VRRO越高，表示IGBT在关断时不振荡，因而优选。
对于振荡开始阈值VRRO而言，从IGBT的p型基底层与n-漂移层之间的pn结扩散到n-漂移层的耗尽层(严格来说，由于存在空穴，所以是空间电荷区域)取决于多个质子峰中最初到达的第1段质子峰的位置。其理由如下。关断时耗尽层从表面的p型基底层扩散到n-漂移层时，耗尽层端到达第1个n型FS层，从而其扩展被抑制，存储载流子的输出变弱。其结果，载流子的枯竭被抑制，振荡受到抑制。
关断时的耗尽层从p基底层与n-漂移层之间的pn结朝向集电极沿深度方向扩展。因此，耗尽层端最初到达的n型FS层的峰位置成为最接近pn结的n型FS层。因此，使n-型半导体基板的厚度(被发射电极与集电极夹持的部分的厚度)为W0，使耗尽层端最初到达的n型FS层的峰位置距离集电极与n-型半导体基板的背面的界面的深度(以下，称为距背面的距离)为X。其中，导入距离指标L。距离指标L可以用下述的(1)式表示。
[数学式1]
Figure BDA0001286164430000161
对于上述(1)式表示的距离指标L而言，在关断时，集电极-发射极间电压VCE为电源电压VCC时，是表示从pn结扩展到n-漂移层21的耗尽层(空间电荷区域)的端部(耗尽层端)距pn结的距离的指标。平方根的内部的分数中，分母表示关断时的空间电荷区域(简单而言是耗尽层)的空间电荷密度。公知的泊松式用divE＝ρ/ε表示，E为电场强度，ρ为空间电荷密度且ρ＝q(p－n+Nd－Na)。q为基元电荷，p为空穴浓度，n为电子浓度，Nd为施主浓度，Na为受体浓度，εs为半导体的介电常数。
该空间电荷密度ρ以关断时贯穿空间电荷区域(耗尽层)的空穴的浓度p和n-漂移层的平均的施主浓度Ndm记述，电子浓度与这些相比低到可以忽略的程度，由于不存在受体，所以可以表示成ρ≒q(p+Ndm)。此时的空穴浓度p由IGBT的分断电流决定，由于假定通电的状态，特别是元件的额定电流密度用p＝JF/(qvsat)表示。JF为元件的额定电流密度，vsat为载流子的速度在预定的电场强度中饱和的饱和速度。
用距离x对上述泊松式进行二重积分，作为电压V是E＝-gradV(公知的电场E与电压V的关系)，所以如果恰当地采取边界条件，则V＝(1/2)(ρ/ε)x2。该电压V是额定电压BV的1/2时得到的空间电荷区域的长度x作为上述的距离指标L。其原因是，对于变频器等实机，将成为电压V的动作电压(电源电压)设为额定电压的一半左右。FS层通过使掺杂浓度与n-漂移层相比为高浓度，从而具有使关断时扩展的空间电荷区域的延伸难以在n型FS层扩展的功能。IGBT的集电极电流因MOS栅极的关断而从分断电流开始减少时，耗尽层最初到达的FS层的峰位置如果处于该空间电荷区域内，则在存储载流子残存于n-漂移层的状态下，能够抑制空间电荷区域的延伸，因此残存载流子的输出被抑制。
用公知的PWM变频器电动驱动例如IGBT模块时，实际的关断动作是电源电压和/或分断电流并不固定而是可变的。因此，在这样的情况下，在耗尽层最初到达的n型FS层的峰位置的优选位置，需要具有某种程度的宽度。发明人等的研究的结果，耗尽层最初到达的n型FS层的峰位置距背面的距离X如图13所示。图13是表示本发明的半导体装置中耗尽层最初到达的FS层的位置条件的图表。图13中示出额定电压分别为600V～6500V时，耗尽层端最初到达的n型FS层的峰位置距背面的距离X。其中，X＝W0－γL，γ为系数。表示使该γ在0.7～1.6变化时的X。
如图13所示，各额定电压中，以元件(IGBT)具有比额定电压高10％左右的耐压的方式，进行安全设计。然后，以使通态电压、关断损耗分别足够低的方式，如图13所示那样设定n-型半导体基板的总厚(通过研磨等削薄后的结束时的厚度)和n-漂移层的平均的比电阻。平均是指包含FS层的整个n-漂移层的平均浓度和比电阻。通过额定电压，额定电流密度也成为如图13所示的典型值。额定电流密度被设定成由额定电压与额定电流密度之积确定的能量密度大概为一定的值，大致是图13所示的值。使用这些值，根据上述(1)式计算距离指标L时，距离指标L是图13中记载的值。最初耗尽层端到达的n型FS层的峰位置距背面的距离X是相对于该距离指标L使以γ为0.7～1.6的值从n-型半导体基板的厚度W0中减去的值。
相对于这些距离指标L和n-型半导体基板的厚度W0的值，能够使关断振荡被充分抑制的、耗尽层端最初到达的FS层的峰位置距背面的距离X如下所述。图9是对电压波形开始振动的阈值电压进行表示的特性图。图9中通过典型的一些额定电压(600V、1200V、3300V)示出VRRO相对于该γ的依赖性。其中，纵轴是使VRRO按额定电压Vrate规格化的值。可知在γ为1.4以下，3个额定电压同时使VRRO急剧变高。在γ为0.8～1.3的范围，任意的额定电压也能够充分提高VRRO的区域。更优选为，在γ为0.9～1.2的范围，能够使VRRO最高。
该图9中重要的点是，即使在任意的额定电压下，能够充分提高VRRO的γ的范围几乎相同(0.8～1.3)。其原因是，将耗尽层最初到达的n型FS层的峰位置距离背面的距离X的范围设为以W0－L(即γ＝1)为中心是最有效果的。该特征是由额定电压与额定电流密度之积大致恒定所引起的。因此，通过使耗尽层端最初到达的n型FS层的峰位置距背面的距离X位于上述范围，在关断时IGBT可以使存储载流子充分残存，能够抑制关断时的振荡现象。因此，即使在任意的额定电压下，耗尽层端最初到达的n型FS层的峰位置距背面的距离X可以使距离指标L的系数γ在上述的范围。由此，能够有效地抑制关断时的振荡现象。
为了满足上述的γ的范围，实际上用质子照射形成具有耗尽层最初到达的FS层的峰位置距背面的距离X的n型FS层时，可以由以下所示的图12的特性图决定质子的加速能量。
发明人等反复进行了深入的研究，其结果，发现对于质子的飞程Rp(n型FS层的峰位置)和质子的加速能量E，将质子的飞程Rp的对数log(Rp)设定为x，将质子的加速能量E的对数log(E)设定为y时，有下述(2)式的关系。
y＝-0.0047x4+0.0528x3-0.2211x2+0.9923x+5.0474…(2)
将表示上述(2)式的特性图示于图12。图12是表示本发明的半导体装置的质子的飞程与质子的加速能量的关系的特性图。图12中示出用于得到质子的所希望的飞程的质子的加速能量。图12的横轴为质子的飞程Rp的对数log(Rp)，表示与log(Rp)的轴数值的下侧的括弧内对应的飞程Rp(μm)。另外，纵轴为质子的加速能量E的对数log(E)，表示与log(E)的轴数值的左侧的括弧内对应的质子的加速能量E。上述(2)式是使质子的飞程Rp的对数log(Rp)和加速能量的对数log(E)的各值用x(＝log(Rp))的4次多项式拟合的式子。
应予说明，使用上述的拟合式根据所希望的质子的平均飞程Rp算出并设定质子照射的加速能量E，并将质子注入硅的情况下的实际的加速能量E'与实际上利用扩展电阻(SR)测定法等而得到的平均飞程Rp'(质子峰位置)的关系，可以认为满足如下关系。相对于加速能量的计算值E，如果实际的加速能量E'为E±5％左右的范围，则实际的飞程Rp'也在相对于所希望的Rp为±5％左右的范围，在测定误差的范围内。因此，实际的平均飞程Rp'相对于Rp的偏差对IGBT的电特性带来的影响足够小，是可以忽略的程度。因此，只要实际的加速能量E'在计算值E±5％的范围内，在实际的平均飞程Rp'可以判定为实质上与设定的Rp相同。实际的加速器中，加速能量E和飞程Rp均在上述的范围(±5％)内，所以即使认为E'和Rp'满足用所希望的Rp和计算值E表示的上述的拟合式，也完全没有问题。
通过使用上述(2)式，可以求出为了得到所希望的质子的飞程Rp所需要的质子的加速能量E。上述的用于形成FS层的质子的各加速能量E也使用上述(2)式，实际上将用上述的加速能量照射质子的试样与采用公知的扩展电阻测定法(SR法)测定的实测值充分一致。因此，通过使用上述(2)式，能够预测精度极好、基于质子的飞程Rp所必要的质子的加速能量E。
以上，如上说明，根据实施方式4，可以得到与实施方式1相同的效果。
以上，本发明中，以IGBT为例进行说明，但并不限于此，也可应用于二极管等。另外，本发明能够应用于例如耐压600V、1200V、1700V、3300V、4500V以及6000V等的半导体装置。
产业上的可利用性
如上可知，本发明的半导体装置和半导体装置的制造方法对转换器、变频器等电力转换装置等中使用的功率半导体装置有用。
符号说明
1 n-漂移层(高电阻半导体层)
2 n+发射层
3 n型FS层
4 p集电极层
6a、16a、26a 第1段
6b、16b、26b 第2段
6c、16c、26c 第3段
6d、26d 第4段
7 无序
10 IGBT

Claims (17)

1.一种半导体装置，其特征在于，具备：
耐压保持用pn结，设置于n型半导体基板的一个主面侧；以及
n型电场终止层，设置于所述n型半导体基板的另一个主面侧的内部，且电阻比所述n型半导体基板低，用于抑制耗尽层从所述耐压保持用pn结扩展，
所述n型电场终止层是通过质子照射使得形成在所述n型半导体基板的内部的结晶缺陷被施主化而成的区域，并形成在所述n型半导体基板的深度方向的不同位置具有多个杂质浓度峰的杂质浓度分布，
多个所述杂质浓度峰包括多个所述杂质浓度峰中最靠近所述n型半导体基板的一个主面侧的第一杂质浓度峰、与所述第一杂质浓度峰在所述n型半导体基板的另一个主面侧相邻的第三杂质浓度峰、以及与所述第三杂质浓度峰在所述n型半导体基板的另一个主面侧相邻的第二杂质浓度峰，
所述第一杂质浓度峰位于距离所述n型半导体基板的另一个主面有15μm以上的深度，
所述第一杂质浓度峰与所述第二杂质浓度峰之间的距离小于所述第二杂质浓度峰的位置与所述n型半导体基板的另一个主面之间的距离，
所述n型电场终止层的所述第三杂质浓度峰的位置和所述n型半导体基板的另一个主面之间的距离大于所述第三杂质浓度峰的位置和与所述第三杂质浓度峰在所述n型半导体基板的一个主面侧相邻的所述第一杂质浓度峰的位置之间的距离。
2.根据权利要求1所述的半导体装置，其特征在于，
所述n型电场终止层在所述第二杂质浓度峰与所述n型半导体基板的另一个主面之间具有第四杂质浓度峰，
所述n型半导体基板的另一个主面与所述第四杂质浓度峰的位置之间的距离小于所述第二杂质浓度峰的位置与所述第四杂质浓度峰的位置之间的距离。
3.根据权利要求1所述的半导体装置，其特征在于，
所述杂质浓度峰为3个以上。
4.根据权利要求2所述的半导体装置，其特征在于，
所述杂质浓度峰为3个以上。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，
多个所述杂质浓度峰中，最靠近所述n型半导体基板的另一个主面侧的所述杂质浓度峰位于距离所述n型半导体基板的另一个主面有6μm以上且15μm以下的深度。
6.根据权利要求1～4中任一项所述的半导体装置，其特征在于，
所述n型电场终止层具有包括第一部位和第二部位的所述杂质浓度分布，所述第一部位成为所述杂质浓度峰，所述第二部位具有从所述第一部位朝向所述n型半导体基板的两个主面侧降低的浓度梯度。
7.一种半导体装置，其特征在于，具备：
耐压保持用pn结，设置于n型半导体基板的一个主面侧；以及
n型电场终止层，设置于所述n型半导体基板的另一个主面侧的内部，且电阻比所述n型半导体基板低，用于抑制耗尽层从所述耐压保持用pn结扩展，
所述n型电场终止层是通过质子照射使得形成在所述n型半导体基板的内部的结晶缺陷被施主化而成的区域，并形成在所述n型半导体基板的深度方向的不同位置具有多个杂质浓度峰的杂质浓度分布，
所述n型电场终止层的所述多个杂质浓度峰中的除最靠近所述n型半导体基板的另一个主面侧的所述杂质浓度峰以外的每一个所述杂质浓度峰的位置和所述n型半导体基板的另一个主面之间的距离大于该杂质浓度峰的位置和与该杂质浓度峰在所述n型半导体基板的一个主面侧相邻的所述杂质浓度峰的位置之间的距离，
多个所述杂质浓度峰中，最靠近所述n型半导体基板的一个主面侧的所述杂质浓度峰位于距离所述n型半导体基板的另一个主面有15μm以上的深度，
将表示关断时从所述耐压保持用pn结扩展的耗尽层的端部距所述耐压保持用pn结的距离的距离指标用下述(1)式表示，将所述n型半导体基板的厚度设为W0时，所述n型电场终止层的、所述耗尽层最初到达的所述杂质浓度峰的位置距所述n型半导体基板的另一个主面的距离X满足W0-1.4L≤X≤W0-0.8L，
Figure FDA0002710808400000031
其中，Vrate为额定电压，εs为半导体的介电常数，q为基元电荷，JF为额定电流密度，vsat为载流子的饱和速度，Nd为n型半导体基板的平均施主浓度。
8.根据权利要求7所述的半导体装置，其特征在于，
所述距离X满足W0-1.3L≤X≤W0-0.8L。
9.根据权利要求7所述的半导体装置，其特征在于，
所述距离X满足W0-1.2L≤X≤W0-0.9L。
10.一种半导体装置的制造方法，是具备耐压保持用pn结和n型电场终止层的半导体装置的制造方法，所述耐压保持用pn结设置于n型半导体基板的一个主面侧，所述n型电场终止层设置于所述n型半导体基板的另一个主面侧的内部，且电阻比所述n型半导体基板低，用于抑制耗尽层从所述耐压保持用pn结扩展，其特征在于，
包含质子照射工序，从所述n型半导体基板的另一个主面重复进行多次质子照射，在所述n型半导体基板的另一个主面侧的内部形成所述n型电场终止层，
所述质子照射的飞程大于该质子照射的飞程与形成相对于利用该质子照射形成的杂质浓度峰在所述n型半导体基板的一个主面侧相邻的杂质浓度峰的所述质子照射的飞程之间的差值，
通过多次所述质子照射中的第一质子照射，在距离所述n型半导体基板的另一个主面有15μm以上的深度，形成位于最靠近所述n型半导体基板的一个主面侧的第一杂质浓度峰，
所述第一质子照射的飞程与第二质子照射的飞程之间的差值小于所述第二质子照射的飞程，其中，所述第二质子照射形成与所述第一杂质浓度峰在所述n型半导体基板的另一个主面侧相邻的第二杂质浓度峰，
从由于所述第一杂质浓度峰的形成而载流子浓度变得最低的位置到所述n型半导体基板的另一个主面为止的距离与所述第二质子照射的飞程之间的差值小于所述第二质子照射的飞程。
11.一种半导体装置的制造方法，是具备耐压保持用pn结和n型电场终止层的半导体装置的制造方法，所述耐压保持用pn结设置于n型半导体基板的一个主面侧，所述n型电场终止层设置于所述n型半导体基板的另一个主面侧的内部，且电阻比所述n型半导体基板低，用于抑制耗尽层从所述耐压保持用pn结扩展，其特征在于，
包含质子照射工序，从所述n型半导体基板的另一个主面重复进行多次质子照射，在所述n型半导体基板的另一个主面侧的内部形成所述n型电场终止层，
所述质子照射的飞程大于该质子照射的飞程与形成相对于利用该质子照射形成的杂质浓度峰在所述n型半导体基板的一个主面侧相邻的杂质浓度峰的所述质子照射的飞程之间的差值，
通过多次所述质子照射中的第一质子照射，在距离所述n型半导体基板的另一个主面有15μm以上的深度，形成位于最靠近所述n型半导体基板的一个主面侧的第一杂质浓度峰，
所述第一质子照射的飞程与第二质子照射的飞程之间的差值小于所述第二质子照射的飞程，其中，所述第二质子照射形成与所述第一杂质浓度峰在所述n型半导体基板的另一个主面侧相邻的第二杂质浓度峰，
在由于所述第一杂质浓度峰的形成而载流子浓度变得最低的位置附近，通过所述第二质子照射形成所述第二杂质浓度峰。
12.一种半导体装置的制造方法，是具备耐压保持用pn结和n型电场终止层的半导体装置的制造方法，所述耐压保持用pn结设置于n型半导体基板的一个主面侧，所述n型电场终止层设置于所述n型半导体基板的另一个主面侧的内部，且电阻比所述n型半导体基板低，用于抑制耗尽层从所述耐压保持用pn结扩展，其特征在于，
包含质子照射工序，从所述n型半导体基板的另一个主面重复进行多次质子照射，在所述n型半导体基板的另一个主面侧的内部形成所述n型电场终止层，
所述质子照射的飞程大于该质子照射的飞程与形成相对于利用该质子照射形成的杂质浓度峰在所述n型半导体基板的一个主面侧相邻的杂质浓度峰的所述质子照射的飞程之间的差值，
通过多次所述质子照射中的第一质子照射，在距离所述n型半导体基板的另一个主面有15μm以上的深度，形成位于最靠近所述n型半导体基板的一个主面侧的第一杂质浓度峰，
所述第一质子照射的飞程与第二质子照射的飞程之间的差值小于所述第二质子照射的飞程，其中，所述第二质子照射形成与所述第一杂质浓度峰在所述n型半导体基板的另一个主面侧相邻的第二杂质浓度峰，
在由于所述第一杂质浓度峰和所述第二杂质浓度峰的形成而残留在所述第一杂质浓度峰与所述第二杂质浓度峰之间的载流子浓度最低的位置，通过第三质子照射形成第三杂质浓度峰。
13.根据权利要求10～12中任一项所述的半导体装置的制造方法，其特征在于，
通过飞程比所述第二质子照射小的第四质子照射，以与所述n型半导体基板的另一个主面之间的距离小于与所述第二杂质浓度峰的位置之间的距离的方式形成第四杂质浓度峰。
14.根据权利要求10～12中任一项所述的半导体装置的制造方法，其特征在于，
所述质子照射进行3次以上。
15.根据权利要求10～12中任一项所述的半导体装置的制造方法，其特征在于，
以使所述质子照射的飞程大于该质子照射的飞程与形成相对于利用该质子照射形成的杂质浓度峰在所述n型半导体基板的一个主面侧相邻的杂质浓度峰的所述质子照射的飞程之间的差值的方式，设定所述质子照射的加速能量。
16.根据权利要求10～12中任一项所述的半导体装置的制造方法，其特征在于，
在所述质子照射工序中，每次重复进行所述质子照射时，以对因前一次的所述质子照射中残留的无序而导致的迁移率降低进行补偿的方式进行下一次的所述质子照射。
17.一种半导体装置的制造方法，是具备耐压保持用pn结和n型电场终止层的半导体装置的制造方法，所述耐压保持用pn结设置于n型半导体基板的一个主面侧，所述n型电场终止层设置于所述n型半导体基板的另一个主面侧的内部，且电阻比所述n型半导体基板低，用于抑制耗尽层从所述耐压保持用pn结扩展，其特征在于，
包含质子照射工序，从所述n型半导体基板的另一个主面重复进行多次质子照射，在所述n型半导体基板的另一个主面侧的内部形成所述n型电场终止层，
在所述质子照射工序中，以对因前一次的所述质子照射中残留的无序而导致的迁移率降低进行补偿的方式进行下一次的所述质子照射，
所述质子照射的飞程大于该质子照射的飞程与形成相对于利用该质子照射形成的杂质浓度峰在所述n型半导体基板的一个主面侧相邻的杂质浓度峰的所述质子照射的飞程之间的差值，
通过多次所述质子照射中的第一质子照射，在距离所述n型半导体基板的另一个主面有15μm以上的深度，形成位于最靠近所述n型半导体基板的一个主面侧的第一杂质浓度峰，
所述第一质子照射的飞程与第二质子照射的飞程之间的差值小于所述第二质子照射的飞程，其中，所述第二质子照射形成与所述第一杂质浓度峰在所述n型半导体基板的另一个主面侧相邻的第二杂质浓度峰。
CN201710307511.1A 2011-12-15 2012-12-14 半导体装置和半导体装置的制造方法 Active CN107195677B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011274902 2011-12-15
JP2011-274902 2011-12-15
CN201280056282.6A CN103946983B (zh) 2011-12-15 2012-12-14 半导体装置和半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280056282.6A Division CN103946983B (zh) 2011-12-15 2012-12-14 半导体装置和半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN107195677A CN107195677A (zh) 2017-09-22
CN107195677B true CN107195677B (zh) 2021-02-05

Family

ID=48612695

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280056282.6A Active CN103946983B (zh) 2011-12-15 2012-12-14 半导体装置和半导体装置的制造方法
CN201710307511.1A Active CN107195677B (zh) 2011-12-15 2012-12-14 半导体装置和半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280056282.6A Active CN103946983B (zh) 2011-12-15 2012-12-14 半导体装置和半导体装置的制造方法

Country Status (6)

Country Link
US (5) US9368577B2 (zh)
EP (1) EP2793266B1 (zh)
JP (2) JP5741712B2 (zh)
KR (2) KR101702942B1 (zh)
CN (2) CN103946983B (zh)
WO (1) WO2013089256A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN106887385B (zh) 2012-03-19 2020-06-12 富士电机株式会社 半导体装置的制造方法
WO2013147274A1 (ja) 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法
WO2014065080A1 (ja) 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
JP6311723B2 (ja) * 2013-12-16 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105793991B (zh) 2014-06-12 2019-03-19 富士电机株式会社 半导体装置
WO2016051970A1 (ja) 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014117538A1 (de) * 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
CN107710417B (zh) * 2015-06-16 2021-06-11 三菱电机株式会社 半导体装置的制造方法
DE112016000170T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
CN112490281A (zh) * 2015-06-17 2021-03-12 富士电机株式会社 半导体装置
US10415154B2 (en) * 2015-12-02 2019-09-17 Mitsubishi Electric Corporation Silicon carbide epitaxial substrate and silicon carbide semiconductor device
JP6676988B2 (ja) 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
JP6508099B2 (ja) 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
JP6756376B2 (ja) * 2016-11-16 2020-09-16 富士電機株式会社 半導体装置
JP7020185B2 (ja) * 2017-03-15 2022-02-16 富士電機株式会社 半導体装置
JP6661575B2 (ja) * 2017-06-20 2020-03-11 三菱電機株式会社 半導体装置およびその製造方法
DE112018003666T5 (de) 2017-07-19 2020-05-07 Mitsubishi Electric Corporation Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
DE112019000094T5 (de) 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
DE112019001738T5 (de) * 2018-11-16 2020-12-17 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
JP7279806B2 (ja) * 2019-10-11 2023-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7222435B2 (ja) 2019-10-11 2023-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112020001040T5 (de) * 2019-10-17 2021-12-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
CN113875016A (zh) * 2019-12-17 2021-12-31 富士电机株式会社 半导体装置
CN113471273A (zh) * 2020-03-31 2021-10-01 比亚迪半导体股份有限公司 绝缘栅双极型晶体管及制备方法、电子设备
US11527618B2 (en) 2020-07-18 2022-12-13 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET
DE112021001360T5 (de) 2020-11-17 2022-12-29 Fuji Electric Co., Ltd. Herstellungsverfahren einer halbleitervorrichtung und halbleitervorrichtung
JP2022092731A (ja) 2020-12-11 2022-06-23 株式会社東芝 半導体装置
JP2024029821A (ja) 2022-08-23 2024-03-07 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193218A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd 荷電粒子注入方法及び結晶欠陥層を有する半導体装置
ATE299750T1 (de) * 2000-04-27 2005-08-15 Sika Schweiz Ag Statisches mischelement und statikmischer sowie verwendung derselben
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP2004079878A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 半導体装置及びその製造方法
DE10349582B4 (de) 2003-10-24 2008-09-25 Infineon Technologies Ag Halbleiterdiode sowie dafür geeignetes Herstellungsverfahren
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE102005026408B3 (de) 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
DE102005049506B4 (de) 2005-10-13 2011-06-09 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement
JP5228282B2 (ja) * 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
US7989888B2 (en) 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
US8766413B2 (en) * 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8466491B2 (en) * 2011-05-12 2013-06-18 Infineon Technologies Austria Ag Semiconductor component with improved softness
WO2014065080A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20160268366A1 (en) 2016-09-15
US9368577B2 (en) 2016-06-14
EP2793266A4 (en) 2015-07-22
KR20140101733A (ko) 2014-08-20
US20170345888A1 (en) 2017-11-30
US20180331176A1 (en) 2018-11-15
JP6172184B2 (ja) 2017-08-02
JP5741712B2 (ja) 2015-07-01
KR101825500B1 (ko) 2018-02-05
WO2013089256A1 (ja) 2013-06-20
CN103946983A (zh) 2014-07-23
EP2793266A1 (en) 2014-10-22
CN107195677A (zh) 2017-09-22
US20190181221A1 (en) 2019-06-13
US10056449B2 (en) 2018-08-21
CN103946983B (zh) 2017-05-31
US10651269B2 (en) 2020-05-12
KR20160122864A (ko) 2016-10-24
US10199453B2 (en) 2019-02-05
US20140246750A1 (en) 2014-09-04
JPWO2013089256A1 (ja) 2015-04-27
EP2793266B1 (en) 2020-11-11
JP2015130523A (ja) 2015-07-16
US9722016B2 (en) 2017-08-01
KR101702942B1 (ko) 2017-02-06

Similar Documents

Publication Publication Date Title
CN107195677B (zh) 半导体装置和半导体装置的制造方法
US11469297B2 (en) Semiconductor device and method for producing semiconductor device
US10867790B2 (en) Semiconductor device and method for manufacturing the same
US10566440B2 (en) Production method for semiconductor device
US11152224B2 (en) Semiconductor device with field stop layer and semiconductor device manufacturing method thereof
CN106887385B (zh) 半导体装置的制造方法
JP5374883B2 (ja) 半導体装置およびその製造方法
JP6519649B2 (ja) 半導体装置及びその製造方法
CN104054178A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant