CN114551237A - 集成在半导体结构中的烧录器的制作方法及其版图结构 - Google Patents

集成在半导体结构中的烧录器的制作方法及其版图结构 Download PDF

Info

Publication number
CN114551237A
CN114551237A CN202210454788.8A CN202210454788A CN114551237A CN 114551237 A CN114551237 A CN 114551237A CN 202210454788 A CN202210454788 A CN 202210454788A CN 114551237 A CN114551237 A CN 114551237A
Authority
CN
China
Prior art keywords
burner
area
semiconductor layer
region
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210454788.8A
Other languages
English (en)
Inventor
蒋德舟
赵斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Yuexin Semiconductor Technology Co Ltd
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202210454788.8A priority Critical patent/CN114551237A/zh
Publication of CN114551237A publication Critical patent/CN114551237A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种集成在半导体结构中的烧录器的制作方法及其版图结构，应用于烧录技术领域。由于本发明作为烧录器的结构是齐纳二极管，而齐纳二极管具有永久不可恢复（一次读写操作）的特性，因此，利用本发明形成的烧录器可以避免现有技术中金属熔线（Metal Fuse）为了保证烧录器的一次数据读写目的，而需要在烧录时需在芯片表面开窗口，进而需要额外工艺的问题。进一步的，由于齐纳二极管的PN结的宽度可以根据实际需求做到很窄，因此，利用齐纳二极管作为烧录器可以在保证芯片产品的使用可靠性的同时，减小芯片的面积以及制造成本，从而更符合半导体工艺的逐渐集成化和小尺寸的设计要求。

Description

集成在半导体结构中的烧录器的制作方法及其版图结构
技术领域
本发明涉及烧录技术领域，特别涉及一种集成在半导体结构中的烧录器的制作方法及其版图结构。
背景技术
烧录器是一种能够记录烧录信息的器件，它能够将要写入的信息记录下来，又可以将其读出该信息。传统的Fuse烧录器件有很多种类型，目前市面上主要有金属熔线（Metal Fuse）和多晶硅熔线（Poly Fuse）这两种。具体的，金属熔线（Metal Fuse）和多晶硅熔线（Poly Fuse）作为烧录器的原理是利用电迁移技术来破环金属熔线（Metal Fuse）中金属层和多晶硅熔线（Poly Fuse）中的多晶硅层，以达到改变烧录器的电阻值大小的目的。
然而，在实际应用中，为了保证作为烧录器的金属熔线（Metal Fuse）和多晶硅熔线（Poly Fuse）烧录大电流得到满足，因此，需要将金属熔线（Metal Fuse）和多晶硅熔线（Poly Fuse）的芯片面积设计的较大，这将导致作为烧录器的金属熔线（Metal Fuse）和多晶硅熔线（Poly Fuse）无法满足半导体工艺的逐渐集成化和小尺寸的设计要求。并且，金属熔线（Metal Fuse）和多晶硅熔线（Poly Fuse）还会出现回长现象多、以及金属熔线（MetalFuse）为了保证烧录器的一次数据读写目的，其在烧录时需在芯片表面开窗口的问题。
发明内容
本发明的目的在于提供一种集成在半导体结构中的烧录器的制作方法及其版图结构，以在现有的SOI工艺平台的基础上，提出一种不用调整任何参数，便可最大程度上解决传统烧录器芯片面积大、电流需求高的一种新型烧录器，从而最终实现最大化减小用户成本和增强产品可靠性的目的。
第一方面，为解决上述技术问题，本发明提供一种集成在半导体结构中的烧录器的制作方法，包括：
提供一衬底，所述衬底具有自下至上依次堆叠的底部半导体层、绝缘埋层和顶部半导体层，所述顶部半导体层包括半导体器件区和烧录器结构区。
对所述烧录器结构区所对应的顶部半导体层进行离子注入工艺，以在所述烧录器结构区所对应的顶部半导体层中至少形成一掺杂类型不同的第一掺杂区和/或第二掺杂区，所述第一掺杂区和所述第二掺杂区暴露于所述烧录器结构区所对应的顶部半导体层的表面，所述第一掺杂区和所述第二掺杂区横向排列且所述第一掺杂区和所述第二掺杂区相接，以使所述第一掺杂区和所述第二掺杂区的相接区域组成作为烧录器的齐纳二极管的PN结。
进一步的，所述底部半导体层和所述顶部半导体层可以为硅衬底、所述绝缘埋层可以为二氧化硅。
进一步的，所述第一掺杂区的掺杂离子可以为N型离子，所述第二掺杂区的掺杂离子可以为P型离子。
进一步的，形成所述第一掺杂区和所述第二掺杂区的步骤，可以包括：
在所述烧录器结构区所对应的顶部半导体层的表面上形成遮蔽一半该顶部半导体层表面的第一光刻胶层，并以所述第一光刻胶层为掩膜，对暴露出的所述烧录器结构区所对应的顶部半导体层的另一半表面进行N型或P型离子注入，以形成第一掺杂区。
在所述烧录器结构区所对应的顶部半导体层的表面上形成遮蔽去除了所述第一光刻胶层后所暴露出的烧录器结构区所对应的顶部半导体层表面的第二光刻胶层，并以所述第二光刻胶层为掩膜，对暴露出的该顶部半导体层的另一半表面进行P型或N型离子注入，以形成第二掺杂区。
进一步的，所述半导体器件区内可以形成有至少一个MOS管。
进一步的，形成所述第一掺杂区和所述第二掺杂区的步骤，可以包括：
对所述半导体器件区所对应的顶部半导体层进行离子注入，以在所述半导体器件区所对应的顶部半导体层内且靠近所述烧录器结构区的区域形成所述MOS管的源极或漏极，并将所述MOS管的源极或漏极作为第一掺杂区。
在所述半导体器件区所对应的顶部半导体层的表面上形成遮蔽该顶部半导体层表面的第三光刻胶层，并以所述第三光刻胶层为掩膜，对暴露出的所述烧录器结构区所对应的顶部半导体层的至少部分表面进行离子注入，以在所述烧录器结构区所对应的顶部半导体层中形成与所述第一掺杂区掺杂类型不同的第二掺杂区。
第二方面，基于相同的发明构思，本发明还提供了一种烧录器，其中，所述烧录器可以采用如上所述的集成在半导体结构中的烧录器的制作方法制备而成。
第三方面，基于相同的发明构思，本发明还提供了一种烧录器的烧录系统，具体的，本发明提供的烧录器的烧录系统可以包括通过如上所述的集成在半导体结构中的烧录器的制作方法制备而成的烧录器。
第三方面，基于与本发明提供的所述集成在半导体结构中的烧录器的制作方法的相同发明构思，本发明还提供了一种烧录器的版图结构，具体的该版图结构可以包括：
第一掺杂区。
第二掺杂区，所述第二掺杂区与所述第一掺杂区横向排列且所述第二掺杂区和所述第一掺杂区相接。
PN结区，设置在所述第一掺杂区和所述第二掺杂区相接区域，并向所述第一掺杂区和所述第二掺杂区分别延期部分宽度，以使由所述第一掺杂区和所述第二掺杂区的相接区域组成的齐纳二极管的PN结作为烧录器。
进一步的，所述第一掺杂区和所述第二掺杂区可以为掺杂有N型离子或P型离子的硅衬底。
进一步的，本发明提供的所述烧录器的版图结构还可以包括：
金属规化物图案，所述金属规化物图案重叠在所述PN结区表面上。
多个金属图案，一所述金属图案重叠在所述第一掺杂区的表面上，一所述金属图案重叠在所述第二掺杂区的表面上，以使所述金属图案与所述金属规化物图案沿横向方向不连接的间隔排列。
多个接触图案，在每一所述金属图案的表面上至少设置有两个所述接触图案。
进一步的，所述接触图案可以为金属插塞层。
与现有技术相比，本发明技术方案至少存在如下有益效果之一：
在本发明提供的集成在半导体结构中的烧录器的制作方法中，其依靠现有SOI平台的工艺条件，在具有隔离作用的SOI衬底的顶部半导体层中分别形成半导体器件和烧录器结构，然后，可以利用半导体器件的源极或漏极作为齐纳二极管PN结的P型衬底或N型衬底，之后再在与该源极或漏极相邻的烧录器结构区上形成构成齐纳二极管PN结的N型衬底或P型衬底，从而实现了在利用已有半导体器件已形成的掺杂区的基础上，只对部分烧录器结构区所对应的顶部半导体层进行离子注入，从而最大程度的减小了芯片的面积以及制造成本。并且，由于本发明作为烧录器的结构是齐纳二极管，而齐纳二极管具有永久不可恢复（一次读写操作）的特性，因此，利用本发明形成的烧录器可以避免现有技术中金属熔线（Metal Fuse）为了保证烧录器的一次数据读写目的，而需要在烧录时需在芯片表面开窗口，进而需要额外工艺的问题。
进一步的，由于齐纳二极管的PN结的宽度可以根据实际需求做到很窄，因此，利用齐纳二极管作为烧录器可以在保证芯片产品的使用可靠性的同时，减小芯片的面积以及制造成本，从而更符合半导体工艺的逐渐集成化和小尺寸的设计要求。
附图说明
图1为本发明一实施例中提供的集成在半导体结构中的烧录器的制作方法的流程示意图。
图2为本发明一实施例中提供的利用图1所述的集成在半导体结构中的烧录器的制作方法形成的烧录器的器件结构示意图。
图3为本发明一实施例中提供的烧录器的版图结构的结构示意图。
具体实施方式
承如背景技术所述，在实际应用中，为了保证作为烧录器的金属熔线（MetalFuse）和多晶硅熔线（Poly Fuse）烧录大电流得到满足，因此，需要将金属熔线（MetalFuse）和多晶硅熔线（Poly Fuse）的芯片面积设计的较大，这将导致作为烧录器的金属熔线（Metal Fuse）和多晶硅熔线（Poly Fuse）无法满足半导体工艺的逐渐集成化和小尺寸的设计要求。并且，金属熔线（Metal Fuse）和多晶硅熔线（Poly Fuse）还会出现回长现象多、以及金属熔线（Metal Fuse）为了保证烧录器的一次数据读写目的，其在烧录时需在芯片表面开窗口的问题。
为此，本发明提供了一种集成在半导体结构中的烧录器的制作方法及其版图结构，以在现有的SOI工艺平台的基础上，提出一种不用调整任何参数，便可最大程度上解决传统烧录器芯片面积大、电流需求高的一种新型烧录器，从而最终实现最大化减小用户成本和增强产品可靠性的目的。
以下结合附图和具体实施例对本发明提出的集成在半导体结构中的烧录器的制作方法及其版图结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
下面首先对本发明提供的集成在半导体结构中的烧录器的制作方法进行介绍。参考图1，并结合图2，图1为本发明提供的一种集成在半导体结构中的烧录器的制作方法的流程示意图；图2为本发明一实施例中提供的利用图1所述的集成在半导体结构中的烧录器的制作方法形成的烧录器的器件结构示意图。具体的，所述集成在半导体结构中的烧录器的制作方法可以包括如下步骤：
步骤S100，提供一衬底100，所述衬底具有自下至上依次堆叠的底部半导体层101、绝缘埋层102和顶部半导体层103；其中，所述底部半导体层101和所述顶部半导体层103为可以是本领域公知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中所述底部半导体层101和所述顶部半导体层103为例如为硅晶圆。所述绝缘埋层102可以为具有隔离作用的二氧化硅层。并且，所述顶部半导体层103可以划分为半导体器件区M1和烧录器结构区M1。
在本实施例中，提出了一种将齐纳二极管作为烧录器的发明思路，而根据烧录器的实际应用可知， 烧录器通常是作为存储器的冗余电路设置在存储器的每个单元中的，从而在存储器发生损坏时，临时代替所述损坏的存储器作为存储器进行且只能进行一次的数据读写操作。因此，在本发明实施例中，将作为烧录器的齐纳二极管集成在利用SOI工艺形成的半导体结构中，其中，所述半导体结构可以是任何目前现有技术中存在的存储器，对此本发明不做具体限定。为了便于理解和简化附图，本发明将以所述半导体结构为MOS管作为示例，来展示如何在现有的SOI工艺平台上形成本发明所提出的作为烧录器的齐纳二极管，例如，如图2所示的，半导体器件区M1中的具有源极S、漏极D和栅极S的MOS管。
步骤S200，对所述烧录器结构区M2所对应的顶部半导体层103进行离子注入工艺，以在所述烧录器结构区M2所对应的顶部半导体层103中至少形成一掺杂类型不同的第一掺杂区A和/或第二掺杂区B，所述第一掺杂区A和所述第二掺杂区B暴露于所述烧录器结构区M2所对应的顶部半导体层103的表面，所述第一掺杂区A和所述第二掺杂区B横向排列且所述第一掺杂区A和所述第二掺杂区B相接，以使所述第一掺杂区A和所述第二掺杂区B的相接区域组成作为烧录器的齐纳二极管的PN结。
其中，所述第一掺杂区A的掺杂离子可以为N型离子，所述第二掺杂区B的掺杂离子可以为P型离子。
在本实施例中，构成所述齐纳二极管（烧录器）PN结的第一掺杂区A和第二掺杂区B中的至少一个可以是所述衬底100中所包括的半导体器件区M1中器件的一个掺杂区域，例如MOS管的源极S或漏极D，这样就可以将最大程度的节约形成有烧录器的芯片的面积，且此方面也是本发明的优选方法，为了展示本发明的优选方面，本发明附图2即为利用MOS管的源极S或漏极D作为齐纳二极管（烧录器）PN结的第一掺杂区A，然后，在利用掺杂工艺在所述烧录器结构区M2中形成所述齐纳二极管（烧录器）PN结的第二掺杂区B，具体形成步骤可以包括如下步骤：
首先，对所述半导体器件区M1所对应的顶部半导体层103进行离子注入，以在所述半导体器件区M1所对应的顶部半导体层103内且靠近所述烧录器结构区M2的区域形成所述MOS管的源极S或漏极D，并将所述MOS管的源极S或漏极D作为第一掺杂区A；其中，所述MOS管还包括栅极G。
其次，在所述半导体器件区M1所对应的顶部半导体层103的表面上形成遮蔽该顶部半导体层103表面的第三光刻胶层（未图示），并以所述第三光刻胶层为掩膜，对暴露出的所述烧录器结构区M2所对应的顶部半导体层103的至少部分表面进行离子注入，以在所述烧录器结构区M2所对应的顶部半导体层103中形成与所述第一掺杂区A掺杂类型不同的第二掺杂区B。
在其他实施例中，还可以将作为烧录器的齐纳二极管的PN结的第一掺杂区A和第二掺杂区B全部形成在所述烧录器结构区M2所对应的顶部半导体层103，该案例未进行附图展示。虽然在该案例中作为烧录器的齐纳二极管的PN结的第一掺杂区A和第二掺杂区B全部形成在所述烧录器结构区M2所对应的顶部半导体层103中，但是，由于齐纳二极管的PN结的自身特性，即，其PN结可以做到很窄，因此，相较于现有技术来说，其还是在很多程度上节约了形成有烧录器的芯片的总面积和制造成本，从而更符合半导体工艺的逐渐集成化和小尺寸的设计要求。并且，由于本发明提供的衬底是具有绝缘埋层102的SOI衬底，因此，在形成齐纳二极管的PN结时无需在单独在本该衬底100上形成具有隔离作用的其他隔离结构，例如，浅沟槽隔离结构STI，就可以避免如形成齐纳二极管的PN结的衬底的底部为非绝缘材料，则会导致同时在该衬底中形成多个PN结，而无法通过PN结构造本发明中作为烧录器的齐纳二极管。
具体的，在本发明的一实施例中，提供了一种将作为烧录器的齐纳二极管的PN结的第一掺杂区A和第二掺杂区B全部形成在所述烧录器结构区M2所对应的顶部半导体层103的具体实施方式，可以包括如下步骤：
首先，在所述烧录器结构区M2所对应的顶部半导体层103的表面上形成遮蔽一半该顶部半导体层103表面的第一光刻胶层（未图示），并以所述第一光刻胶层为掩膜，对暴露出的所述烧录器结构区M2所对应的顶部半导体层103的另一半表面进行N型或P型离子注入，以形成第一掺杂区A；
其次，在所述烧录器结构区M2所对应的顶部半导体层103的表面上形成遮蔽去除了所述第一光刻胶层后所暴露出的烧录器结构区M2所对应的顶部半导体层103表面的第二光刻胶层（未图示），并以所述第二光刻胶层为掩膜，对暴露出的该顶部半导体层103的另一半表面进行P型或N型离子注入，以形成第二掺杂区B。
由于本发明作为烧录器的结构是齐纳二极管，而齐纳二极管具有永久不可恢复（一次读写操作）的特性，因此，利用本发明形成的烧录器可以避免现有技术中金属熔线（Metal Fuse）为了保证烧录器的一次数据读写目的，而需要在烧录时需在芯片表面开窗口，进而需要额外工艺的问题。并且，由于齐纳二极管的PN结的宽度可以根据实际需求做到很窄，因此，利用齐纳二极管作为烧录器可以在保证芯片产品的使用可靠性的同时，减小芯片的面积以及制造成本，从而更符合半导体工艺的逐渐集成化和小尺寸的设计要求。
此外，在基于与上述所述的集成在半导体结构中的烧录器的制作方法相同的发明构思，即，利用具有永久不恢复、无额外工艺需求，便可保证芯片产品使用可靠性的齐纳二极管（利用的是齐纳二极管的齐纳电击穿特性），本发明还提供了一种烧录器，其中，本发明提供的烧录器具体可以利用如图1所示的集成在半导体结构中的烧录器的制作方法制备而成，在此不再做累述。
同理，基于与上述所述的集成在半导体结构中的烧录器的制作方法相同的发明构思，本发明还提供了一种烧录器的烧录系统，其具体可以包括通过如图1所示的集成在半导体结构中的烧录器的制作方法制备而成的烧录器，在此不再做累述。
进一步的，如图3所示，图3为本发明一实施例中提供的烧录器的版图结构的结构示意图，本发明还提供了一种烧录器的版图结构，具体的其可以包括：
第一掺杂区A；
第二掺杂区B，所述第二掺杂区B与所述第一掺杂区A横向排列且所述第二掺杂区B和所述第一掺杂区A相接；
PN结区AB，设置在所述第一掺杂区A和所述第二掺杂区B相接区域，并向所述第一掺杂区A和所述第二掺杂区B分别延期部分宽度，以使由所述第一掺杂区A和所述第二掺杂区B的相接区域组成的齐纳二极管的PN结作为烧录器。
可选的，所述第一掺杂区A和所述第二掺杂区B可以为掺杂有N型离子或P型离子的硅衬底材料层。
更进一步的，本发明提供的所述烧录器的版图结构还可以包括：
金属规化物图案C，所述金属规化物图案C重叠在所述PN结区AB表面上；
多个金属图案D，一所述金属图案D重叠在所述第一掺杂区A的表面上，一所述金属图案D重叠在所述第二掺杂区B的表面上，以使所述金属图案D与所述金属规化物图案C沿横向方向不连接的间隔排列；
多个接触图案E，在每一所述金属图案E的表面上至少设置有两个所述接触图案E。
其中，所述接触图案E可以为金属插塞层。
综上所述，在本发明提供的集成在半导体结构中的烧录器的制作方法中，其依靠现有SOI平台的工艺条件，在具有隔离作用的SOI衬底的顶部半导体层中分别形成半导体器件和烧录器结构，然后，可以利用半导体器件的源极或漏极作为齐纳二极管PN结的P型衬底或N型衬底，之后再在与该源极或漏极相邻的烧录器结构区上形成构成齐纳二极管PN结的N型衬底或P型衬底，从而实现了在利用已有半导体器件已形成的掺杂区的基础上，只对部分烧录器结构区所对应的顶部半导体层进行离子注入，从而最大程度的减小了芯片的面积以及制造成本。并且，由于本发明作为烧录器的结构是齐纳二极管，而齐纳二极管具有永久不可恢复（一次读写操作）的特性，因此，利用本发明形成的烧录器可以避免现有技术中金属熔线（Metal Fuse）为了保证烧录器的一次数据读写目的，而需要在烧录时需在芯片表面开窗口，进而需要额外工艺的问题。
进一步的，由于齐纳二极管的PN结的宽度可以根据实际需求做到很窄，因此，利用齐纳二极管作为烧录器可以在保证芯片产品的使用可靠性的同时，减小芯片的面积以及制造成本，从而更符合半导体工艺的逐渐集成化和小尺寸的设计要求。
本发明实施例还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信，
存储器，用于存放计算机程序。
处理器，用于执行存储器上所存放的程序时，实现本发明实施例提供的一种集成在半导体结构中的烧录器的制作方法，该方法具体包括如下步骤：
提供一衬底，所述衬底具有自下至上依次堆叠的底部半导体层、绝缘埋层和顶部半导体层，所述顶部半导体层包括半导体器件区和烧录器结构区。
对所述烧录器结构区所对应的顶部半导体层进行离子注入工艺，以在所述烧录器结构区所对应的顶部半导体层中至少形成一掺杂类型不同的第一掺杂区和/或第二掺杂区，所述第一掺杂区和所述第二掺杂区暴露于所述烧录器结构区所对应的顶部半导体层的表面，所述第一掺杂区和所述第二掺杂区横向排列且所述第一掺杂区和所述第二掺杂区相接，以使所述第一掺杂区和所述第二掺杂区的相接区域组成作为烧录器的齐纳二极管的PN结。
另外，处理器执行存储器上所存放的程序而实现的一种集成在半导体结构中的烧录器的制作方法形成的其他实现方式，与前述方法实施例部分所提及的实现方式相同，这里也不再赘述。
上述控制终端提到的通信总线可以是外设部件互连标准（Peripheral ComponentInterconnect，PCI）总线或扩展工业标准结构（Extended Industry StandardArchitecture，EISA）总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器（Random Access Memory，RAM），也可以包括非易失性存储器（Non-Volatile Memory，NVM），例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器（Central Processing Unit，CPU）、网络处理器（Network Processor，NP）等；还可以是数字信号处理器（Digital SignalProcessing，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field-Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的集成在半导体结构中的烧录器的制作方法形成。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线（DSL））或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质（例如固态硬盘Solid State Disk (SSD)）等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备以及计算机可读存储介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (12)

1.一种集成在半导体结构中的烧录器的制作方法，其特征在于，包括：
提供一衬底，所述衬底具有自下至上依次堆叠的底部半导体层、绝缘埋层和顶部半导体层，所述顶部半导体层包括半导体器件区和烧录器结构区；
对所述烧录器结构区所对应的顶部半导体层进行离子注入工艺，以在所述烧录器结构区所对应的顶部半导体层中至少形成一掺杂类型不同的第一掺杂区和/或第二掺杂区，所述第一掺杂区和所述第二掺杂区暴露于所述烧录器结构区所对应的顶部半导体层的表面，所述第一掺杂区和所述第二掺杂区横向排列且所述第一掺杂区和所述第二掺杂区相接，以使所述第一掺杂区和所述第二掺杂区的相接区域组成作为烧录器的齐纳二极管的PN结。
2.如权利要求1所述的集成在半导体结构中的烧录器的制作方法，其特征在于，所述底部半导体层和所述顶部半导体层为硅衬底、所述绝缘埋层为二氧化硅。
3.如权利要求1所述的集成在半导体结构中的烧录器的制作方法，其特征在于，所述第一掺杂区的掺杂离子为N型离子，所述第二掺杂区的掺杂离子为P型离子。
4.如权利要求3所述的集成在半导体结构中的烧录器的制作方法，其特征在于，形成所述第一掺杂区和所述第二掺杂区的步骤，包括：
在所述烧录器结构区所对应的顶部半导体层的表面上形成遮蔽一半该顶部半导体层表面的第一光刻胶层，并以所述第一光刻胶层为掩膜，对暴露出的所述烧录器结构区所对应的顶部半导体层的另一半表面进行N型或P型离子注入，以形成第一掺杂区；
在所述烧录器结构区所对应的顶部半导体层的表面上形成遮蔽去除了所述第一光刻胶层后所暴露出的烧录器结构区所对应的顶部半导体层表面的第二光刻胶层，并以所述第二光刻胶层为掩膜，对暴露出的该顶部半导体层的另一半表面进行P型或N型离子注入，以形成第二掺杂区。
5.如权利要求1所述的集成在半导体结构中的烧录器的制作方法，其特征在于，所述半导体器件区内形成有至少一个MOS管。
6.如权利要求5所述的集成在半导体结构中的烧录器的制作方法，其特征在于，形成所述第一掺杂区和所述第二掺杂区的步骤，包括：
对所述半导体器件区所对应的顶部半导体层进行离子注入，以在所述半导体器件区所对应的顶部半导体层内且靠近所述烧录器结构区的区域形成所述MOS管的源极或漏极，并将所述MOS管的源极或漏极作为第一掺杂区；
在所述半导体器件区所对应的顶部半导体层的表面上形成遮蔽该顶部半导体层表面的第三光刻胶层，并以所述第三光刻胶层为掩膜，对暴露出的所述烧录器结构区所对应的顶部半导体层的至少部分表面进行离子注入，以在所述烧录器结构区所对应的顶部半导体层中形成与所述第一掺杂区掺杂类型不同的第二掺杂区。
7.一种烧录器，其特征在于，所述烧录器采用权利要求1~6任一项所述的集成在半导体结构中的烧录器的制作方法制备而成。
8.一种烧录器的烧录系统，其特征在于，包括通过如权利要求1~6任一项所述的集成在半导体结构中的烧录器的制作方法制备而成的烧录器。
9.一种烧录器的版图结构，其特征在于，包括：
第一掺杂区；
第二掺杂区，所述第二掺杂区与所述第一掺杂区横向排列且所述第二掺杂区和所述第一掺杂区相接；
PN结区，设置在所述第一掺杂区和所述第二掺杂区相接区域，并向所述第一掺杂区和所述第二掺杂区分别延期部分宽度，以使由所述第一掺杂区和所述第二掺杂区的相接区域组成的齐纳二极管的PN结作为烧录器。
10.如权利要求9所述的烧录器的版图结构，其特征在于，所述第一掺杂区和所述第二掺杂区为掺杂有N型离子或P型离子的硅衬底。
11.如权利要求9所述的烧录器的版图结构，其特征在于，所述烧录器的版图结构还包括：
金属规化物图案，所述金属规化物图案重叠在所述PN结区表面上；
多个金属图案，一所述金属图案重叠在所述第一掺杂区的表面上，一所述金属图案重叠在所述第二掺杂区的表面上，以使所述金属图案与所述金属规化物图案沿横向方向不连接的间隔排列；
多个接触图案，在每一所述金属图案的表面上至少设置有两个所述接触图案。
12.如权利要求11所述的烧录器的版图结构，其特征在于，所述接触图案为金属插塞层。
CN202210454788.8A 2022-04-28 2022-04-28 集成在半导体结构中的烧录器的制作方法及其版图结构 Pending CN114551237A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210454788.8A CN114551237A (zh) 2022-04-28 2022-04-28 集成在半导体结构中的烧录器的制作方法及其版图结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210454788.8A CN114551237A (zh) 2022-04-28 2022-04-28 集成在半导体结构中的烧录器的制作方法及其版图结构

Publications (1)

Publication Number Publication Date
CN114551237A true CN114551237A (zh) 2022-05-27

Family

ID=81666940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210454788.8A Pending CN114551237A (zh) 2022-04-28 2022-04-28 集成在半导体结构中的烧录器的制作方法及其版图结构

Country Status (1)

Country Link
CN (1) CN114551237A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0054740A2 (en) * 1980-12-23 1982-06-30 American Microsystems, Incorporated Zener diode burn prom
US6294809B1 (en) * 1998-12-28 2001-09-25 Vantis Corporation Avalanche programmed floating gate memory cell structure with program element in polysilicon
CN101023539A (zh) * 2004-07-01 2007-08-22 斯班逊有限公司 可切换存储二极管－新存储装置
US20080093671A1 (en) * 2004-03-10 2008-04-24 Hubert Enichlmair Semi-Conductor Element Comprising An Integrated Zener Diode And Method For The Production Thereof
CN101452938A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 一次可编程非挥发性存储器单元
CN104576648A (zh) * 2014-08-19 2015-04-29 上海华虹宏力半导体制造有限公司 Otp器件及其制造方法
CN106711235A (zh) * 2016-08-31 2017-05-24 佛山芯光半导体有限公司 一种新型多晶硅薄膜齐纳二极管及制作方法
CN112447733A (zh) * 2019-09-03 2021-03-05 长鑫存储技术有限公司 存储器、反熔丝存储单元及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0054740A2 (en) * 1980-12-23 1982-06-30 American Microsystems, Incorporated Zener diode burn prom
US6294809B1 (en) * 1998-12-28 2001-09-25 Vantis Corporation Avalanche programmed floating gate memory cell structure with program element in polysilicon
US20080093671A1 (en) * 2004-03-10 2008-04-24 Hubert Enichlmair Semi-Conductor Element Comprising An Integrated Zener Diode And Method For The Production Thereof
CN101023539A (zh) * 2004-07-01 2007-08-22 斯班逊有限公司 可切换存储二极管－新存储装置
CN101452938A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 一次可编程非挥发性存储器单元
CN104576648A (zh) * 2014-08-19 2015-04-29 上海华虹宏力半导体制造有限公司 Otp器件及其制造方法
CN106711235A (zh) * 2016-08-31 2017-05-24 佛山芯光半导体有限公司 一种新型多晶硅薄膜齐纳二极管及制作方法
CN112447733A (zh) * 2019-09-03 2021-03-05 长鑫存储技术有限公司 存储器、反熔丝存储单元及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOHN E. AYERS: "《数字集成电路分析与设计》", 31 March 2013, 国防工业出版社 *

Similar Documents

Publication Publication Date Title
US11289469B2 (en) Integrated circuit and semiconductor device
Van Der Meijs et al. VLSI circuit reconstruction from mask topology
US9646960B2 (en) System-on-chip devices and methods of designing a layout therefor
US7919793B2 (en) Semiconductor integrated circuit
CN107464802B (zh) 集成电路和标准单元库
JP2010021469A (ja) 半導体集積回路
US11677007B2 (en) Heat sink layout designs for advanced FinFET integrated circuits
US10446562B1 (en) One-time programmable bitcell with partially native select device
US11443094B2 (en) Method of inserting dummy boundary cells for macro/IP and IC
US20100321842A1 (en) Electrostatic Discharge Structures and Methods of Manufacture
KR20170015835A (ko) 반도체 소자의 레이아웃 설계 방법, 및 그를 이용한 반도체 소자의 제조 방법
US10699050B2 (en) Front-end-of-line shape merging cell placement and optimization
US6477696B2 (en) Routing definition to optimize layout design of standard cells
CN114551237A (zh) 集成在半导体结构中的烧录器的制作方法及其版图结构
US7332812B2 (en) Memory card with connecting portions for connection to an adapter
US9293452B1 (en) ESD transistor and a method to design the ESD transistor
US10529436B1 (en) One-time programmable bitcell with diode under anti-fuse
US20220382948A1 (en) Layout for integrated circuit and the integrated circuit
US20230394217A1 (en) Integrated circuit (ic) design methods using process friendly cell architectures
KR102357957B1 (ko) 반도체 소자
CN114551238A (zh) 集成在半导体结构中的烧录器的制作方法
US20230238280A1 (en) Adaptive fill techniques for avoiding electromigration
US11941338B2 (en) Integrated circuit with dummy boundary cells
US20080054368A1 (en) CMOS Devices Adapted to Prevent Latchup and Methods of Manufacturing the Same
KR20180092253A (ko) 컨택 점퍼를 포함하는 집적 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220527

RJ01 Rejection of invention patent application after publication