齐纳二极管及其制造方法
技术领域
本申请涉及半导体技术,特别涉及一种齐纳二极管及其制造方法。
背景技术
齐纳二极管被广泛的应用在集成电路中,起到钳位电压的作用,如ESD保护回路中的齐纳二极管等等。通常这些电路对于齐纳二极管的齐纳击穿电压的精度要求很高,对齐纳击穿电压的面内分布、器件的时间依存性、温度依存性性、漏电等等指标都有很高的要求。
常见的齐纳二极管的纵向界面如图1所示,其结构是在P型硅衬底上形成N型阱区,在N型阱区内分别形成P型重掺杂区P+、N型轻掺杂区N-,在P型重掺杂区P+和N型轻掺杂区N-界面上形成齐纳二极管。在整个区域上方覆盖有氧化层。
常见的齐纳二极管工作在反向工作区时,由齐纳击穿引起的热电子会有一定的概率注入到齐纳二极管周围氧化层中(即有部分热电子的能量高于硅-氧化层势垒,进而穿过该势垒进入氧化层),并被氧化层中的缺陷所捕获,由此产生的额外电场会改变齐纳二极管的击穿电压,影响齐纳二极管反向击穿电压的稳定性,也就是通常说的齐纳二极管的长期可靠性。
发明内容
本申请要解决的技术问题是使齐纳二极管的反向击穿电压稳定、可控。
为解决上述技术问题,本申请提供了一种齐纳二极管,在一N型阱内形成有P型重掺杂区,在所述P型重掺杂区内形成有N型重掺杂区,在所述P型重掺杂区同所述N型重掺杂区的交界处上方形成有第一绝缘介质层,在所述P型重掺杂区同所述N型重掺杂区的交界处的的第一绝缘介质层上方形成有多晶硅栅,所述多晶硅栅上引出齐纳二极管的控制栅极,所述P型重掺杂区引出齐纳二极管的阳极,所述N型重掺杂区中间处引出齐纳二极管的阴极。
齐纳击穿发生在所述P型重掺杂区同所述N型重掺杂区的侧面PN结上。
为解决上述技术问题,本申请还提供了一种齐纳二极管的制造方法,包括以下步骤:
一.在P型衬底上利用离子注入工艺注入N型杂质形成N型阱;
二.在所述N型阱内,形成有源区与隔离场区,在有源区上利用热氧化工艺形成第一绝缘介质层;
三.在所述N型阱内,利用离子注入工艺注入P型杂质形成P型重掺杂区;
四.在所述P型重掺杂区内,利用离子注入工艺注入N型杂质形成N型重掺杂区,所述P型重掺杂区同所述N型重掺杂区的界面形成齐纳二极管的PN结;
五.在硅片上利用化学气相沉积工艺淀积一层多晶硅,对所述多晶硅光刻、刻蚀,在所述P型重掺杂区上方的第一绝缘介质层上形生成环状多晶硅栅;
还可以包括步骤六,在硅片上利用CVD工艺淀积第二绝缘介质层。
还可以包括步骤七,在第二绝缘介质层上利用CVD工艺淀积第三绝缘介质层。
还可以包括步骤八,利用光刻、刻蚀工艺在齐纳二极管的P型重掺杂区、N型重掺杂区以及多晶硅栅上形成通孔并填入钨,分别引出齐纳二极管的阴极、阳极、控制栅极。
还可以包括步骤九,在第三绝缘介质层表面利用CVD工艺淀积一层金属铝,利用光刻、刻蚀工艺形成齐纳二极管的阴极、阳极以及控制栅极的引线。
本申请的齐纳二极管,在常见齐纳二极管的基础上增加了控制栅极,通过在控制栅极施加不同的电压能改变该器件的纵向电场,使得齐纳二极管反向击穿时产生的热电子不能注入到绝缘介质层中,反向击穿电压随工艺波动而引起的击穿电压偏差小,提高了该器件的反向击穿电压的稳定性,提高了该器件的长期使用的可靠性。同时利用齐纳击穿电压随控制栅极施加电压变化的特性,通过一个控制电路控制该器件的控制栅极的电压,能调整齐纳二极管反向击穿电压。
附图说明
为了更清楚地说明本申请的技术方案,下面对本申请所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是常见的齐纳二极管的纵向界面图;
图2是本发明的齐纳二极管一实施例的纵向界面图;
图3是本发明的齐纳二极管齐纳击穿电压随栅极控制电压变化曲线。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。应当理解,此处所描述的优选实施例仅用于说明和解释本申请,并不用于限定本申请。并且在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。基于本申请中的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本申请保护的范围。
实施例一
齐纳二极管的纵向界面如图2所示,在P型衬底上形成有一N型阱1,在所述N型阱内形成有P型重掺杂区5,在所述P型重掺杂区5内形成有N型重掺杂区10,在所述P型重掺杂区5同所述N型重掺杂区10的交界处上方形成有第一绝缘介质层(如二氧化硅)2,在所述P型重掺杂区5同所述N型重掺杂区10的交界处的第一绝缘介质层2上方形成有多晶硅栅6,在所述多晶硅栅6上引出齐纳二极管的控制栅极14,在所述P型重掺杂区5引出齐纳二极管的阳极12,在所述N型重掺杂区10中间处引出齐纳二极管的阴极13。
实施例一的齐纳二极管,由P型重掺杂区5与N型重掺杂区10组成齐纳二极管的主工作区,P型重掺杂区5与N型重掺杂区10的交界处上方的第一绝缘介质层2上方有多晶硅栅6。
该器件的P型重掺杂区5被N型阱1所包围,使得齐纳二极管与外围其它器件相隔离,即该齐纳二极管反向击穿时,击穿电流被N型阱1所隔离,不会流到P型衬底上,从而影响硅片上的其它器件的正常工作。
该器件的N型重掺杂区10被P型重掺杂区5所包围,通过调节P型重掺杂区5与N型重掺杂区10的相对位置,使得该器件反向击穿时所述P型重掺杂区同所述N型重掺杂区的PN结的侧面区域完全耗尽,而底面区域还未完全耗尽,这样电场集中于PN结的侧面,使齐纳击穿发生在所述P型重掺杂区同所述N型重掺杂区的侧面PN结上,而不是发生在底面PN结上。如图2所示,该器件工作在反向工作区时,阳极和阴极击穿点主要发生在N型重掺杂源区10与P型重掺杂有源区5侧面位置的PN结,图2中用二极管符号标示出来。
该器件在P型重掺杂区5与N型重掺杂区10的交界处(即齐纳二极管反向击穿时的耗尽区)上方的介质层上方增加多晶硅栅6以引出控制栅极14,在控制栅极14上施加不同的电压(正电压或负电压)时,发生齐纳击穿区的耗尽层宽度会随着纵向电场的改变而变大或变小,从而影响到该器件的反向击穿电压,其变化曲线如图3所示。在控制栅极14上施加负电压时,负电压会在该器件的纵向产生一个较大的电场,该电场正好能阻止齐纳二极管反向工作时热电子注入到介质层,由于没有了热电子注入到介质层,也就不会产生齐纳二极管的反向击穿电压随累计反向击穿时间裂化的问题,即提高了该器件的长期可靠性。另外,利用以上特性,可以设计出如图4所示的控制电路,当齐纳二极管的反向击穿电压由于工艺原因波动而超出正常使用范围时,可利用控制电路控制齐纳二极管的控制栅极电压,使该齐纳二极管的反向击穿电压恢复到正常使用范围,从而可以消除齐纳二极管的反向击穿随工艺波动而产生的器件与器件之间的偏差问题,使该齐纳二极管的反向击穿更准确。
实施例二
实施例一的齐纳二极管的制造方法,包括以下步骤:
一.在P型衬底上利用离子注入工艺注入N型杂质形成N型阱1;
二.在N型阱1内使用有源区的掩模版,利用光刻、氧化工艺形成有源区与隔离场区,在有源区上利用热氧化工艺形成第一绝缘介质层(如二氧化硅)2;
三.在N型阱1内,使用P型注入的掩模版,利用光刻、高能离子注入工艺形成P型重掺杂区5,注入的P型杂质的能量在10到30KeV,剂量在1E14/cm2到1E15/cm2,利用退火工艺激活注入的P型杂质;
四.P型重掺杂区5内,使用N型注入的掩模版,利用光刻、高能N型离子注入工艺形成N型重掺杂区10,注入的N型杂质的能量在10到30KeV,剂量在1E15/cm2到1E16/cm2,利用退火工艺激活注入的N型杂质,所述P型重掺杂区5同所述N型重掺杂区10的界面形成齐纳二极管的PN结;
五.在硅片上利用CVD(化学气相沉积)工艺淀积一层多晶硅,使用栅极光刻版,利用光刻、刻蚀工艺对所述多晶硅光刻、刻蚀,在所述P型重掺杂区5上方的第一绝缘介质层上生成环状多晶硅栅6;
六.在硅片上利用CVD工艺淀积一层3000埃到10000埃厚的第二绝缘介质层(如二氧化硅)11,保护硅片表面,以防止其它杂质扩散进入齐纳二极管的PN结;
七.在第二绝缘介质层上利用CVD工艺淀积第三绝缘介质层(如磷硅玻璃)15,作为表面的保护层。
八.利用光刻、刻蚀工艺在齐纳二极管的P型重掺杂区5、N型重掺杂区10以及多晶硅栅6上形成通孔并填入钨,分别引出齐纳二极管的阴极13、阳极12、控制栅极14;
九.在第三绝缘介质层表面利用CVD工艺淀积一层金属铝,利用光刻、刻蚀工艺形成齐纳二极管的阴极13、阳极12以及控制栅极14的引线。
本申请的齐纳二极管,在常见齐纳二极管的基础上增加了控制栅极,通过在控制栅极施加不同的电压能改变该器件的纵向电场,使得齐纳二极管反向击穿时产生的热电子不能注入到绝缘介质层中,反向击穿电压随工艺波动而引起的击穿电压偏差小,提高了该器件的反向击穿电压的稳定性,提高了该器件的长期使用的可靠性。同时利用齐纳击穿电压随控制栅极施加电压变化的特性,通过一个控制电路控制该器件的控制栅极的电压,能调整齐纳二极管反向击穿电压。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。