CN110677036A - 电荷泵电路及其形成方法 - Google Patents

Abstract

一种电荷泵电路及其形成方法，所述电荷泵电路包括交叉耦合电荷泵电路和与交叉耦合电荷泵电路连接的Dickson电荷泵电路，通过交叉耦合电荷泵电路和Dickson电荷泵电路两者的结合，交叉耦合电荷泵电路位于电荷泵电路的前部分，Dickson电荷泵电路位于电荷泵电路的后部分，由于交叉耦合电荷泵电路的电压转化效率较高，可以使得输入电压经过交叉耦合电荷泵电路升压后很快的升高到第一电压，而Dickson电荷泵电路具有很好的耐压性能，所述Dickson电荷泵电路可以使得第一电压继续升高到更高的第二电压。

Description

电荷泵电路及其形成方法

技术领域

本发明涉及电荷泵领域，尤其涉及一种能增大输出电压的电荷泵电路及其形成方法。

背景技术

在闪存的编程和擦除操作中需要用到高压，故需要对闪存的工作电源电压进行转换，以配合闪存的编程和擦除。

电荷泵电路作为闪存中的重要组成部分，随着电子器件趋于小型化，高度精密化，电荷泵电路很大程度上决定了闪存的初始编程、擦除和读写速度。闪存中这些过程往往需要高的电压完成，这使得电荷泵电路在闪存中地位越来越重要。各种高性能电荷泵的研究逐渐成为当前研究的热点之一。

目前，现有常用的电荷泵电路均是基于Dickson电荷泵模型或者Pelliconi电荷泵模型。

但是现有的电荷泵电路的输出电压的大小仍有待提升。

发明内容

本发明所要解决的技术问题是提高电荷泵电路输出电压的大小。

本发明提供了一种电荷泵电路，包括：

包括交叉耦合电荷泵电路和与交叉耦合电荷泵电路连接的Dickson电荷泵电路，所述交叉耦合电荷泵电路包括第一电压输入端和第一电压输出端，所述Dickson电荷泵电路包括第二电压输入端和第二电压输出端，所述交叉耦合电荷泵电路的第一电压输入端连接外部输入电压，所述Dickson电荷泵电路的第二电压输入端连接所述交叉耦合电荷泵电路的第一电压输出端，所述Dickson电荷泵电路的第二电压输出端输出的电压作为电荷泵电路的输出电压。

可选的，所述交叉耦合电荷泵电路包括若干级串联的第一电荷泵，每一级第一电荷泵均包括交叉耦合连接两个NMOS晶体管和两个PMOS晶体管。

可选的，所述两个NMOS晶体管包括相同的第一NMOS晶体管和第二NMOS晶体管，所述两个PMOS晶体管包括相同的第一PMOS晶体管和第二PMOS晶体管，所述每一级第一电荷泵中两个NMOS晶体管和两个PMOS晶体管交叉耦合连接的方式为：所述第一NMOS晶体管的漏极和第二NMOS晶体管漏极连接在一起作为每一级第一电荷泵的电压输入端，所述第一NMOS晶体管源极与第一PMOS晶体管的源极连接并与第二NMOS晶体管的栅极以及第二PMOS晶体管的栅极连接，所述第二NMOS晶体管的源极与第二PMOS晶体管的源极连接并与第一NMOS晶体管的栅极以及第一PMOS晶体管的栅极连接，所述第一PMOS晶体管的漏极和第二PMOS晶体管的漏极连接在一起作为每一级第一电荷泵的电压输出端，所述电压输出端连接下一级第一电荷泵的电压输入端；第一级第一电荷泵的电压输入端作为交叉耦合电荷泵电路的第一电压输入端，所述第一电压输入端连接输入电压，最后一级第一电荷泵的电压输出端作为交叉耦合电荷泵电路的第一电压输出端。

可选的，还包括第一时钟和第二时钟，每一个第一电荷泵中，所述第一NMOS晶体管源极与第一PMOS晶体管的源极的连接点通过第一电容与第一时钟连接，所述第二NMOS晶体管的源极与第二PMOS晶体管的源极的连接点通过第二电容与第二时钟连接。

可选的，所述第一PMOS晶体管的源极通过第三电容与接地端连接，所述第二PMOS晶体管的源极通过第四电容与接地端连接，所述第一电容与第一时钟连接的一端通过第五电容与接地端连接，所述第二电容与第二时钟的连接的一端通过第六电容与接地端连接。

可选的，所述Dickson电荷泵电路包括若干级串联的第二电荷泵，每一级第二电荷泵均包括一个二极管和一个电容，电容的一端连接二极管的阴极，电容的另一端连接时钟，后一级第二电荷泵中的二极管的阳极与前一级第二电荷泵中的二极管的阴极连接，第一级第二电荷泵中的二极管的阳极作为第二电压输入端，所述第二电压输入端连接交叉耦合电荷泵电路的第一电压输出端，最后一级第二电荷泵中的二极管的阴极作为第二电压输出端。

可选的，所述时钟为第一时钟和第二时钟，第奇数级第二电荷泵中的电容均连接第一时钟，第偶数级第二电荷泵中的电容均连接第二时钟。

可选的，所述二极管包括P型衬底，位于P型衬底中的N型阱区，位于N型阱区中的P型掺杂区和N型掺杂区，P型掺杂区为二极管的阳极，N型掺杂区作为二极管的阴极，所述二极管中N型阱区与P型衬底之间的击穿电压大于交叉耦合电荷泵电路的第一电压输出端的输出电压，且大于第二电压输出端的输出电压。

可选的，所述交叉耦合电荷泵电路中第一电荷泵的级数为大于等于10级，所述Dickson电荷泵电路中第二电荷泵的级数为大于等于4级。

可选的，所述输入电压为3V-5V，第一时钟和第二时钟互相反向，所述第一时钟和第二时钟的时钟频率15MHz-25MHz，第一时钟和第二时钟的时钟幅值3V-5V，第一电容和第二电容的电容值为0.8pF-1.5pF，第二电荷泵中电容的电容值为0.8pF-1.5pF。

本发明还提供了一种电荷泵电路的形成方法，包括：采用半导体集成制作工艺形成前述任一项所述的电荷泵电荷。

可选的，所述交叉耦合电荷泵电路包括若干级串联的第一电荷泵，每一级第一电荷泵均包括交叉耦合连接两个NMOS晶体管和两个PMOS晶体管，所述两个NMOS晶体管包括相同的第一NMOS晶体管和第二NMOS晶体管，所述Dickson电荷泵电路包括若干级串联的第二电荷泵，每一级第二电荷泵均包括一个二极管和一个电容。

可选的，所述NMOS晶体管包括：P型衬底；位于所述P型衬底中的N型深阱；位于所述N型深阱中的P型阱区；位于所述P型阱区部分表面上的栅极结构；位于所述栅极结构两侧的P型阱区内的N型源区和N型漏区；所述PMOS晶体管包括：P型衬底；位于P型衬底中的N型阱区；位于所述N型阱区部分表面上的栅极结构；位于所述栅极结构两侧的N型阱区内的P型源区和P型漏区；所述二极管包括P型衬底，位于P型衬底中的N型阱区，位于N型阱区中的P型掺杂区和N型掺杂区。

可选的，所述二极管的形成步骤与NMOS晶体管的形成步骤和PMOS晶体管的形成步骤集成。

可选的，所述二极管的N型阱区与NMOS晶体管的N型深阱同步形成，所述二极管的N型掺杂区与NMOS晶体管的N型源区和N型漏区同步形成，所述二极管的N型掺杂区与PMOS晶体管的P型源区和P型漏区同步形成。

与现有技术相比，本发明技术方案具有以下优点：

本发明的电荷泵电路包括交叉耦合电荷泵电路和与交叉耦合电荷泵电路连接的Dickson电荷泵电路，通过交叉耦合电荷泵电路和Dickson电荷泵电路两者的结合，交叉耦合电荷泵电路位于电荷泵电路的前部分，Dickson电荷泵电路位于电荷泵电路的后部分，由于交叉耦合电荷泵电路的电压转化效率较高，可以使得输入电压经过交叉耦合电荷泵电路升压后很快的升高到第一电压，而Dickson电荷泵电路具有很好的耐压性能，所述Dickson电荷泵电路可以使得第一电压继续升高到更高的第二电压，并且整个电荷泵电路中不会发生器件的击穿，因而本申请的电荷泵电路通过较少的级联数量就可以达到较高的输出电压，并且电荷泵电路的效率能保持较高，耐压性能较好，功耗低，电荷泵电路占据的体积较小。

本发明的电荷泵电路的形成方法，所述二极管的形成步骤可以与NMOS晶体管的形成步骤和PMOS晶体管的形成步骤集成，以简化电荷泵的制作工艺，提高制作效率。

附图说明

图1为本发明实施例电荷泵电路的结构示意图。

具体实施方式

如背景技术所言，但是现有的电荷泵电路的输出电压的大小仍有待提升。

研究发现，现有的电荷泵电路在一定的输入电压下需要增加电荷泵级联的数量才能增加输出电压的大小，影响了电荷泵电路的效率，并且电荷泵电路需要占据较大的衬底面积。

为此，本发明提供了一种电荷泵电路及其形成方法，所述电荷泵电路包括交叉耦合电荷泵电路和与交叉耦合电荷泵电路连接的Dickson电荷泵电路，通过交叉耦合电荷泵电路和Dickson电荷泵电路两者的结合，交叉耦合电荷泵电路位于电荷泵电路的前部分，Dickson电荷泵电路位于电荷泵电路的后部分，由于交叉耦合电荷泵电路的电压转化效率较高，可以使得输入电压经过交叉耦合电荷泵电路升压后很快的升高到第一电压，而Dickson电荷泵电路具有很好的耐压性能，所述Dickson电荷泵电路可以使得第一电压继续升高到更高的第二电压，并且整个电荷泵电路中不会发生器件的击穿，因而本申请的电荷泵电路通过较少的级联数量就可以达到较高的输出电压，并且电荷泵电路的效率能保持较高，耐压性能较好，功耗低，电荷泵电路占据的体积较小。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图1为本发明实施例电荷泵电路的结构示意图。

参考图1，本发明实施例的电荷泵电路，包括：

包括交叉耦合电荷泵电路31和与交叉耦合电荷泵电路31连接的Dickson电荷泵电路32，所述交叉耦合电荷泵电路31包括第一电压输入端20和第一电压输出端21，所述Dickson电荷泵电路32包括第二电压输入端22和第二电压输出端23，所述交叉耦合电荷泵电路31的第一电压输入端20连接外部输入电压Vin，所述Dickson电荷泵电路32的第二电压输入端22连接所述交叉耦合电荷泵电路31的第一电压输出端21，所述Dickson电荷泵电路32的第二电压输出端23输出的电压作为电荷泵电路的输出电压Vout。

具体的，所述交叉耦合电荷泵电路31包括若干级串联的第一电荷泵301，每一级第一电荷泵301均包括交叉耦合连接两个NMOS晶体管和两个PMOS晶体管。

在一实施例中，所述两个NMOS晶体管包括相同的第一NMOS晶体管M1和第二NMOS晶体管M2，所述两个PMOS晶体管包括相同的第一PMOS晶体管P1和第二PMOS晶体管P2，所述每一级第一电荷泵中两个NMOS晶体管和两个PMOS晶体管交叉耦合连接的方式为：所述第一NMOS晶体管M1的漏极和第二NMOS晶体管M2漏极连接在一起作为每一级第一电荷泵的电压输入端，所述第一NMOS晶体管M1源极与第一PMOS晶体管P1的源极连接并与第二NMOS晶体管M2的栅极以及第二PMOS晶体管P2的栅极连接，所述第二NMOS晶体管M2的源极与第二PMOS晶体管P2的源极连接并与第一NMOS晶体管M1的栅极以及第一PMOS晶体管P1的栅极连接，所述第一PMOS晶体管P1的漏极和第二PMOS晶体管P2的漏极连接在一起作为每一级第一电荷泵的电压输出端，所述电压输出端连接下一级第一电荷泵301的电压输入端；第一级第一电荷泵301的电压输入端作为交叉耦合电荷泵电路的第一电压输入端20，所述第一电压输入端20连接输入电压Vin，最后一级第一电荷泵301的电压输出端作为交叉耦合电荷泵电路的第一电压输出端。需要说明的是，第一NMOS晶体管M1和第二NMOS晶体管M2相同是指第一NMOS晶体管M1和第二NMOS晶体管M2的结构、电学参数和击穿电压相同，第一PMOS晶体管P1和第二PMOS晶体管P2相同是指第一PMOS晶体管P1和第二PMOS晶体管P2结构、电学参数和击穿电压相同，因而每一级第一电荷泵中的NMOS晶体管都可以通过同一半导体工艺制作，相应的每一级电荷泵中PMOS晶体管也可以通过同一工艺制作，便于后续采用半导体集成制作工艺形成交叉耦合电荷泵电路31。

在一实施例中，所述NMOS晶体管(第一NMOS晶体管M1和第二NMOS晶体管M2)包括：P型衬底；位于所述P型衬底中的N型深阱；位于所述N型深阱中的P型阱区；位于所述P型阱区部分表面上的栅极结构；位于所述栅极结构两侧的P型阱区内的N型源区和N型漏区。所述PMOS晶体管(第一NMOS晶体管M1和第二NMOS晶体管M2)包括：P型衬底；位于P型衬底中的N型阱区；位于所述N型阱区部分表面上的栅极结构；位于所述栅极结构两侧的N型阱区内的P型源区和P型漏区。

所述交叉耦合电荷泵电路31，还包括第一时钟CLK1和第二时钟CLK2，每一个第一电荷泵301中，所述第一NMOS晶体管M1源极与第一PMOS晶体管P1的源极的连接点通过第一电容C1与第一时钟CLK1连接，所述第二NMOS晶体管M2的源极与第二PMOS晶体管P2的源极的连接点通过第二电容C2与第二时钟CLK2连接。

在一实施例中，所述第一PMOS晶体管P1的源极还通过第三电容与接地端连接，所述第二PMOS晶体管P2的源极还通过第四电容与接地端连接，所述第一电容与第一时钟CLK1连接的一端还通过第五电容与接地端连接，所述第二电容与第二时钟CLK2的连接的一端还通过第六电容与接地端连接。

所述Dickson电荷泵电路32包括若干级串联的第二电荷泵302，每一级第二电荷泵302均包括一个二极管D和一个电容C，电容C的一端连接二极管D的阴极，电容C的另一端连接时钟(CLK1或CLK2)，后一级第二电荷泵302中的二极管D的阳极与前一级第二电荷泵302中的二极管D的阴极连接，第一级第二电荷泵302中的二极管D的阳极作为第二电压输入端22，所述第二电压输入端22连接交叉耦合电荷泵电路31的第一电压输出端21，最后一级第二电荷泵302中的二极管D的阴极作为第二电压输出端23，第二电压输出端23输出的电压作为整个电荷泵电路的输出电压Vout。若干级第二电荷泵302中二极管D和电容C均相同(结构，电学参数均相同)。

与所述电容C连接的时钟为第一时钟CLK1和第二时钟CLK2，第奇数级第二电荷泵302中的电容C均连接第一时钟CLK1，第偶数级第二电荷泵302中的电容C均连接第二时钟CLK2。所述第奇数级第二电荷泵是指第一级第二电荷泵、第三级第二电荷泵，……，第2N+1级第二电荷泵，所述N＞1，所述第偶数级第二电荷泵是指第二级第二电荷泵、第四级第二电荷泵，……，第2N级第二电荷泵，所述N＞2。

在一实施例中，所述二极管D包括P型衬底，位于P型衬底中的N型阱区，位于N型阱区中的P型掺杂区和N型掺杂区，P型掺杂区为二极管D的阳极，N型掺杂区作为二极管D的阴极，可以通过调节N型阱区与P型衬底的掺杂浓度，调节N型阱区与P型衬底之间的击穿电压，具体的所述二极管D中N型阱区与P型衬底之间的击穿电压大于交叉耦合电荷泵电路的第一电压输出端的输出电压，且大于第二电压输出端的输出电压，使得Dickson电荷泵电路32具有很高的呈受电压的能力，从而使得整个电荷泵电路的输出电压可以更高。在一实施例中，通过调节N型阱区的深度和掺杂浓度以调节N型阱区与P型衬底之间的击穿电压，具体的，通过增加N型阱区的深度以及减小N型阱区的掺杂浓度，以增大N型阱区与P型衬底之间的击穿电压。

在一实施例中，所述交叉耦合电荷泵电路31中第一电荷泵301的级数为大于等于10级，所述Dickson电荷泵电路32中第二电荷泵302的级数为大于等于4级，所述输入电压Vin为3V-5V，第一时钟CLK1和第二时钟CLK2互相反向，所述第一时钟CLK1和第二时钟CLK2的时钟频率15MHz-25MHz，第一时钟CLK1和第二时钟CLK2的时钟幅值3V-5V，第一电容C1和第二电容C2的电容值为0.8pF-1.5pF，Dickson电荷泵电路32中第二电荷泵302中的电容C的电容值为0.8pF-1.5pF，在输入电压Vin为3V-5V时，本申请电荷泵电路的第二电压输出端23输出的电压Vout能大于等于40V以上。

在一具体的实施例中，所述交叉耦合电荷泵电路31中第一电荷泵301的级数为10级，所述Dickson电荷泵电路32中第二电荷泵302的级数为4级，所述输入电压Vin为3.3V，第一时钟CLK1和第二时钟CLK2互相反向，所述第一时钟CLK1和第二时钟CLK2的时钟频率20MHz，第一时钟CLK1和第二时钟CLK2的时钟幅值3.3V，第一电容C1和第二电容C2的电容值为1pF pF，Dickson电荷泵电路32中第二电荷泵302中的电容C的电容值为1pF，通过前述设置，所述交叉耦合电荷泵电路31能将输入电压从3.3V升压到30V，所述Dickson电荷泵电路32能将交叉耦合电荷泵电路31的输出电压30V升压到40V，因而使得本申请电荷泵电路的第二电压输出端23输出的电压Vout能达到40V。

本发明的电荷泵电路包括交叉耦合电荷泵电路31和与交叉耦合电荷泵电路31连接的Dickson电荷泵电路32，通过交叉耦合电荷泵电路31和Dickson电荷泵电路32两者的结合，交叉耦合电荷泵电路31位于电荷泵电路的前部分，Dickson电荷泵电路32位于电荷泵电路的后部分，由于交叉耦合电荷泵电路31的电压转化效率较高，可以使得输入电压经过交叉耦合电荷泵电路31升压后很快的升高到第一电压，而Dickson电荷泵电路32具有很好的耐压性能，所述Dickson电荷泵电路32可以使得第一电压继续升高到更高的第二电压，并且整个电荷泵电路中不会发生器件的击穿，因而本申请的电荷泵电路通过较少的级联数量就可以达到较高的输出电压，并且电荷泵电路的效率能保持较高，耐压性能较好，功耗低，电荷泵电路占据的体积较小。并且，每一级第一电荷泵中晶体管都相同，每一级第二电荷泵中的二极管和电容均相同，采用半导体集成制作工艺可以简便的形成本申请电荷泵电路。

本发明实施例还提供了一种电荷泵电路的形成方法，包括：采用半导体集成制作工艺形成前述所述的电荷泵电荷。

在一实施例，包括：所述交叉耦合电荷泵电路包括若干级串联的第一电荷泵，每一级第一电荷泵均包括交叉耦合连接两个NMOS晶体管和两个PMOS晶体管，所述两个NMOS晶体管包括相同的第一NMOS晶体管和第二NMOS晶体管，所述Dickson电荷泵电路包括若干级串联的第二电荷泵，每一级第二电荷泵均包括一个二极管和一个电容。所述NMOS晶体管包括：P型衬底；位于所述P型衬底中的N型深阱；位于所述N型深阱中的P型阱区；位于所述P型阱区部分表面上的栅极结构；位于所述栅极结构两侧的P型阱区内的N型源区和N型漏区；所述PMOS晶体管包括：P型衬底；位于P型衬底中的N型阱区；位于所述N型阱区部分表面上的栅极结构；位于所述栅极结构两侧的N型阱区内的P型源区和P型漏区；所述二极管包括P型衬底，位于P型衬底中的N型阱区，位于N型阱区中的P型掺杂区和N型掺杂区。

所述二极管的形成步骤可以与NMOS晶体管的形成步骤和PMOS晶体管的形成步骤集成，所述二极管的N型阱区与NMOS晶体管的N型深阱同步形成，所述二极管的N型掺杂区与NMOS晶体管的N型源区和N型漏区同步形成，所述二极管的N型掺杂区与PMOS晶体管的P型源区和P型漏区同步形成，以简化电荷泵的制作工艺，提高制作效率。

前述各掺杂区和阱区可以通过离子注入工艺形成。在P型衬底上形成交叉耦合电荷泵电路中的晶体管和Dickson电荷泵电路中的二极管后，可以在P型衬底上形成各个电容以及将晶体管、电容和二极管对应连接的互连结构，以最终形成电荷泵电路。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种电荷泵电路，其特征在于，包括：

包括交叉耦合电荷泵电路和与交叉耦合电荷泵电路连接的Dickson电荷泵电路，所述交叉耦合电荷泵电路包括第一电压输入端和第一电压输出端，所述Dickson电荷泵电路包括第二电压输入端和第二电压输出端，所述交叉耦合电荷泵电路的第一电压输入端连接外部输入电压，所述Dickson电荷泵电路的第二电压输入端连接所述交叉耦合电荷泵电路的第一电压输出端，所述Dickson电荷泵电路的第二电压输出端输出的电压作为电荷泵电路的输出电压。

2.如权利要求1所述的电荷泵电路，其特征在于，所述交叉耦合电荷泵电路包括若干级串联的第一电荷泵，每一级第一电荷泵均包括交叉耦合连接两个NMOS晶体管和两个PMOS晶体管。

3.如权利要求2所述的电荷泵电路，其特征在于，所述两个NMOS晶体管包括相同的第一NMOS晶体管和第二NMOS晶体管，所述两个PMOS晶体管包括相同的第一PMOS晶体管和第二PMOS晶体管，所述每一级第一电荷泵中两个NMOS晶体管和两个PMOS晶体管交叉耦合连接的方式为：所述第一NMOS晶体管的漏极和第二NMOS晶体管漏极连接在一起作为每一级第一电荷泵的电压输入端，所述第一NMOS晶体管源极与第一PMOS晶体管的源极连接并与第二NMOS晶体管的栅极以及第二PMOS晶体管的栅极连接，所述第二NMOS晶体管的源极与第二PMOS晶体管的源极连接并与第一NMOS晶体管的栅极以及第一PMOS晶体管的栅极连接，所述第一PMOS晶体管的漏极和第二PMOS晶体管的漏极连接在一起作为每一级第一电荷泵的电压输出端，所述电压输出端连接下一级第一电荷泵的电压输入端；第一级第一电荷泵的电压输入端作为交叉耦合电荷泵电路的第一电压输入端，所述第一电压输入端连接输入电压，最后一级第一电荷泵的电压输出端作为交叉耦合电荷泵电路的第一电压输出端。

4.如权利要求3所述的电荷泵电路，其特征在于，还包括第一时钟和第二时钟，每一个第一电荷泵中，所述第一NMOS晶体管源极与第一PMOS晶体管的源极的连接点通过第一电容与第一时钟连接，所述第二NMOS晶体管的源极与第二PMOS晶体管的源极的连接点通过第二电容与第二时钟连接。

5.如权利要求4所述的电荷泵电路，其特征在于，所述第一PMOS晶体管的源极通过第三电容与接地端连接，所述第二PMOS晶体管的源极通过第四电容与接地端连接，所述第一电容与第一时钟连接的一端通过第五电容与接地端连接，所述第二电容与第二时钟的连接的一端通过第六电容与接地端连接。

6.如权利要求4所述的电荷泵电路，其特征在于，所述Dickson电荷泵电路包括若干级串联的第二电荷泵，每一级第二电荷泵均包括一个二极管和一个电容，电容的一端连接二极管的阴极，电容的另一端连接时钟，后一级第二电荷泵中的二极管的阳极与前一级第二电荷泵中的二极管的阴极连接，第一级第二电荷泵中的二极管的阳极作为第二电压输入端，所述第二电压输入端连接交叉耦合电荷泵电路的第一电压输出端，最后一级第二电荷泵中的二极管的阴极作为第二电压输出端。

7.如权利要求6所述的电荷泵电路，其特征在于，所述时钟为第一时钟和第二时钟，第奇数级第二电荷泵中的电容均连接第一时钟，第偶数级第二电荷泵中的电容均连接第二时钟。

8.如权利要求6所述的电荷泵电路，其特征在于，所述二极管包括P型衬底，位于P型衬底中的N型阱区，位于N型阱区中的P型掺杂区和N型掺杂区，P型掺杂区为二极管的阳极，N型掺杂区作为二极管的阴极，所述二极管中N型阱区与P型衬底之间的击穿电压大于交叉耦合电荷泵电路的第一电压输出端的输出电压，且大于第二电压输出端的输出电压。

9.如权利要求7所述的电荷泵电路，其特征在于，所述交叉耦合电荷泵电路中第一电荷泵的级数为大于等于10级，所述Dickson电荷泵电路中第二电荷泵的级数为大于等于4级。

10.如权利要求9所述的电荷泵电路，其特征在于，所述输入电压为3V-5V，第一时钟和第二时钟互相反向，所述第一时钟和第二时钟的时钟频率15MHz-25MHz，第一时钟和第二时钟的时钟幅值3V-5V，第一电容和第二电容的电容值为0.8pF-1.5pF，第二电荷泵中电容的电容值为0.8pF-1.5pF。

11.一种电荷泵电路的形成方法，其特征在于，包括：采用半导体集成制作工艺形成权利要求1-11任一项所述的电荷泵电荷。

12.如权利要求11所述的电荷泵电路的形成方法，其特征在于，所述交叉耦合电荷泵电路包括若干级串联的第一电荷泵，每一级第一电荷泵均包括交叉耦合连接两个NMOS晶体管和两个PMOS晶体管，所述两个NMOS晶体管包括相同的第一NMOS晶体管和第二NMOS晶体管，所述Dickson电荷泵电路包括若干级串联的第二电荷泵，每一级第二电荷泵均包括一个二极管和一个电容。

13.如权利要求12所述的电荷泵电路的形成方法，其特征在于，所述NMOS晶体管包括：P型衬底；位于所述P型衬底中的N型深阱；位于所述N型深阱中的P型阱区；位于所述P型阱区部分表面上的栅极结构；位于所述栅极结构两侧的P型阱区内的N型源区和N型漏区；所述PMOS晶体管包括：P型衬底；位于P型衬底中的N型阱区；位于所述N型阱区部分表面上的栅极结构；位于所述栅极结构两侧的N型阱区内的P型源区和P型漏区；所述二极管包括P型衬底，位于P型衬底中的N型阱区，位于N型阱区中的P型掺杂区和N型掺杂区。

14.如权利要求13所述的电荷泵电路的形成方法，其特征在于，所述二极管的形成步骤与NMOS晶体管的形成步骤和PMOS晶体管的形成步骤集成。

15.如权利要求14所述的电荷泵电路的形成方法，其特征在于，所述二极管的N型阱区与NMOS晶体管的N型深阱同步形成，所述二极管的N型掺杂区与NMOS晶体管的N型源区和N型漏区同步形成，所述二极管的N型掺杂区与PMOS晶体管的P型源区和P型漏区同步形成。

Images