JP2000294751A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000294751A
JP2000294751A JP11102605A JP10260599A JP2000294751A JP 2000294751 A JP2000294751 A JP 2000294751A JP 11102605 A JP11102605 A JP 11102605A JP 10260599 A JP10260599 A JP 10260599A JP 2000294751 A JP2000294751 A JP 2000294751A
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
voltage
semiconductor device
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11102605A
Other languages
English (en)
Other versions
JP3506633B2 (ja
Inventor
Hideaki Uehara
英敬 上原
Nobutaka Nasu
信敬 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10260599A priority Critical patent/JP3506633B2/ja
Priority to DE60017628T priority patent/DE60017628T2/de
Priority to EP00104156A priority patent/EP1043727B1/en
Priority to US09/519,573 priority patent/US6304508B1/en
Priority to KR1020000011293A priority patent/KR100600461B1/ko
Publication of JP2000294751A publication Critical patent/JP2000294751A/ja
Application granted granted Critical
Publication of JP3506633B2 publication Critical patent/JP3506633B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体装置におけるチップ面積が
増大するのを抑制しながら、半導体装置における内部電
源電圧の安定化を向上させることができる半導体装置を
提供することを目的とする。 【構成】 本発明は、外部電源電圧EVCCと接地電圧V
SSとの間に設けられた、半導体装置の内部回路を駆動さ
せるために必要な内部電源電圧IVCCを発生させるため
の内部電源電圧発生回路(降圧回路)101と、内部電
源電圧IVCCと接地電圧VSSとの間に設けられた、内部
電源電圧IVCCよりも高いブースト電圧VBSTを発生さ
せる昇圧回路102と、ブースト電圧VBSTと接地電圧
との間に設けられた、ブースト電圧VBSTを安定させる
ためのキャパシタ103とを有し、このキャパシタ10
3が、接地電圧VSSが印加されるP型半導体基板106
と、メモリセル111が形成されたP型ウエル領域10
8を内部に有し、かつ内部電源電圧IVCCが印加される
N型ウエル領域107とで構成されたことを特徴とする
半導体装置である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体記憶装置外
部から供給される電源電圧に基づいて内部回路を動作さ
せるための電圧をより安定化させ、かつチップ面積を縮
小させることができる半導体記憶装置に関するものであ
る。
【0002】
【従来の技術】従来において、半導体装置外部から定電
圧源によって供給される外部電源電圧に基づいて、半導
体装置内部に設けられた内部電源電圧発生回路(降圧回
路等)により内部電源電圧を発生させていた。また、こ
の内部電源電圧に基づいて昇圧回路によって内部電源電
圧よりも高いブースト電圧が生成されていた。これらの
内部電源電圧や昇圧電圧は、半導体装置における内部回
路(例えば、メモリセル、TTL(Transistor Transis
tor Logic)レベル入力バッファ回路やデータ出力ドラ
イバ回路等)を駆動させるために使用されていた。
【0003】しかし、上記のような半導体装置において
前述の内部電源電圧や昇圧電圧を用いて半導体装置の内
部回路を動作させた時に、その内部回路で電流が消費さ
れると、内部電源電圧発生回路のインピーダンスにより
電圧降下が生じ、内部電源電圧や昇圧電圧が変動してし
まうことがある。そこで、内部電源電圧や昇圧電圧を安
定させるために、内部電源電圧発生回路と内部回路との
間のノードと接地電圧との間に電圧安定化用のキャパシ
タが設けられていた。このようなキャパシタとしては、
MOS(Metal Oxide Semiconductor)トランジスタの
ゲート酸化膜を絶縁体として利用したMOS型構造を有
するキャパシタが使われていた。 このMOS型構造を
有するキャパシタは、ゲート電極が内部電源電圧発生回
路と内部回路との間のノードに接続され、ソース及びド
レインは共に接地電圧に接続されていた。一方、メモリ
セルにおけるN型ウエルと周辺回路におけるN型ウエル
とにはそれぞれ異なる駆動用電源電圧が印加されている
ので、両N型ウエルは物理的に分離されていた。
【0004】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の半導体装置においては、安定した内部電源
電圧や昇圧電圧を半導体装置の内部回路に供給するため
に、MOS型構造を有するキャパシタを形成するための
領域が必要になる。内部電源電圧や昇圧電圧の安定化の
ためには、このMOS型構造を有するキャパシタを大き
くする必要があるが、このキャパシタを大きくすると、
チップ面積が増加してしまい、結果的に半導体装置自体
が大きくなってしまうという問題が生じる。
【0005】また、メモリセルにおけるN型ウエルと周
辺回路におけるN型ウエルは物理的に分離させているの
で、その分離領域の分だけチップ面積が増加してしま
い、延いては半導体装置自体が大きくなってしまうとい
う問題が生じる。
【0006】
【課題を解決するための手段】本発明は、外部電源電圧
に基づいて、半導体装置内部で外部電源電圧よりも低い
内部電源電圧を発生させる降圧回路と、内部電源電圧に
基づいて内部電源電圧よりも高い昇圧電圧を発生させる
昇圧回路と、接地電圧が与えられる第1導電型の半導体
基板と、半導体基板内に形成され、かつ昇圧電圧が与え
られる第2導電型の第1ウエル領域と、第1ウエル領域
内に形成された第1導電型の第2ウエル領域と、第2ウ
エル領域上に形成されたメモリセルとを有する半導体装
置を提供することにより、半導体装置におけるチップ面
積が増大するのを抑制しながら、内部電源電圧の安定化
を向上させるものである。
【0007】また、本発明は、外部電源電圧に基づい
て、半導体装置内部で外部電源電圧よりも低い内部電源
電圧を発生させる降圧回路と、内部電源電圧に基づいて
内部電源電圧よりも高い昇圧電圧を発生させる昇圧回路
と、接地電圧が与えられる第1導電型の半導体基板と、
半導体基板内に形成され、かつ昇圧電圧が与えられる第
2導電型の第1ウエル領域と、第1ウエル領域内に形成
された第1導電型の第2ウエル領域と、第2ウエル領域
上に形成されたメモリセルと、第1ウエル領域内に形成
され、かつ接地電圧が与えられる第1導電型の第3ウエ
ル領域と、第1及び第3ウエル領域上に形成され、かつ
メモリセルの周辺に配置された周辺回路とを有する半導
体装置を提供することにより、半導体装置におけるチッ
プ面積を縮小させるものである。
【0008】
【発明の実施の形態】本発明の実施の形態を、以下図面
を参照しながら説明する。
【0009】図1は、本発明の第1の実施の形態におけ
る半導体集積回路図である。
【0010】図1において、外部電源電圧EVCCと接地
電圧VSSとの間には、半導体装置の内部回路を駆動させ
るために必要な内部電源電圧IVCCを発生させる内部電
源電圧発生回路(降圧回路)101が接続されている。
また、外部電源電圧EVCC及び内部電源電圧IVCCと接
地電圧VSSとの間には、内部電源電圧IVCCよりも高い
ブースト電圧VBSTを発生させる昇圧回路102が接続
されている。そして、このブースト電圧VBSTと接地電
圧VSSとの間には、ブースト電圧VBSTを安定させるた
めのキャパシタ103が接続されており、このキャパシ
タ103は、後述するように、接地電圧VSSが印加され
るP型半導体基板104と、ブースト電圧VBSTが印加
されるN型ウエル領域105とで構成されている。ここ
で、N型ウエル領域105はその中にメモリセル109
が形成されたP型ウエル領域106Aとワード線ドライ
バのNチャンネル型MOSトランジスタ(以下、NMO
Sトランジスタとする。)114Bが形成されたP型ウ
エル領域106Bとを有している。
【0011】また、ブースト電圧VBSTはインバータか
らなるワード線ドライバ用駆動電源電圧発生回路113
の電源電圧としても使用される。ワード線ドライバ用駆
動電源電圧発生回路113は、Pチャンネル型MOSト
ランジスタ(以下、PMOSトランジスタとする。)1
13AとNMOSトランジスタ113Bとで構成されて
おり、PMOSトランジスタ113A及びNMOSトラ
ンジスタ113Bのゲート電極にデコード信号aが入力
されることにより、出力電圧PWが出力される。
【0012】この出力電圧PWはインバータからなるワ
ード線ドライバ114の電源電圧として使用される。ワ
ード線ドライバ114はPMOSトランジスタ114A
とNMOSトランジスタ114Bとで構成されており、
一つのワード線ドライバ用駆動電源電圧発生回路113
の出力信号線に対して複数のワード線ドライバが接続さ
れている。これらの複数のワード線ドライバ114によ
りワード線ドライバのサブアレイが構成されている。ワ
ード線ドライバ114においては、PMOSトランジス
タ114A及びNMOSトランジスタ114Bのゲート
電極にデコード信号bが入力されることにより、ワード
線駆動電源電圧VWDが出力される。このワード線駆動電
源電圧VWDは、後述するメモリセル109内のNMOS
トランジスタ107のゲート電極107Cに印加され
る。
【0013】図2は、本発明の第1の実施の形態におけ
る、半導体装置の内部電源電圧を安定させるためのキャ
パシタ、メモリセル及びワード線ドライバのデバイス構
造断面図である。第1の実施の形態では、半導体基板に
形成されたウエル領域を利用することによって、半導体
装置内部で生成された内部電源電圧のレベルを安定させ
るためのキャパシタを構成している。また、メモリセル
アレイにおけるN型ウエル領域とワード線ドライバのサ
ブアレイにおけるN型ウエルとに同一電圧を印加させ、
メモリセルアレイとワード線ドライバのサブアレイとに
対して共通のN型ウエル領域としている。
【0014】P型半導体基板104内には該半導体基板
104とは異なる導電型の拡散層領域から成るN型ウエ
ル領域105が形成されており、該N型ウエル領域10
5内には該半導体基板104と同一導電型の拡散層領域
から成るP型ウエル領域106A及び106Bが形成さ
れている。 P型半導体基板104にはバックバイアス
電圧としてP型高濃度不純物層112を介して接地電圧
SSが印加されている。
【0015】P型ウエル領域106Aには、ソース及び
ドレインとなるN型高濃度不純物層107A及び107
Bとゲート電極107Cとで構成されるNMOSトラン
ジスタ107が形成されている。また、N型高濃度不純
物層107Aにはキャパシタ108の下部電極108A
が接続されており、このキャパシタ108は下部電極1
08A、誘電体膜108B、上部電極108Cにより構
成されている。そして、NMOSトランジスタ107及
びキャパシタ108により一つのメモリセル109が構
成されている。また、N型高濃度不純物層107Bに
は、メモリセル内のデータを読み出す、あるいは書き込
む時にデータを伝送するためのビット線110が接続さ
れている。
【0016】上記P型ウエル領域106Aは、例えばメ
モリセルアレイとして使用され、このメモリセルアレイ
は複数のメモリセル109がマトリクス状に配置される
ことにより構成されている。一方、N型ウエル領域10
5にはN型高濃度不純物層111が形成されており、こ
のN型高濃度不純物層111には昇圧回路102から発
生するブースト電圧VBSTが印加されている。
【0017】また、ワード線ドライバ114は、N型ウ
エル領域105に形成されたPMOSトランジスタ11
4Aと、P型ウエル領域104Bに形成されたNMOS
トランジスタ114Bとで構成されている。P型ウエル
領域104Bには、P型高濃度不純物領域115が形成
されており、このP型高濃度不純物領域115を介して
P型ウエル領域106Bに接地電圧VSSが印加されてい
る。そして、このようなワード線ドライバ115が複数
配列されることにより、前述したように、ワード線ドラ
イバのサブアレイが構成されている。
【0018】次に、本発明の第2の実施の形態における
半導体装置に関する動作及び効果について説明する。
【0019】内部電源電圧発生回路(降圧回路)101
により外部電源電圧EVCCに基づいて内部電源電圧IV
CCが生成され、この内部電源電圧IVCCと外部電源電圧
EVCCに基づいて昇圧回路102によってブースト電圧
BSTが出力される。この時、ワード線ドライバ用駆動
電源電圧発生回路113において“L”レベルのデコー
ド信号aが入力されると、PMOSトランジスタ113
Aが導通状態となり、NMOSトランジスタ113Bが
非導通状態となるので、ワード線ドライバ用駆動電源電
圧発生回路113の出力端子からはブースト電圧VBST
に基づいた出力電圧PWが出力される。その後、ワード
線ドライバ114において“L”レベルのデコード信号
bが入力されると、PMOSトランジスタ114Aが導
通状態となり、NMOSトランジスタ114Bが非導通
状態となり、ワード線ドライバ114の出力端子からワ
ード線駆動電源電圧VWDが出力される。このワード線駆
動電源電圧VWDはNMOSトランジスタ107のゲート
電極107Cに印加され、メモリセル109が選択され
る。ここで、一つのワード線には複数のメモリセルが接
続されており、これらのメモリセル内のNMOSトラン
ジスタを導通状態にすることができるだけのワード線駆
動電源電圧VWDが必要になる。この時、一つのワード線
が選択されると、ブースト電圧VBSTが降下しようとす
る。
【0020】しかし、本発明の第1の実施の形態の場
合、ブースト電圧VBSTがN型ウエル領域105内のN
型高濃度不純物領域111に印加されており、かつP型
半導体基板104内のP型高濃度不純物領域112に接
地電圧VSSが印加されているので、N型ウエル領域10
5の電位レベルはP型半導体基板104の電位レベルよ
りも高くなる。その結果、P型半導体基板104とN型
ウエル領域105との間のPN接合部分において空乏層
が生じる。従って、昇圧回路102と接地電圧VSSとの
間に、P型半導体基板104及びN型ウエル領域105
によって、ブースト電圧VBSTを安定させるためのキャ
パシタ103が構成されることになる。
【0021】そして、一般に、半導体装置においては、
半導体チップ面積中に占めるメモリセルアレイの割合は
約50%と大きく、従って、メモリセルアレイが形成さ
れているP型ウエル領域106Aを包囲しているN型ウ
エル領域105の面積も大きくなる。また、面積が充分
に大きいP型半導体基板104及びN型ウエル領域10
5をブースト電圧VBSTの安定化のためのキャパシタ1
03の構成要素として使用しているので、別途、半導体
チップ領域中に、ブースト電圧VBSTの安定化のための
キャパシタを形成する領域を確保する必要もなくなる。
その結果、半導体チップ面積の増加を抑制しながら、よ
り効果的にブースト電圧VBSTを安定させることができ
る。このようにブースト電圧VBSTのレベルを安定させ
ることができれば、ワード線駆動電源電圧VWDのレベル
も安定するので、メモリセルへのデータ書込みを高速動
作で行うことができる。
【0022】また、本発明の第1の実施の形態において
は、メモリセルアレイにおけるN型ウエル領域とワード
線ドライバのサブアレイにおけるN型ウエル領域とにブ
ースト電圧VBSTが印加されるように構成されている。
従って、メモリセルアレイにおけるN型ウエル領域とワ
ード線ドライバのサブアレイにおけるN型ウエル領域と
を物理的に分離させる必要がなく、メモリセルアレイと
ワード線ドライバのサブアレイとは同一のN型ウエル領
域105に形成することができるので、半導体装置にお
けるチップ面積を縮小させることができる。
【0023】図3は、本発明の第2の実施の形態におけ
る半導体集積回路図である。
【0024】図3において、外部電源電圧EVCCと接地
電圧VSSとの間には、半導体装置の内部回路を駆動させ
るために必要な内部電源電圧IVCCを発生させる内部電
源電圧発生回路(降圧回路)201が接続されている。
外部電源電圧EVCC及び内部電源電圧IVCCと接地電圧
SSとの間には、内部電源電圧IVCCよりも高いブース
ト電圧VBSTを発生させる昇圧回路202が接続されて
いる。そして、このブースト電圧VBSTと接地電圧VSS
との間には、ブースト電圧VBSTを安定させるためのキ
ャパシタ203が接続されており、このキャパシタ20
3は、後述するように、接地電圧VSSが印加されるP型
半導体基板204と、ブースト電圧VBSTが印加される
N型ウエル領域205とで構成されている。ここで、N
型ウエル領域205はその中にメモリセル209が形成
されたP型ウエル領域206Aとセンスアンプアレイの
NMOSトランジスタ218Bが形成された208Bと
を有している。
【0025】また、ブースト電圧VBSTはインバータか
らなるビット線選択用駆動電源電圧発生回路213の電
源電圧としても使用される。ビット線選択用駆動電源電
圧発生回路213は、PMOSトランジスタ213Aと
NMOSトランジスタ213Bとで構成されており、P
MOSトランジスタ213A及びNMOSトランジスタ
213Bのゲート電極にデコード信号cが入力されるこ
とにより、ビット線選択用駆動電源電圧VTGが出力され
る。
【0026】このビット線選択用駆動電源電圧VTGは、
ビット線対にそれぞれ接続された列選択ゲートであるN
MOSトランジスタ216及び217のゲート電極に印
加されている。また、ビット線選択用駆動電源電圧VTG
を伝達する信号線には複数のビット線対が接続されてお
り、各ビット線対間にはセンスアンプ218が接続され
ている。これら複数のセンスアンプ218がマトリクス
状に配置されていることにより、センスアンプアレイが
構成されている。ビット線対の一方のビット線は、後述
するメモリセル209のビット線210となっている。
【0027】図4は、本発明の第2の実施の形態におけ
る、半導体装置の内部電源電圧を安定させるためのキャ
パシタ、メモリセル及びセンスアンプアレイのデバイス
構造断面図である。第2の実施の形態では、半導体基板
と該半導体基板に形成されたウエル領域を利用すること
によって、半導体装置内部で生成された内部電源電圧の
レベルを安定させるためのキャパシタを構成している。
また、メモリセルアレイにおけるN型ウエル領域とセン
スアンプアレイにおけるN型ウエルとに同じ電圧を印加
させ、共通のN型ウエル領域としている。
【0028】P型半導体基板204内には該半導体基板
204とは異なる導電型の拡散層領域から成るN型ウエ
ル領域205が形成されており、該N型ウエル領域20
5内には該半導体基板204と同一導電型の拡散層領域
から成るP型ウエル領域206A及び206Bが形成さ
れている。 P型半導体基板204にはバックバイアス
電圧としてP型高濃度不純物層212を介して接地電圧
SSが印加されている。
【0029】P型ウエル領域206Aには、ソース及び
ドレインとなるN型高濃度不純物層207A及び207
Bとゲート電極207Cとで構成されるNMOSトラン
ジスタ207が形成されている。また、N型高濃度不純
物層207Aにはキャパシタ08の下部電極208Aが
接続されており、このキャパシタ208は下部電極20
8A、誘電体膜208B、上部電極208Cにより構成
されている。そして、NMOSトランジスタ207及び
キャパシタ208により一つのメモリセル209が構成
されている。また、N型高濃度不純物層207Bには、
メモリセル内のデータを読み出す、あるいは書き込む時
にデータを伝達するためのビット線210が接続されて
いる。上記P型ウエル領域206Aは、例えばメモリセ
ルアレイとして使用され、このメモリセルアレイは複数
のメモリセル209がマトリクス状に配置されることに
より構成されている。一方、N型ウエル領域205には
N型高濃度不純物層211が形成されており、このN型
高濃度不純物層211には昇圧回路202から発生する
ブースト電圧VBSTが印加されている。
【0030】また、センスアンプ218は、N型ウエル
領域205に形成された複数のPMOSトランジスタ2
18Aと、P型ウエル領域206Bに形成された複数の
NMOSトランジスタ218Bとで構成されている。P
型ウエル領域206Bには、P型高濃度不純物領域21
5が形成されており、このP型高濃度不純物領域215
を介してP型ウエル領域206Bに接地電圧VSSが印加
されている。そして、このようなセンスアンプ218が
複数配列されることにより、前述したように、センスア
ンプアレイが構成されている。
【0031】次に、本発明の第2の実施の形態における
半導体装置に関する動作及び効果について説明する。
【0032】内部電源電圧発生回路(降圧回路)201
により外部電源電圧EVCCに基づいて内部電源電圧IV
CCが生成され、この内部電源電圧IVCCに基づいて昇圧
回路202によってブースト電圧VBSTが出力される。
この時、ビット線選択用駆動電源電圧発生回路213に
おいて“L”レベルのデコード信号cが入力されると、
PMOSトランジスタ213Aが導通状態となり、NM
OSトランジスタ213Bが非導通状態となるので、ビ
ット線選択用駆動電源電圧発生回路213の出力端子か
らはビット線選択用駆動電源電圧VTGが出力される。こ
のビット線選択用駆動電源電圧VTGはビット線対に設け
られた列選択ゲートであるNMOSトランジスタ216
及び217のゲート電極に印加され、その結果、センス
アンプ218によって増幅されたメモリセル209内に
格納されているデータが読み出される。ここで、ビット
線選択用駆動電源電圧VTGを伝達する一つの配線には複
数の列選択ゲートが接続されており、これらの列選択ゲ
ート(NMOSトランジスタ)を導通状態にすることが
できるだけのビット線選択用駆動電源電圧VTGが必要に
なる。この時、ビット線選択用駆動電源電圧VTGを伝達
する一つの配線にビット線選択用駆動電源電圧VTGが印
加されると、ブースト電圧VBSTが降下しようとする。
【0033】しかし、本発明の第2の実施の形態の場
合、ブースト電圧VBSTがN型ウエル領域205内のN
型高濃度不純物領域211に印加されており、かつP型
半導体基板204内のP型高濃度不純物領域212に接
地電圧VSSが印加されているので、 N型ウエル領域2
05の電位レベルはP型半導体基板204の電位レベル
よりも高くなる。その結果、P型半導体基板204とN
型ウエル領域205との間のPN接合部分において空乏
層が生じる。従って、昇圧回路202と接地電圧VSS
の間に、P型半導体基板204及びN型ウエル領域20
5によって、ブースト電圧VBSTを安定させるためのキ
ャパシタ203が構成されることになる。
【0034】そして、一般に、半導体装置においては、
半導体チップ面積中に占めるメモリセルアレイの割合は
約50%と大きく、従って、メモリセルアレイが形成さ
れているP型ウエル領域206Aを包囲しているN型ウ
エル領域205の面積も大きくなる。また、面積が充分
に大きいP型半導体基板204及びN型ウエル領域20
5をブースト電圧VBSTの安定化のためのキャパシタ2
03の構成要素として使用しているので、別途、半導体
チップ領域中に、ブースト電圧VBSTの安定化のための
キャパシタを形成する領域を確保する必要もなくなる。
その結果、半導体チップ面積の増加を抑制しながら、よ
り効果的にブースト電圧VBSTを安定させることができ
る。このようにブースト電圧VBSTのレベルを安定させ
ることができれば、ビット線選択用駆動電源電圧VTG
レベルも安定するので、メモリセルからのデータ読み出
しやメモリセルへのデータ書込みを高速動作で行うこと
ができる。
【0035】また、本発明の第2の実施の形態において
は、メモリセルアレイにおけるN型ウエル領域とワード
線ドライバのサブアレイにおけるN型ウエル領域とにブ
ースト電圧VBSTが印加されるように構成されている。
従って、メモリセルアレイにおけるN型ウエル領域とセ
ンスアンプアレイにおけるN型ウエル領域とを物理的に
分離させる必要がなく、メモリセルアレイとセンスアン
プアレイとは同一のN型ウエル領域205に形成するこ
とができるので、半導体装置におけるチップ面積を縮小
させることができる。
【0036】図5は、本発明の第3の実施の形態におけ
る半導体集積回路図である。
【0037】図5において、外部電源電圧EVCCと接地
電圧VSSとの間には、半導体装置の内部回路を駆動させ
るために必要な内部電源電圧IVCCを発生させる内部電
源電圧発生回路(降圧回路)301が接続されている。
外部電源電圧EVCC及び内部電源電圧IVCCと接地電圧
SSとの間には、内部電源電圧IVCCよりも高いブース
ト電圧VBSTを発生させる昇圧回路302が接続されて
いる。そして、このブースト電圧VBSTと接地電圧VSS
との間には、ブースト電圧VBSTを安定させるためのキ
ャパシタ303が接続されており、このキャパシタ30
3は、後述するように、接地電圧VSSが印加されるP型
半導体基板304とブースト電圧VBSTが印加されるN
型ウエル領域305とで構成されている。
【0038】ここで、N型ウエル領域305はその中に
メモリセル309が形成されたP型ウエル領域306を
有している。また、ブースト電圧VBSTはインバータか
らなるイコライザ駆動電源電圧発生回路313の電源電
圧としても使用される。イコライザ駆動電源電圧発生回
路313は、PMOSトランジスタ313AとNMOS
トランジスタ313Bとで構成されており、PMOSト
ランジスタ313A及びNMOSトランジスタ313B
のゲート電極にデコード信号dが入力されることにより
イコライザ駆動電源電圧VEQが出力される。
【0039】このイコライザ駆動電源電圧VEQは、イコ
ライザとしてのNMOSトランジスタ319のゲート電
極に印加されている。そして、このNMOSトランジス
タ319はビット線対間に接続されている。また、ビッ
ト線対は複数存在しているので、イコライザ駆動電源電
圧VEQを伝達する一つの配線には、複数のNMOSトラ
ンジスタ(イコライザ)が接続されている。ビット線対
の一方のビット線は、メモリセル309のビット線31
0となっている。
【0040】図6は、本発明の第3の実施の形態におけ
る、半導体装置の内部電源電圧を安定させるためのキャ
パシタとメモリセルのデバイス構造断面図である。第4
の実施の形態では、半導体基板と該半導体基板に形成さ
れたウエル領域を利用することによって、半導体装置内
部で生成された内部電源電圧のレベルを安定させるため
のキャパシタを構成している。
【0041】P型半導体基板304内には該半導体基板
304とは異なる導電型の拡散層領域から成るN型ウエ
ル領域305が形成されており、該N型ウエル領域30
5内には該半導体基板304と同一導電型の拡散層領域
から成るP型ウエル領域306が形成されている。 P
型半導体基板304にはバックバイアス電圧としてP型
高濃度不純物層312を介して接地電圧VSSが印加され
ている。
【0042】P型ウエル領域306には、ソース及びド
レインとなるN型高濃度不純物層307A及び307B
とゲート電極307Cとで構成されるNMOSトランジ
スタ307が形成されている。また、N型高濃度不純物
層307Aにはキャパシタ308の下部電極308Aが
接続されており、このキャパシタ308は下部電極30
8A、誘電体膜308B、上部電極308Cにより構成
されている。そして、NMOSトランジスタ307及び
キャパシタ308により一つのメモリセル309が構成
されている。また、N型高濃度不純物層307Bには、
メモリセル内のデータを読み出す、あるいは書き込む時
にデータを伝達するためのビット線310が接続されて
いる。
【0043】上記P型ウエル領域306は、例えばメモ
リセルアレイとして使用され、このメモリセルアレイは
複数のメモリセル309がマトリクス状に配置されるこ
とにより構成されている。一方、N型ウエル領域305
にはN型高濃度不純物層311が形成されており、この
N型高濃度不純物層311には昇圧回路302から発生
するブースト電圧VBSTが印加されている。
【0044】次に、本発明の第3の実施の形態における
半導体装置に関する動作及び効果について説明する。
【0045】内部電源電圧発生回路(降圧回路)301
により外部電源電圧EVCCに基づいて内部電源電圧IV
CCが生成され、この内部電源電圧IVCCに基づいて昇圧
回路302によってブースト電圧VBSTが出力される。
この時、イコライザ駆動電源電圧発生回路313におい
て“L”レベルのデコード信号dが入力されると、PM
OSトランジスタ313Aが導通状態となり、NMOS
トランジスタ313Bが非導通状態となるので、イコラ
イザ駆動電源電圧発生回路313の出力端子からはイコ
ライザ駆動電源電圧VEQが出力される。このイコライザ
駆動電源電圧VEQがビット線対間に設けられたイコライ
ザとしてのNMOSトランジスタ319のゲート電極に
印加されると、NMOSトランジスタ319が導通状態
となり、ビット線対をなす二つのビット線が同電位とな
る。このようにしてビット線のプリチャージ動作が行わ
れる。ここで、イコライザ駆動電源電圧VEQを伝達する
一つの配線には複数のNMOSトランジスタ(イコライ
ザ)が接続されているので、この配線にイコライザ駆動
電源電圧VEQが印加されると、その配線に接続されてい
るNMOSトランジスタ(イコライザ)が全て駆動され
る。つまり、これら複数のイコライザの消費電力によ
り、ブースト電圧VBSTが降下しようとする。
【0046】しかし、本実施の形態の場合、ブースト電
圧VBSTがN型ウエル領域305内のN型高濃度不純物
領域311に印加されており、かつP型半導体基板30
4内のP型高濃度不純物領域312に接地電圧VSSが印
加されているので、N型ウエル領域305の電位レベル
はP型半導体基板304の電位レベルよりも高くなる。
その結果、P型半導体基板304とN型ウエル領域30
5との間のPN接合部分において空乏層が生じる。従っ
て、昇圧回路302と接地電圧VSSとの間に、P型半導
体基板304及びN型ウエル領域305によって、ブー
スト電圧VBSTを安定させるためのキャパシタ303が
構成されることになる。
【0047】そして、一般に、半導体装置においては、
半導体チップ面積中に占めるメモリセルアレイの割合は
約50%と大きく、従って、メモリセルアレイが形成さ
れているP型ウエル領域306を包囲しているN型ウエ
ル領域305の面積も大きくなる。また、面積が充分に
大きいP型半導体基板304及びN型ウエル領域305
をブースト電圧VBSTの安定化のためのキャパシタ30
3の構成要素として使用しているので、別途、半導体チ
ップ領域中に、ブースト電圧VBSTの安定化のためのキ
ャパシタを形成する領域を確保する必要もなくなる。そ
の結果、半導体チップ面積の増加を抑制しながら、より
効果的にブースト電圧VBSTを安定させることができ
る。このようにブースト電圧VBSTのレベルを安定させ
ることができれば、イコライザ駆動電源電圧VEQのレベ
ルも安定するので、ビット線対のプリチャージを高速動
作で行うことができる。
【0048】
【発明の効果】本発明における半導体装置によれば、メ
モリセルが形成された第1導電型の第2ウエル領域を内
部に有する第2導電型の第1不純物領域に内部電源電圧
を与え、第1ウエル領域を内部に有する第1導電型の半
導体基板に接地電圧を与えることによって、半導体装置
における昇圧電圧を安定させるためのキャパシタを構成
しているので、半導体装置におけるチップ面積が増大す
るのを抑制しながら、昇圧電圧の安定化を向上させるこ
とができる。
【0049】また、本発明における半導体装置によれ
ば、第1導電型の半導体基板内に形成され、かつ昇圧電
圧が与えられる第2導電型の第1ウエル領域内に、メモ
リセルを形成するための第1導電型の第2ウエル領域と
メモリセルの周辺回路を形成するための第1導電型の第
3ウエル領域とを形成することにより、半導体装置にお
けるチップ面積を縮小させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における半導体集積
回路図である。
【図2】本発明の第1の実施の形態における、半導体装
置の内部電源電圧を安定させるためのキャパシタ、メモ
リセル及びワード線ドライバのデバイス構造断面図であ
る。
【図3】本発明の第2の実施の形態における半導体集積
回路図である。
【図4】本発明の第2の実施の形態における、半導体装
置の内部電源電圧を安定させるためのキャパシタ、メモ
リセル及びセンスアンプアレイのデバイス構造断面図で
ある。
【図5】本発明の第3の実施の形態における半導体集積
回路図である。
【図6】本発明の第3の実施の形態における、半導体装
置の内部電源電圧を安定させるためのキャパシタとメモ
リセルのデバイス構造断面図である。
【符号の説明】
101,201,301:内部電源電圧発生回路(降圧回路) 102:昇圧回路 103,203,303:キャパシタ 104,204,304:P型半導体基板 105,205,305:N型ウエル領域 106,206A,206B,306A,306B:P型ウエル領域 107,207,307:Nチャンネル型MOSトランジスタ 107A,107B,207A,207B,307A,307B:N型高濃度不純
物層(ソース及びドレイン) 107C,207C,307C:ゲート電極 108,208,308:キャパシタ 108A,208A,308A:下部電極 108B,208B,308B:誘電体膜 108C,208C,308C:上部電極 109,209,309:メモリセル 110,210,310:ビット線 111,211,311:N型高濃度不純物層 112,115,212,215,312:P型高濃度不純物層 113:ワード線ドライバ用駆動電源電圧発生回路 114:ワード線ドライバ 213:ビット線選択用駆動電源電圧発生回路 313:イコライザ駆動電源電圧発生回路 113A,114A,213A,218A,313A:Pチャンネル型MOS
トランジスタ 113B,114B,213B,218B,313B:Nチャンネル型MOS
トランジスタ 216,217:列選択ゲート(Nチャンネル型MOSトラン
ジスタ) 218:センスアンプ 319:イコライザ(Nチャンネル型MOSトランジス
タ)
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B024 AA03 AA07 BA13 BA27 CA10 CA27 5F083 AD21 GA09 GA11 LA03 LA09 ZA08

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 外部電源電圧に基づいて、半導体装置内
    部で前記外部電源電圧よりも低い内部電源電圧を発生さ
    せる降圧回路と、 前記内部電源電圧に基づいて、前記内部電源電圧よりも
    高い昇圧電圧を発生させる昇圧回路と、 接地電圧が与えられる第1導電型の半導体基板と、 前記半導体基板内に形成され、かつ前記昇圧電圧が与え
    られる第2導電型の第1ウエル領域と、 前記第1ウエル領域内に形成された第1導電型の第2ウ
    エル領域と、 前記第2ウエル領域上に形成されたメモリセルとを有す
    ることを特徴とする半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置は、 前記昇圧電圧に基づいてワード線駆動電源電圧を発生さ
    せるワード線駆動回路を有しており、 前記ワード線駆動電源電圧によって前記メモリセル内の
    トランジスタを制御することを特徴とする半導体装置。
  3. 【請求項3】 請求項1記載の半導体装置は、 前記昇圧電圧に基づいてビット線選択用電源電圧を発生
    させるビット線選択用駆動電源電圧発生回路と、 ビット線対にそれぞれ接続され、かつ前記ビット線選択
    用電源電圧によって制御されるビット線選択トランジス
    タと、 前記ビット線対間に接続されたセンスアンプとを有する
    ことを特徴とする半導体装置。
  4. 【請求項4】 請求項1記載の半導体装置は、 前記昇圧電圧に基づいてイコライザ駆動用電源電圧を発
    生させるイコライザ駆動用電源電圧発生回路と、 ビット線対間に接続され、かつ前記イコライザ駆動用電
    源電圧によって前記メモリセルをプリチャージする時に
    制御されるイコライザ回路とを有することを特徴とする
    半導体装置。
  5. 【請求項5】 請求項1の半導体装置は、 前記第1ウエル領域内に形成され、かつ前記接地電圧が
    与えられる第1導電型の第3ウエル領域と、 前記第1及び第3ウエル領域上に形成され、かつ前記メ
    モリセルの周辺に配置された周辺回路とを有することを
    特徴とする半導体装置。
  6. 【請求項6】 請求項5記載の半導体装置において、 前記周辺回路は、前記メモリセル内のトランジスタのゲ
    ート電極に与えられるワード線駆動電源電圧を前記昇圧
    電圧に基づいて発生させるワード線駆動回路であること
    を特徴とする半導体装置。
  7. 【請求項7】 請求項5記載の半導体装置において、 前記周辺回路は、前記昇圧電圧に基づいてイコライザ駆
    動用電源電圧を発生させるイコライザ駆動用電源電圧発
    生回路であり、 ビット線対間に接続され、かつ前記イコライザ駆動用電
    源電圧によって前記メモリセルをプリチャージする時に
    制御されるイコライザ回路を有することを特徴とする半
    導体装置。
JP10260599A 1999-04-09 1999-04-09 半導体装置 Expired - Fee Related JP3506633B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10260599A JP3506633B2 (ja) 1999-04-09 1999-04-09 半導体装置
DE60017628T DE60017628T2 (de) 1999-04-09 2000-02-29 Halbleiteranordnung
EP00104156A EP1043727B1 (en) 1999-04-09 2000-02-29 Semiconductor device
US09/519,573 US6304508B1 (en) 1999-04-09 2000-03-06 Semiconductor device
KR1020000011293A KR100600461B1 (ko) 1999-04-09 2000-03-07 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10260599A JP3506633B2 (ja) 1999-04-09 1999-04-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2000294751A true JP2000294751A (ja) 2000-10-20
JP3506633B2 JP3506633B2 (ja) 2004-03-15

Family

ID=14331881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10260599A Expired - Fee Related JP3506633B2 (ja) 1999-04-09 1999-04-09 半導体装置

Country Status (5)

Country Link
US (1) US6304508B1 (ja)
EP (1) EP1043727B1 (ja)
JP (1) JP3506633B2 (ja)
KR (1) KR100600461B1 (ja)
DE (1) DE60017628T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466506B2 (en) * 2000-09-18 2002-10-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of repairing small leak failure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545310B2 (en) * 2001-04-30 2003-04-08 Motorola, Inc. Non-volatile memory with a serial transistor structure with isolated well and method of operation
US11984165B2 (en) * 2022-05-24 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with reduced area

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2838344B2 (ja) * 1992-10-28 1998-12-16 三菱電機株式会社 半導体装置
JP2851757B2 (ja) * 1992-12-18 1999-01-27 三菱電機株式会社 半導体装置および半導体記憶装置
US5600598A (en) * 1994-12-14 1997-02-04 Mosaid Technologies Incorporated Memory cell and wordline driver for embedded DRAM in ASIC process
JP3704188B2 (ja) * 1996-02-27 2005-10-05 株式会社ルネサステクノロジ 半導体記憶装置
JPH10284705A (ja) * 1997-04-10 1998-10-23 Hitachi Ltd ダイナミック型ram
JP4330183B2 (ja) * 1997-09-30 2009-09-16 株式会社ルネサステクノロジ 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466506B2 (en) * 2000-09-18 2002-10-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of repairing small leak failure

Also Published As

Publication number Publication date
DE60017628T2 (de) 2006-03-30
JP3506633B2 (ja) 2004-03-15
US6304508B1 (en) 2001-10-16
EP1043727B1 (en) 2005-01-26
EP1043727A2 (en) 2000-10-11
KR100600461B1 (ko) 2006-07-13
EP1043727A3 (en) 2001-07-11
DE60017628D1 (de) 2005-03-03
KR20000076782A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
JP3085455B2 (ja) スタティックram
JP4822791B2 (ja) 半導体記憶装置
JP3182067B2 (ja) Dram電荷蓄積構造及びdram電荷蓄積構造用電圧昇圧回路
US6876573B2 (en) Semiconductor memory device
JP2565104B2 (ja) 仮想接地型半導体記憶装置
JPH10144879A (ja) ワード線ドライバ回路及び半導体記憶装置
JP3102179B2 (ja) 半導体集積回路
JP4112824B2 (ja) 半導体記憶装置
JP2004213722A (ja) 半導体記憶装置及び半導体集積回路装置
TW201740381A (zh) 半導體記憶裝置
JPH11154390A (ja) 半導体メモリ装置の内部電源電圧発生回路及びその制御方法
JPH0869693A (ja) スタティック型半導体記憶装置
JPH10289574A (ja) 電圧発生回路を有した半導体装置
JP3506633B2 (ja) 半導体装置
JP2006210736A (ja) 半導体記憶装置
JP4376495B2 (ja) 半導体メモリ
JP3362729B2 (ja) 半導体集積回路
JP3554638B2 (ja) 半導体回路
JP3903532B2 (ja) 半導体記憶装置
JP2868789B2 (ja) 半導体駆動回路
JP4127523B2 (ja) 半導体集積回路およびその駆動方法
JPH0745074A (ja) 半導体記憶装置
JP3625238B2 (ja) 半導体記憶装置
JPS6325438B2 (ja)
JPH08171797A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031216

R150 Certificate of patent or registration of utility model

Ref document number: 3506633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees