KR101115142B1 - 이미지 센서의 제조방법 - Google Patents
이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR101115142B1 KR101115142B1 KR1020050125641A KR20050125641A KR101115142B1 KR 101115142 B1 KR101115142 B1 KR 101115142B1 KR 1020050125641 A KR1020050125641 A KR 1020050125641A KR 20050125641 A KR20050125641 A KR 20050125641A KR 101115142 B1 KR101115142 B1 KR 101115142B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- gate
- image sensor
- region
- photodiode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 15
- 230000001052 transient effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지 센서의 제조방법에 관한 것으로, a) 기판에 소자분리막을 형성하고, 게이트산화막과 게이트전극을 순차적으로 증착하는 단계와, b) 포토레지스트 패턴을 이온주입 마스크로 하여 상기 게이트전극의 일부에 이온을 주입하되, 포토다이오드가 형성될 영역 상의 게이트전극에는 이온이 주입되지 않도록 하는 단계와, c) 상기 포토레지스트 패턴을 제거하고, 상기 게이트전극을 패터닝하여 트랜스퍼 게이트 및 모스 트랜지스터를 형성하는 단계를 포함한다. 이와 같은 본 발명은 포토다이오드의 형성영역의 상부측의 게이트전극에는 이온이 주입되지 않도록 하여, 그 게이트전극의 패터닝시 과도식각에 의해 기판의 표면이 손상되는 것을 방지함으로써, 다크 전류가 발생하는 것을 방지할 수 있는 효과가 있다.
이미지 센서, 다크 전류, 과도식각
Description
도 1a 내지 도 1d는 종래 기술에 따른 이미지 센서의 제조방법을 순차적으로 나타낸 공정단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 이미지 센서의 제조방법을 순차적으로 나타낸 공정단면도이다.
도 3은 본 발명의 일 실시예에 따라 제조된 이미지 센서의 평면 레이아웃이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판 2 : 소자분리막
3 : 게이트산화막 4 : 게이트전극
5 : 피모스 트랜지스터 게이트 6 : 엔모스 트랜지스터 게이트
7 : 트랜스퍼 게이트
본 발명은 이미지 센서의 제조방법에 관한 것으로, 특히 포토다이오드를 형성하기 위한 식각 공정시, 서로 다른 식각선택비로 인해 기판이 손상되는 것을 방지할 수 있는 이미지 센서의 제조방법에 관한 것이다.
일반적으로 이미지 센서는 포토다이오드를 이용하여 광을 축적하고, 그 축적된 광에 의해 발생하는 전류를 이용하여, 이미지를 센싱한다. 이때 포토다이오드가 형성되는 기판의 표면이 식각 등에 의해 손상되는 경우, 전자의 포획에 의해 광의 입력이 없는 상태에서도 전류가 발생되는 다크 전류(dark current)가 발생되며, 이와 같은 종래 이미지 센서의 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 기술에 따른 이미지 센서의 제조방법을 순차적으로 나타낸 공정단면도이다.
이를 참조하면, 기판(1)에 소자분리막(2)을 형성하여 구동회로가 형성될 로직 영역(100)과 포토다이오드가 형성될 포토다이오드 영역(200)을 정의하고, 그 상부전면에 게이트 산화막(3)과 게이트전극(4)을 증착하는 단계(도 1a)와, 상기 게이트전극(4) 중 피모스 트랜지스터가 형성될 영역의 게이트전극(4)의 상부에만 위치하는 포토레지스트(PR1) 패턴을 형성한 후, 노출된 게이트전극(4)에 고농도 N형의 이온을 주입하는 단계(도 1b)와, 상기 포토레지스트(PR1) 패턴을 제거하고, 상기 게이트전극(4)의 상부에 게이트 형성을 위한 포토레지스트(PR2) 패턴을 형성하는 단계(도 1c)와, 상기 노출된 게이트전극(4)을 식각하여 피모스 트랜지스터 게이트(5), 엔모스 트랜지스터 게이트(6) 및 트랜스퍼 게이트(7)를 형성하는 단계(도 1d) 를 포함한다.
이와 같이 구성된 종래 이미지 센서의 제조방법을 보다 상세히 설명하면 다음과 같다.
먼저, 도 1a에 도시한 바와 같이 기판(1)에 소자분리막(2)을 형성하여 피모스 트랜지스터 및 엔모스 트랜지스터를 포함하는 구동회로가 형성될 로직 영역(100)과 포토다이오드가 형성될 포토다이오드 영역(200)을 정의한다.
그 다음, 상기 로직 영역(100)과 포토다이오드 영역(200)이 정의된 기판(1)의 상부 전면에 게이트 산화막(3)과 게이트전극(4)을 증착한다.
그 다음, 도 1b에 도시한 바와 같이 상기 게이트전극(4) 중 피모스 트랜지스터가 형성될 영역의 게이트전극(4)의 상부에만 위치하는 포토레지스트(PR1) 패턴을 형성한다.
그 다음, 상기 포토레지스트(PR1) 패턴을 이온주입 마스크로 사용하는 이온주입공정으로 노출된 게이트전극(4)에 고농도 N형의 이온을 주입한다.
그 다음, 도 1c에 도시한 바와 같이 상기 포토레지스트(PR1)를 제거하고, 상기 게이트전극(4)의 상부에 게이트 형성을 위한 포토레지스트(PR2) 패턴을 형성한다.
그 다음, 도 1d에 도시한 바와 같이 상기 노출된 게이트전극(4)을 식각하여 피모스 트랜지스터 게이트(5), 엔모스 트랜지스터 게이트(6) 및 트랜스퍼 게이트(7)를 형성한다.
이때 포토다이오드가 형성될 영역인 상기 트랜스퍼 게이트(7)의 측면 기판은 존재하던 게이트전극(4)의 식각과정에서 식각속도의 차이에 의해 과도식각이 발생하게 된다.
이와 같은 과도식각의 차이는 상기 피모스 트랜지스터 게이트(5)에는 이온이 주입되어 있지 않으며, 이온이 주입된 영역은 주입되지 않은 영역에 비하여 식각이 더 빠르게 진행되기 때문이다.
이처럼 과도 식각에 의하여 상기 포토다이오 형성영역의 기판(1) 상부가 손상되는 경우 다크 전류가 발생하게 되는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명은 포토다이오드의 상부측 기판영역의 손상을 방지할 수 있는 이미지 센서의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적은 달성하기 위해 본 발명은 a) 기판에 소자분리막을 형성하고, 게이트산화막과 게이트전극을 순차적으로 증착하는 단계와, b) 포토레지스트 패턴을 이온주입 마스크로 하여 상기 게이트전극의 일부에 이온을 주입하되, 포토다이오드가 형성될 영역 상의 게이트전극에는 이온이 주입되지 않도록 하는 단계와, c) 상기 포토레지스트 패턴을 제거하고, 상기 게이트전극을 패터닝하여 트랜스퍼 게이트 및 모스 트랜지스터를 형성하는 단계를 포함하는 이미지 센서의 제조방법을 제공한다.
또한, 본 발명의 이미지 센서의 제조방법에서, 상기 포토레지스트 패턴은, 트랜스퍼 게이트와의 거리가 0.05 내지 0.5㎛의 간격으로 이격되어 있는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 이미지 센서의 제조방법을 순차적으로 나타낸 공정단면도이다.
이를 참조하면, 본 발명은 기판(1)에 소자분리막(2)을 형성하여 구동회로가 형성될 로직 영역(100)과 포토다이오드가 형성될 포토다이오드 영역(200)을 정의하고, 그 상부전면에 게이트 산화막(3)과 게이트전극(4)을 증착하는 단계(도 2a)와, 상기 게이트전극(4) 중 피모스 트랜지스터가 형성될 영역과 포토 다이오드가 형성될 영역의 게이트전극(4)의 상부에 위치하는 포토레지스트(PR1) 패턴을 형성한 후, 노출된 게이트전극(4)에 고농도 N형의 이온을 주입하는 단계(도 2b)와, 상기 포토레지스트(PR1) 패턴을 제거하고, 상기 게이트전극(4)의 상부에 게이트 형성을 위한 포토레지스트(PR2) 패턴을 형성하는 단계(도 2c)와, 상기 노출된 게이트전극(4)을 식각하여 피모스 트랜지스터 게이트(5), 엔모스 트랜지스터 게이트(6) 및 트랜스퍼 게이트(7)를 형성하는 단계(도 2d)를 포함한다.
이하, 상기와 같이 구성된 본 발명에 따른 이미지 센서의 제조방법을 보다 상세히 설명한다.
먼저, 도 2a에 도시한 바와 같이 기판(1)에 소자분리막(2)을 형성하여 구동회로가 형성될 로직 영역(100)과 포토다이오드가 형성될 포토다이오드 영역(200)을 정의한다.
그 다음, 상기 구조의 상부전면에 게이트 산화막(3)과 게이트전극(4)을 순차적으로 증착한다.
그런 다음, 도 2b에 도시한 바와 같이 상기 게이트전극(4)의 상부에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 피모스 트랜지스터가 형성될 영역과 포토 다이오드가 형성될 영역의 게이트전극(4)의 상부에 위치하는 포토레지스트(PR1) 패턴을 형성한다.
이어서, 상기 포토레지스트(PR1) 패턴에 의해 일부 노출된 게이트전극(4)에 고농도 N형의 이온을 주입한다.
이때, 상기 피모스 트랜지스터가 형성될 영역과 포토다이오드가 형성될 영역의 게이트전극(4)에는 이온이 주입되지 않으며, 이온이 주입된 영역의 게이트전극(4)에 비하여 식각이 잘 이루어지지 않게 된다.
또한, 도 3은 본 발명의 일 실시예에 따라 제조된 이미지 센서의 평면 레이아웃으로, 이를 참조하면, 상기 포토다이오드가 형성될 영역에 이온이 주입되지 않 도록 하는 포토레지스트(PR1)는 이후의 트랜스퍼 게이트 형성용 포토레지스트(PR2)과의 간격(X)을 0.05 내지 0.5㎛로 한다.
이는 주입된 이온이 확산되는 것을 감안하여 트랜스퍼 게이트(7)에 비하여 더 큰 영역에 이온을 주입하는 것이다.
그 다음, 도 2c에 도시한 바와 같이 상기 포토레지스트(PR1) 패턴을 제거하고, 상기 게이트전극(4)의 상부에 게이트 형성을 위한 포토레지스트(PR2) 패턴을 형성한다.
이어서, 도 2d에 도시한 바와 같이 상기 노출된 게이트전극(4)을 식각하여 피모스 트랜지스터 게이트(5), 엔모스 트랜지스터 게이트(6) 및 트랜스퍼 게이트(7)를 형성한다.
이때, 상기 설명한 바와 같이 포토다이오드가 형성될 영역의 게이트전극(4)에는 이온이 주입되지 않았으므로, 식각의 속도가 늦어 과도식각에 의해 기판(1)이 손상되는 것을 방지할 수 있게 된다.
이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다.
상기한 바와 같이 본 발명 이미지 센서의 제조방법은 포토다이오드의 형성영역의 상부측의 게이트전극에는 이온이 주입되지 않도록 하여, 그 게이트전극의 패터닝시 과도식각에 의해 기판의 표면이 손상되는 것을 방지함으로써, 다크 전류가 발생하는 것을 방지할 수 있는 효과가 있다.
Claims (2)
- a) 기판에 소자분리막을 형성하고, 게이트산화막과 게이트전극을 순차적으로 증착하는 단계;b) 포토레지스트 패턴(PR1)을 이온주입 마스크로 하여 상기 게이트전극의 일부에 이온을 주입하되, 포토다이오드가 형성될 영역 상의 게이트전극에는 이온이 주입되지 않도록 하는 단계;c) 상기 포토레지스트 패턴(PR1)을 제거하고, 상기 게이트전극상에 포토레지스트 패턴(PR2)을 형성하는 단계; 및d) 상기 포토레지스트 패턴(PR2)을 이용해 상기 게이트전극을 패터닝하여, 트랜스퍼 게이트 및 모스 트랜지스터를 형성하는 단계를 포함하는, 이미지 센서의 제조방법.
- 제1항에 있어서,상기 포토레지스트 패턴(PR1)은,상기 포토레지스트 패턴(PR2)과의 거리가 0.05 내지 0.5㎛의 간격으로 이격된 것을 특징으로 하는 이미지 센서의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050125641A KR101115142B1 (ko) | 2005-12-19 | 2005-12-19 | 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050125641A KR101115142B1 (ko) | 2005-12-19 | 2005-12-19 | 이미지 센서의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070064986A KR20070064986A (ko) | 2007-06-22 |
KR101115142B1 true KR101115142B1 (ko) | 2012-02-24 |
Family
ID=38364470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050125641A KR101115142B1 (ko) | 2005-12-19 | 2005-12-19 | 이미지 센서의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101115142B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990025238A (ko) * | 1997-09-11 | 1999-04-06 | 윤종용 | 폴리사이드 구조를 가지는 게이트 전극 형성 방법 |
KR20050011436A (ko) * | 2003-07-23 | 2005-01-29 | 동부전자 주식회사 | 반도체 소자 제조방법 |
KR20050069436A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 시모스 이미지 센서의 제조방법 |
-
2005
- 2005-12-19 KR KR1020050125641A patent/KR101115142B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990025238A (ko) * | 1997-09-11 | 1999-04-06 | 윤종용 | 폴리사이드 구조를 가지는 게이트 전극 형성 방법 |
KR20050011436A (ko) * | 2003-07-23 | 2005-01-29 | 동부전자 주식회사 | 반도체 소자 제조방법 |
KR20050069436A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 시모스 이미지 센서의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20070064986A (ko) | 2007-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100792402B1 (ko) | 듀얼폴리게이트를 갖는 반도체소자의 제조 방법 | |
KR100658925B1 (ko) | Cmos 이미지 센서 및 그 제조 방법 | |
KR101115142B1 (ko) | 이미지 센서의 제조방법 | |
US8785115B2 (en) | Photoresist removal method and patterning process utilizing the same | |
CN100568488C (zh) | 高压cmos器件及其制造方法 | |
KR100843966B1 (ko) | 반도체소자의 제조방법 | |
KR100739246B1 (ko) | 반도체 소자의 소스/드레인영역 형성방법 | |
KR101128710B1 (ko) | 시모스 이미지센서의 실리사이드 형성방법 | |
KR100379531B1 (ko) | 반도체 소자의 제조방법 | |
KR100769143B1 (ko) | 이미지 센서의 제조 방법 | |
KR100677992B1 (ko) | 반도체 소자의 제조 방법 | |
KR20070024990A (ko) | Cmos 이미지센서 제조 방법 | |
KR100379543B1 (ko) | 반도체 소자의 제조방법 | |
KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
JP4415177B2 (ja) | 半導体装置の製造方法 | |
KR100778877B1 (ko) | 반도체 소자의 제조방법 | |
KR100540332B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
KR101167192B1 (ko) | 고전압 소자 제조방법 | |
KR100967478B1 (ko) | 반도체 소자의 제조방법 | |
KR19980086248A (ko) | 반도체소자의 듀얼게이트 제조방법 | |
KR100418923B1 (ko) | 반도체소자의 제조방법 | |
KR100290902B1 (ko) | 반도체소자의 웰 형성방법 | |
KR0179019B1 (ko) | 고전압 소자 제조방법 | |
KR100720259B1 (ko) | 반도체 소자의 형성 방법 | |
KR20000030938A (ko) | 상보형 모스 트랜지스터의 소자 분리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150129 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |