KR100379543B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100379543B1 KR100379543B1 KR10-2000-0069995A KR20000069995A KR100379543B1 KR 100379543 B1 KR100379543 B1 KR 100379543B1 KR 20000069995 A KR20000069995 A KR 20000069995A KR 100379543 B1 KR100379543 B1 KR 100379543B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- semiconductor device
- gate
- etching
- gas
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 공정 마진(Margin)을 향상시키기 위한 반도체 소자의 제조방법에 관한 것으로, 반도체 기판상에 게이트 산화막을 형성하고 폴리 실리콘막을 증착하는 단계와, 상기 반도체 기판의 소정영역에 고농도의 n형 불순물 이온을 주입하는 단계와, 반도체 기판상에 포토레지스트를 도포하고 선택적으로 패터닝하는 단계와, CxF1-x가스를 포함하는 식각가스 분위기에서 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 폴리 실리콘막을 식각하여 엔모스 게이트 및 피모스 게이트를 형성하는 단계를 포함하여 형성한다.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 엔모스 영역의 폴리 실리콘과 피모스 영역의 폴리 실리콘간의 식각율(Etch-Rate) 차이를 줄이여 소자의 패턴 특성을 향상시키기 위한 반도체 소자의 제조방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 실시예에 따른 반도체 소자의 제조 공정 단면도이고, 도 2는 종래의 다른 실시예에 따른 반도체 소자의 단면도이고, 도 3은 폴리 실리콘의 도핑율에 따른 식각율을 나타낸 그래프이다.
종래 기술에 따른 반도체 소자의 제조방법은 도 1a에 도시된 바와 같이, 반도체 기판(11)상에 게이트 산화막(12)을 형성하고, 상기 게이트 산화막(12)상에 폴리 실리콘막(13)을 증착한다.
여기서, 상기 게이트 산화막(12)은 10∼100Å의 두께로 형성한다.
그리고, 엔모스 트랜지스터의 전류 특성을 향상시키기 위하여 도 1b에 도시된 바와 같이 상기 반도체 기판(11)의 일영역을 노출시키는 마스크(도시하지 않음)를 이용하여 상기 반도체 기판(11)에 고농도의 n형 불순물 이온을 주입한다.
그리고, 도 1c에 도시된 바와 같이, 상기 반도체 기판(11)상에 포토레지스트(14)를 도포하고 노광 및 현상 공정으로 상기 포토레지스트(14)를 선택적으로 패터닝한다.
이어, HBr, Cl2, N2, O2, HeO2가 혼합된 식각 가스 분위기의 플라즈마 식각챔버(Plasma Etcher Chamber)에서 상기 패터닝된 포토레지스트(14)를 마스크로 이용한 건식 식각 공정으로 상기 폴리 실리콘막(13)을 선택적으로 제거하여 엔모스 게이트(13a) 및 피모스 게이트(13b)를 형성한다.
여기서, 상기 불순물 이온이 주입된 반도체 기판(11)상에는 엔모스 게이트(13a)가 형성되고, 불순물 이온이 주입되지 않은 반도체 기판(11)상에는 피모스 게이트(13b)가 형성된다.
일반적으로, 도 3에 도시된 바와 같이, 불순물 이온이 주입된 폴리 실리콘막의 식각율은 불순물 이온이 주입되지 않은 폴리 실리콘막의 식각율보다 크다.
따라서, 상기 불순물 이온이 주입된 폴리 실리콘막(13)과 불순물 이온이 주입되지 않은 폴리 실리콘막(13)의 식각율(Etch-Rate) 차이로 인하여 도면에 도시된 바와 같이 엔모스 게이트(13a) 양측의 상기 반도체 기판(11)이 심하게 손상되게 된다.
이와 같은 반도체 기판(11)의 손상을 줄이기 위하여 상기 식각 가스에서 HBr 및 HeO2가스의 비율을 증가시키면 도 3에 도시된 바와 같이, 엔모스 게이트(13a) 프로파일(Profile)의 직선성이 감소된다.
그리고, 도 4와 도 5는 상기한 종래 반도체 소자의 패턴을 촬영한 평면 및 단면 사진으로, 식각 공정 이후 게이트의 잔존 프로파일이 미약하고 직선성이 낮음을 나타낸다.
그러나, 상기와 같은 종래의 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.
첫째, 도핑된 엔모스 트랜지스터 영역과 도핑되지 않은 피모스 트랜지스터 영역간의 식각율 차이로 인하여 게이트 식각시에 엔모스 트랜지스터 영역에 불량이 발생된다.
둘째, 엔모스 트랜지스터에 발생되는 불량으로 인하여 게이트 식각 공정 마진이 감소된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 피모스와 엔모스 게이트간의 식각율 차이를 줄이여 공정 마진을 향상시키기 위한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 실시예에 따른 반도체 소자의 제조 공정 단면도
도 2는 종래의 다른 실시예에 따른 반도체 소자의 단면도
도 3은 폴리 실리콘의 도핑율에 따른 식각율을 나타낸 그래프
도 4는 종래의 반도체 소자의 평면 사진
도 5는 종래의 반도체 소자의 단면 사진
도 6a 내지 도 6d는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도
도 7은 본 발명의 실시예에 따른 반도체 소자의 평면 사진
도 8은 본 발명의 실시예에 따른 반도체 소자의 단면 사진
도면의 주요 부분에 대한 부호 설명
51 : 반도체 기판 52 : 게이트 산화막
53 : 폴리 실리콘막 53a : 엔모스 게이트
53b : 피모스 게이트 54 : 포토레지스트
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판상에 게이트 산화막을 형성하고 폴리 실리콘막을 증착하는 단계와, 상기 반도체 기판의 소정영역에 고농도의 n형 불순물 이온을 주입하는 단계와, 반도체 기판상에 포토레지스트를 도포하고 선택적으로 패터닝하는 단계와, CxF1-x가스를 포함하는 식각가스 분위기에서 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 폴리 실리콘막을 식각하여 엔모스 게이트 및 피모스 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 6a 내지 도 6d는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도이고, 도 7은 본 발명의 실시예에 따른 반도체 소자의 평면 사진이고, 도 8은 본 발명의 실시예에 따른 반도체 소자의 단면 사진이다.
본 발명에 따른 반도체 소자의 제조방법은 도 6a에 도시된 바와 같이, 반도체 기판(51)상에 게이트 산화막(52)을 형성하고, 상기 게이트 산화막(52)상에 폴리 실리콘막(53)을 증착한다.
이때, 상기 게이트 산화막(52)의 두께는 10∼100Å의 두께로 형성한다.
그리고, 도 6b에 도시된 바와 같이 반도체 기판(51)의 일영역을 노출시키는 마스크(도시하지 않음)를 이용하여 상기 반도체 기판(51)에 고농도 n형 불순물 이온을 주입한다
그리고, 도 6c에 도시된 바와 같이 상기 반도체 기판(51)상에 포토레지스트(54)를 도포하고 노광 및 현상 공정으로 상기 포토레지스트(54)를 선택적으로 패터닝한다.
이어, 도 6d에 도시된 바와 같이, 상기 패터닝된 포토레지스트(54)를 마스크로 이용한 건식 식각 공정으로 상기 폴리 실리콘막(53)을 제거하여 엔모스 게이트(53a) 및 피모스 게이트(53b)를 형성한다.
여기서, 상기 불순물 이온이 주입된 폴리 실리콘막(53)은 엔모스 게이트(53a)로 형성되고, 불순물 이온이 주입되지 않은 폴리 실리콘막(53)은 피모스 게이트(53b)로 형성된다.
이때, 상기 식각 공정은 HBr, Cl2,N2,O2,HeO2및 CxF1-x가 혼합된 식각 가스 분위기의 플라즈마 식각 챔버를 이용하여 실시한다.
여기서, 상기 CxF1-x가스가 차지하는 비중이 전체 식각 가스의 5∼40%가 되도록 한다.
상기와 같은 방법으로 형성된 본 발명의 실시예에 따른 반도체 소자는 도 7 및 도 8에 도시된 바와 같이, 게이트 프로파일의 직선성이 증가되고, 반도체 기판의 손상이 현저하게 줄어들게 된다.
상기와 같은 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 식각 가스의 성분을 변화시켜 엔모스 게이트 및 피모스 게이트의 식각율 차이를 줄이므로써 게이트 프로파일 특성 및 공정 마진을 향상시킬 수 있다.
둘째, 별도의 공정상의 큰 변화없이 식각가스의 성분을 변화시키는 공정만으로도 반도체 소자의 특성을 향상시킬 수 있다.
Claims (4)
- 반도체 기판상에 게이트 산화막을 형성하고 폴리 실리콘막을 증착하는 단계;상기 반도체 기판의 소정영역에 고농도의 n형 불순물 이온을 주입하는 단계;반도체 기판상에 포토레지스트를 도포하고 선택적으로 패터닝하는 단계;CxF1-x가스를 포함하는 식각가스 분위기에서 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 폴리 실리콘막을 식각하여 엔모스 게이트 및 피모스 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서, 상기 식각 가스는 CxF1-x이외에 HBr, Cl2, N2, O2, HeO2를 포함하여 구성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서, 상기 CxF1-x가스는 CF4가스로 하며, 이는 전체 식각 가스의 5∼40%인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 폴리 실리콘막 식각 공정은 건식 식각 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0069995A KR100379543B1 (ko) | 2000-11-23 | 2000-11-23 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0069995A KR100379543B1 (ko) | 2000-11-23 | 2000-11-23 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020040079A KR20020040079A (ko) | 2002-05-30 |
| KR100379543B1 true KR100379543B1 (ko) | 2003-04-10 |
Family
ID=19700908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0069995A KR100379543B1 (ko) | 2000-11-23 | 2000-11-23 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100379543B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437615B1 (ko) * | 2001-12-28 | 2004-06-30 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000111945A (ja) * | 1998-10-01 | 2000-04-21 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
-
2000
- 2000-11-23 KR KR10-2000-0069995A patent/KR100379543B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000111945A (ja) * | 1998-10-01 | 2000-04-21 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020040079A (ko) | 2002-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1482541B1 (en) | Method of photolithographically forming narrow transistor gate elements | |
| KR100379543B1 (ko) | 반도체 소자의 제조방법 | |
| KR19980053145A (ko) | 반도체 소자의 제조 방법 | |
| JP3279000B2 (ja) | 半導体装置の製法 | |
| US7125775B1 (en) | Method for forming hybrid device gates | |
| KR100402102B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR101044380B1 (ko) | 반도체 소자의 제조방법 | |
| KR19990050035A (ko) | 트랜지스터의 형성 방법 | |
| KR100778877B1 (ko) | 반도체 소자의 제조방법 | |
| JP2000188396A (ja) | 半導体装置の製造方法 | |
| KR19990071114A (ko) | 반도체 소자의 제조 방법 | |
| KR100328689B1 (ko) | 고집적박막트랜지스터제조방법 | |
| KR100420082B1 (ko) | 반도체장치의 모오스 트랜지스터 제조방법 | |
| KR100540332B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| US20070105293A1 (en) | Methods of fabricating integrated circuit devices using anti-reflective coating as implant blocking layer | |
| KR20040025949A (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR20030049352A (ko) | 반도체 소자의 제조 방법 | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| KR0167605B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR101025919B1 (ko) | 다중 게이트 산화막 형성방법 | |
| KR0172832B1 (ko) | 반도체소자 제조방법 | |
| KR100720259B1 (ko) | 반도체 소자의 형성 방법 | |
| KR19990057055A (ko) | 반도체소자의 제조방법 | |
| KR20030058581A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |