KR20070024990A - Cmos 이미지센서 제조 방법 - Google Patents
Cmos 이미지센서 제조 방법 Download PDFInfo
- Publication number
- KR20070024990A KR20070024990A KR1020050080687A KR20050080687A KR20070024990A KR 20070024990 A KR20070024990 A KR 20070024990A KR 1020050080687 A KR1020050080687 A KR 1020050080687A KR 20050080687 A KR20050080687 A KR 20050080687A KR 20070024990 A KR20070024990 A KR 20070024990A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist pattern
- gate electrode
- forming
- image sensor
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 63
- 238000005468 ion implantation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 8
- 230000007261 regionalization Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000005465 channeling Effects 0.000 abstract description 9
- 238000000059 patterning Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 102000004310 Ion Channels Human genes 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 하드마스크의 사용없이 포토다이오드 형성을 위한 깊은 이온주입 시 게이트 전극에서의 이온 채널링의 방지할 수 있는 CMOS 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 픽셀 영역과 로직 영역을 구비하는 CMOS 이미지센서 제조 방법에 있어서, 기판 전면에 게이트 전도막을 형성하는 단계; 상기 게이트 전도막 상에 상기 로직 영역의 게이트 전극 패턴 형성을 위한 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 식각마스크로 상기 게이트 전도막을 식각하여 상기 로직 영역에서 제1게이트 전극을 형성하는 단계; 상기 제1포토레지스트 패턴을 제거하는 단계; 상기 픽셀 영역의 게이트 전극 패턴 형성을 위한 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴을 식각마스크로 상기 게이트 전도막을 식각하여 상기 픽셀 영역에서 제2게이트 전극을 형성하는 단계; 상기 제2포토레지스트 패턴을 경화시키는 단계; 경화된 상기 제2포토레지스트 패턴 상에 포토다이오드용 깊은 불순물 영역 형성을 위한 이온주입 마스크를 형성하는 단계; 및 상기 이온주입 마스크를 이용하여 상기 제2게이트전극의 일측에 얼라인된 상기 기판에 포토다이오드용 깊은 불순물 영역을 형성하는 단계를 포함하는 CMOS 이미지센서 제조 방법을 제공한다.
CMOS 이미지센서, 이중 게이트, 하드마스크, 깊은 N형 불순물 이온주입, 트랜스퍼 트랜지스터
Description
도 1은 종래기술에 따른 CMOS 이미지센서의 이온주입 공정을 도시한 단면도.
도 2는 개선된 종래기술에 따른 CMOS 이미지센서의 이온주입 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 반도체층 31 : 필드 산화막
32a : P-웰 33 : 게이트 절연막
34b : 게이트 전극 36b : 경화된 포토레지스트 패턴
37 : 포토레지스트 패턴 38 : DN 이온주입
본 발명은 이미지센서에 관한 것으로 특히, 이온 채널링과 게이트 전극 패턴 형성의 어려움을 극복할 수 있는 CMOS 이미지센서 제조 방법에 관한 것이다.
이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자이며, 이미지센서는 크게 전하결합소자(Charge Coupled Device; 이하 CCD라 함)와 CMOS(Complementary MOS; 이하 CMOS라 함) 이미지센서로 이루어진다.
CCD는 개개의 MOS(Metal Oxide Semiconductor) 캐패시터가 서로 매우 근접하도록 배치되어 있고, 전하 캐리어가 캐패시터에 저장되고 이송되는 방식의 소자이다.
반면, CMOS 이미지센서는 반도체의 CMOS 공정을 적용하여 하나의 단위 화소에 하나의 포토다이오드와 3개 또는 4개 등의 단위 화소 구동을 위한 트랜지스터를 포함한다. CMOS 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하며, 화소 수만큼 구동을 위한 MOS 트랜지스터들을 만들고, 이들을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.
0.15㎛ 기술 이하의 이미지센서 제조 방법에서는 게이트 전극의 패터닝 시 고려해야 할 요소가 크게 두 가지이다. 그 중의 하나가 게이트 전극의 사이즈가 다른 픽셀 영역과 로직 영역의 게이트 전극을 효과적으로 패터닝하고 것이고, 다른 하나는 픽셀부의 트랜스퍼 트랜지스터에 깊은 N형 불순물 역역 형성을 위한 이온주입 시 이온 채널링을 효과적으로 방지할 수 있는 가이다.
도 1은 종래기술에 따른 CMOS 이미지센서의 이온주입 공정을 도시한 단면도이다.
먼저, 도 1의 구성을 갖기까지의 제조 공정을 살펴본다.
P형 기판(P-Sub)과 P형 에피층(P-epi)이 형성된 반도체층(10)에 소자간 절연을 위한 필드산화막(11)을 형성한 다음, 이온주입을 통해 P-웰(12a)과 N웰(12b)을 형성한다.
전면에 게이트 산화막(13)과 게이트 전도막(14)을 차례로 증착한 다음, 패터닝하여 게이트 전극을 형성한다.
픽셀 영역의 경우 도시된 트랜스퍼 트랜지스터(Tx)의 게이트 전극이 형성될 것이고, 로직 영역의 경우 일반적인 PMOS 트랜지스터와 NMOS 트랜지스터의 게이트 전극이 형성될 것이다.
이 후, 픽셀 영역과 로직 영역의 이온주입 공정을 실시하는 바, 그 조건이 상이하다.
로직 영역의 경우 트랜지스터 형성을 위한 이온주입(18) 시, 'B'와 같이 게이트 전극(14)이 블로킹(Blocking) 역할을 해주어 트랜지스터 형성에 문제가 없다.
이에 반해, 픽셀 영역의 경우 포토다이오드의 깊은 N형 불순물 영역(Deep-N, 이하 DN이라 함) 형성을 위한 이온주입(16) 시, 비록 이온주입 마스크(15) 사용하더라도 해상도의 한계에 의해 그 에지 부분에서 트랜스퍼 트랜지스터(Tx)의 게이트 전극에 얼라인되어야 하고 DN(17)의 경우 높은 에너지를 사용하여야 하므로, 트랜스퍼 트랜지스터(Tx)의 게이트 전극만으로 'A'와 같이 채널 영역으로 이온이 주입되는 것을 블로킹하는 것이 어렵다.
도 2는 개선된 종래기술에 따른 CMOS 이미지센서의 이온주입 공정을 도시한 단면도이다.
도 2에 도시된 개선된 종래기술의 경우, 도 1과 같은 종래기술에서의 DN 형성시의 이온 채널링을 방지하기 위해 하드마스크를 도입하였으며, 그 제조 공정을 간략하게 펴본다.
P형 기판과 P형 에피층이 형성된 반도체층(20)에 소자간 절연을 위한 필드산화막(21)을 형성한 다음, 이온주입을 통해 웰(도시하지 않음)을 형성한다.
전면에 게이트 산화막(22)과 게이트 전도막(23) 및 하드마스크용 물질막(24)을 증착한다.
게이트 전극 및 하드마스크 패터닝을 위한 포토레지스트 패턴(25)을 형성한 다음, 포토레지스트 패턴(25)을 이용한 패터닝 공정을 통해 하드마스크(24a)를 형성한다.
포토레지스트 패턴(25)을 제거한 다음, 하드마스크(24a)를 식각마스크로 패터닝하여 게이트 전극(23a)을 형성한다.
이어서, 하드마스크(24a)를 이온주입 마스크로 사용하여 DN 공정을 진행한다. 하드마스크(24a)를 통해 게이트 전극 하부로의 이온 채널링이 방지된다.
이어서, 하드마스크(24a)를 제거한다. 하드마스크(24a) 제거 시에는 습식 또는 건식의 방식을 이용한다.
한편, 이 방식의 경우 하드마스크(24a) 제거 시 도시된 'Z'와 같이 게이트 전극(23a)이나 반도체층(20)의 손실을 유발하는 문제가 발생한다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 하드마스크의 사용없이 포토다이오드 형성을 위한 깊은 이온주입 시 게이트 전극에서의 이온 채널링의 방지할 수 있는 CMOS 이미지센서 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 픽셀 영역과 로직 영역을 구비하는 CMOS 이미지센서 제조 방법에 있어서, 기판 전면에 게이트 전도막을 형성하는 단계; 상기 게이트 전도막 상에 상기 로직 영역의 게이트 전극 패턴 형성을 위한 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 식각마스크로 상기 게이트 전도막을 식각하여 상기 로직 영역에서 제1게이트 전극을 형성하는 단계; 상기 제1포토레지스트 패턴을 제거하는 단계; 상기 픽셀 영역의 게이트 전극 패턴 형성을 위한 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴을 식각마스크로 상기 게이트 전도막을 식각하여 상기 픽셀 영역에서 제2게이트 전극을 형성하는 단계; 상기 제2포토레지스트 패턴을 경화시키는 단계; 경화된 상기 제2포토레지스트 패턴 상에 포토다이오드용 깊은 불순물 영역 형성을 위한 이온주입 마스크를 형성하는 단계; 및 상기 이온주입 마스크를 이용하여 상기 제2게이트전극의 일측에 얼라인된 상기 기판에 포토다이오드용 깊은 불순물 영역을 형성하는 단계를 포함하는 CMOS 이미지센서 제조 방법을 제공한다.
본 발명은, 이중 게이트(Double gate) 패터닝을 통해 픽셀 영역의 포토다이오드용 깊은 이온주입 공정 시 발생하는 이온 채널링을 방지하고자 한다.
이를 위해, 픽셀 영역과 로직 영역의 게이트를 따로 패터닝한다. 이는 로직 영역의 게이트 전극의 경우 픽셀 영역에 비해 길이(Length)가 상대적으로 짧아 포토다이오드용 깊은 이온주입 공정 시의 블로킹 목적으로 포토레지스트의 두께를 고려할 경우에는 로직 영역의 게이트 전극을 패터닝하기가 어렵기 때문이다(0.15㎛기술).
즉, 로직 영역과 픽셀 영역의 게이트 패터닝 시 각각 다른 마스크를 사용하고, 포토레지스트의 두께 또한 다르게 함으로써, 두 영역 간의 특성에 맞도록 공정을 진행한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 3a 내지 도 3c는 본 발명의 일실시 예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도로서, 이를 참조하여 이중 게이트 공정을 갖는 본 발명의 제조 공정을 살펴본다.
도 3a에 도시된 바와 같이, P형 기판(P-Sub)과 P형 에피층(P-epi)이 형성된 반도체층(30)에 소자간 절연을 위한 필드산화막(31)을 형성한 다음, 이온주입을 통 해 P-웰(32a)과 N웰(32b)을 형성한다.
전면에 게이트 절연막(33)과 게이트 전도막(34)을 차례로 증착한다.
게이트 절연막(33)으로는 주로 산화막 계열을 사용하고, 게이트 전도막(34)으로는 폴리실리콘막, 텅스텐막, 텅스텐 합금막 등을 사용한다.
포토레지스트(35)를 도포한 다음, 소정의 포토 리소그라피 공정을 통해 로직 영역에서의 게이트 전극 패터닝을 위한 포토레지스트 패턴(35a)을 형성한다.
이때, 픽셀 영역은 포토레지스트(35)에 의해 덮여 있다.
본 발명에서는 픽셀 영역과 로직 영역의 게이트 전극 패터닝을 위한 마스크를 달리하고, 아울러 포토레지스트의 두께를 달리한다고 하였다.
예컨대, 0.15㎛ 이하의 선폭을 갖는 CMOS 이미지센서 제조 공정에서 포토다이오드의 깊은 불순물 영역 이온주입시 사용될 이온주입 마스크로서의 포토레지스트의 두께가 7500Å ∼ 8000Å일 경우, 포토레지스트(35)는 그 절반인 3500Å ∼ 4000Å으로 한다.
도 3b에 도시된 바와 같이, 포토레지스트 패턴(35a)을 식각마스크로 게이트 전도막(34)을 식각하여 로직 영역에서의 게이트 전극(34a)을 형성한다.
포토레지스트 패턴(35a)과 포토레지스트(35)를 제거한다.
이렇듯, 로직 영역의 게이트 전극(34a) 패터닝을 먼저하는 이유는, 식각 공정에서 발생할 수 있는 데미지를 픽셀 영역에 최소화하기 위함이며, 로직 영역에서 게이트 패터닝이 이루어지는 동안 픽셀 영역은 포토레지스트(35)에 의해 덮여 있으므로, 반도체층(30)의 데미지를 줄일 수 있다. 주지된 바와 같이, 이미지센서에서 의 반도체층의 데미지는 특성에 큰 영향을 미치는 요소이다.
전면에 포토레지스트(36)를 도포한 다음, 소정의 포토 리소그라피 공정을 통해 픽셀 영역에서의 게이트 전극 패터닝을 위한 포토레지스트 패턴(36a)을 형성한다.
이때, 로직 영역은 포토레지스트(36)에 의해 덮여 있다.
도 3c에 도시된 바와 같이, 포토레지스트 패턴(36a)을 식각마스크로 게이트 전도막(34)을 식각하여 픽셀 영역에서의 게이트 전극(34b)을 형성한다.
따라서, 픽셀 영역의 경우 도시된 트랜스퍼 트랜지스터(Tx)의 게이트 전극(34b)과, 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx), 셀렉트 트랜지스터(Sx) 등의 게이트 전극(34b)이 형성될 것이다.
포토레지스트(36)과 포토레지스트 패턴(36a)을 제거하지 않고 경화시킨다.
경화 시에는 열처리 방식을 사용하는 것이 바람직하다.
도 3c에서는 픽셀 영역만을 도시하고 있으며, 도면부호 '36b'는 경화된 포토레지스트 패턴을 나타낸다.
포토레지스트 패턴(36b)을 경화시키는 이유는, 남아 있는 포토레지스트 패턴(36b)이 DN 이온주입시 효과적으로 블로킹 역할을 할 수 있도록 함과 동시에 후속 DN을 위한 이온주입 마스크 패터닝을 위한 노광시 감광되어 손실되는 것을 방지하기 위한 것이다.
DN 이온주입을 위한 이온주입 마스크인 포토레지스트 패턴(37)을 형성한 다음, DN 이온주입 공정(38)을 실시한다.
이때, 트랜스퍼 트랜지스터(Tx)의 상부에 있는 경화된 포토레지스트 패턴(36b)로 인해 이온 채널링이 방지됨을 알 수 있다.
후속으로, 포토레지스트 패턴(37)과 경화된 포토레지스트 패턴(36b) 등을 제거하고, 소스/드레인 이온주입과 포토다이오드의 얕은 불순물 이온주입, 복수의 메탈라인 형성과 칼라필터 어레이, 마이크로렌즈 등의 형성 공정을 실시한다.
전술한 바와 같이 이루어지는 본 발명은, 로직 영역과 픽셀 영역의 게이트 패터닝 시 각각 다른 마스크를 사용하고, 포토레지스트의 두께 또한 다르게 함으로써, 하드마스크의 사용없이 이온 채널링을 효과적으로 방지할 수 있음을 실시예를 통해 알아보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 0.15㎛ 이하의 선폭을 갖는 CMOS 이미지센서 제조 시 픽셀 영역 및 로직 영역 각각의 안정적인 전기적 특성을 확보할 수 있으며, 하드마스크 사용으로 인한 손실을 방지하고, 이온 채널을 방지하는 효과가 있다.
Claims (7)
- 픽셀 영역과 로직 영역을 구비하는 CMOS 이미지센서 제조 방법에 있어서,기판 전면에 게이트 전도막을 형성하는 단계;상기 게이트 전도막 상에 상기 로직 영역의 게이트 전극 패턴 형성을 위한 제1포토레지스트 패턴을 형성하는 단계;상기 제1포토레지스트 패턴을 식각마스크로 상기 게이트 전도막을 식각하여 상기 로직 영역에서 제1게이트 전극을 형성하는 단계;상기 제1포토레지스트 패턴을 제거하는 단계;상기 픽셀 영역의 게이트 전극 패턴 형성을 위한 제2포토레지스트 패턴을 형성하는 단계;상기 제2포토레지스트 패턴을 식각마스크로 상기 게이트 전도막을 식각하여 상기 픽셀 영역에서 제2게이트 전극을 형성하는 단계;상기 제2포토레지스트 패턴을 경화시키는 단계;경화된 상기 제2포토레지스트 패턴 상에 포토다이오드용 깊은 불순물 영역 형성을 위한 이온주입 마스크를 형성하는 단계; 및상기 이온주입 마스크를 이용하여 상기 제2게이트전극의 일측에 얼라인된 상기 기판에 포토다이오드용 깊은 불순물 영역을 형성하는 단계를 포함하는 CMOS 이미지센서 제조 방법.
- 제 1 항에 있어서,상기 제2게이트전극은 트랜스퍼 트랜지스터의 게이트 전극인 것을 특징으로 하는 CMOS 이미지센서 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제2포토레지스트 패턴을 상기 제1포토레지스트 패턴에 비해 두껍게 형성하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.
- 제 3 항에 있어서,상기 제2포토레지스트 패턴을 7500Å 내지 8000Å의 두께로 형성하고, 상기 제1포토레지스트 패턴을 3500Å 내지 4000Å의 두께로 형성하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제1포토레지스트 패턴 형성을 형성하는 단계에서, 상기 픽셀 영역은 패터닝되지 않은 제1포토레지스트에 의해 덮여 있도록 하며, 상기 제1포토레지스트는 상기 제1포토레지스트 패턴을 제거하는 단계에서 제거되는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제2포토레지스트 패턴 형성을 형성하는 단계에서, 상기 로직 영역은 패터닝되지 않은 제2포토레지스트에 의해 덮여 있도록 하며, 상기 제2포토레지스트는 상기 제2포토레지스트 패턴을 경화시키는 단계에서 경화되는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제2포토레지스트 패턴을 경화시키는 단계에서, 열처리 방식을 이용하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050080687A KR100714605B1 (ko) | 2005-08-31 | 2005-08-31 | Cmos 이미지센서 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050080687A KR100714605B1 (ko) | 2005-08-31 | 2005-08-31 | Cmos 이미지센서 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070024990A true KR20070024990A (ko) | 2007-03-08 |
KR100714605B1 KR100714605B1 (ko) | 2007-05-07 |
Family
ID=38099310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050080687A KR100714605B1 (ko) | 2005-08-31 | 2005-08-31 | Cmos 이미지센서 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100714605B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100924868B1 (ko) * | 2007-11-27 | 2009-11-02 | 주식회사 동부하이텍 | Cmos 이미지 센서의 게이트 패턴 형성 방법 |
US9034742B2 (en) | 2013-10-04 | 2015-05-19 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100523671B1 (ko) * | 2003-04-30 | 2005-10-24 | 매그나칩 반도체 유한회사 | 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법 |
-
2005
- 2005-08-31 KR KR1020050080687A patent/KR100714605B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100924868B1 (ko) * | 2007-11-27 | 2009-11-02 | 주식회사 동부하이텍 | Cmos 이미지 센서의 게이트 패턴 형성 방법 |
US9034742B2 (en) | 2013-10-04 | 2015-05-19 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR100714605B1 (ko) | 2007-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100544957B1 (ko) | 시모스 이미지 센서의 제조방법 | |
US7405437B2 (en) | CMOS image sensor and method for fabricating the same | |
KR20080062052A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR100558528B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
US20060138492A1 (en) | CMOS image sensor and method for fabricating the same | |
KR100570819B1 (ko) | 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들 | |
KR100658925B1 (ko) | Cmos 이미지 센서 및 그 제조 방법 | |
KR100603247B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
US8679884B2 (en) | Methods for manufacturing semiconductor apparatus and CMOS image sensor | |
KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR100714605B1 (ko) | Cmos 이미지센서 제조 방법 | |
KR100606934B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
KR20070029369A (ko) | 암전류 발생을 억제할 수 있는 이미지센서 제조 방법 | |
KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
KR100587608B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
KR100648804B1 (ko) | 이미지센서 제조 방법 | |
KR100667499B1 (ko) | 시모스 이미지센서의 제조방법 | |
KR100937670B1 (ko) | 씨모스(cmos) 이미지 센서의 제조방법 | |
KR100550910B1 (ko) | 시모스 이미지 센서의 제조방법 | |
KR100672720B1 (ko) | 이미지 센서의 제조 방법 | |
KR100718780B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
KR100965220B1 (ko) | 반도체 소자의 제조방법 | |
KR100749254B1 (ko) | 전하운송효율을 향상시키기 위한 이미지센서 제조 방법 | |
KR20100078045A (ko) | 시모스 이미지 센서 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110330 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |