KR100965220B1 - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 이온주입시 마스크로 사용된 포토레지스트의 잔류물을 완전히 제거함으로써 폴리 포메이션의 블록을 방지하도록 한 반도체 소자의 제조방법에 관한 것으로서, 픽셀영역과 페리영역으로 정의된 반도체 기판에 소자 격리막을 형성하는 단계; 상기 반도체 기판의 전면에 게이트 절연막 및 도전막을 차례로 형성하는 단계; 상기 도전막상에 포토레지스트를 도포하고, 상기 반도체 기판의 픽셀영역이 오픈되도록 상기 포토레지스트를 패터닝하는 단계; 상기 반도체 기판의 픽셀영역과 상기 패터닝된 포토레지스트에 불순물 이온을 도핑하는 단계; 상기 포토레지스트를 제거하는 단계; 상기 반도체 기판에 세정공정을 실시하여 상기 포토레지스트의 잔류물을 제거하는 단계; 상기 세정공정 후 잔류한 잔류물을 DHF 케미컬 처리로 제거하는 단계를 포함하여 형성함을 특징으로 한다.

반도체 소자, 포토레지스트, 블록, 픽셀영역

Description

반도체 소자의 제조방법{Method of manufacturing a semiconductor device}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 소자의 신뢰성을 향상시키도록 한 반도체 소자의 제조방법에 관한 것이다.

일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Semiconductor) 이미지 센서(Image Sensor)로 구분된다.

상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 엠프(Sense Amp)를 구비하여 구성 된 것이다.

그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다.

또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.

최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.

상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.

즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.

상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다.

또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.

따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도이다.

도 1a에 도시된 바와 같이, 픽셀 영역과 트랜지스터 영역의 정의된 반도체 기판(11)에 소자간의 격리를 위해 소자 격리막(12)을 형성한다.

여기서, 상기 소자 격리막(12)은 상기 반도체 기판(11)을 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 트렌치를 형성하고, 상기 트렌치 내부에 절연물질을 매립하여 형성한다.

또한, 상기 픽셀영역은 포토다이오드와 각종 신호를 주고받는 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이버 트랜지스터, 셀렉트 트랜지스터 등이 형성되는 영역이고, 상기 트랜지스터 영역은 페리(perry) 영역으로 CMOS 소자가 형성되는 영역이다.

도 1b에 도시된 바와 같이, 상기 소자 격리막(12)을 포함한 반도체 기판(11)의 전면에 게이트 절연막(도시되지 않음)과 폴리 실리콘막(13)을 차례로 형성한다.

이어, 상기 폴리 실리콘막(13)상에 포토레지스트(14)를 도포한 후, 노광 및 현상공정으로 상기 포토레지스트(14)를 패터닝하여 상기 반도체 기판(11)의 픽셀영역을 오픈한다.

여기서, 상기 게이트 절연막은 약 28Å의 두께로 형성하고, 상기 폴리 실리 콘막(13)은 약 2100Å의 두께로 형성한다.

그리고 상기 패터닝된 포토레지스트(14)를 마스크로 이용하여 상기 픽셀영역에 트랜스퍼 트랜지스터의 도핑 프로파일을 고르게 하기 위하여 p형 불순물 이온을 주입한다.

여기서, 상기 불순물 이온 주입시31P+을 2.3E15, 20KeV로 도핑(Doping)하고 있으며, 고에너지(high energy)를 사용하여 도핑을 진행하고 있다.

도 1c에 도시된 바와 같이, 상기 이온주입시 마스크로 사용된 포토레지스트(14)를 제거한다.

그러나 종래에는 이온 주입시 고에너지를 맞은 포토레지스트(14)가 애셔(asher & SH) 공정을 진행하고 난 뒤 완전히 제거되지 않고, 상기 폴리 실리콘막(13)위에 잔류물(15)의 형태로 남게 되며 이들이 후속 폴리 실리콘막의 식각시, 블록(Block)을 형성하는 문제가 발생하고 있다.

도 2는 종래 기술의 반도체 소자의 제조방법의 문제점을 설명하기 위한 도면이다.

도 2에 도시된 바와 같이, 이온주입시 마스크로 사용된 포토레지스트를 애셔 공정을 통해 제거한 후 트랜지스터 영역, 즉 페리영역에 잔류물이 남는 현상이 확인되었으며, 이는 SH 세정공정을 진행 후에 일부가 제거되었으나, 완전히 제거되지 못하여 폴리실리콘막의 식각 공정에서 폴리 포메이션(poly formation)을 방해하는 블록을 유발하고 있다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 이온주입시 마스크로 사용된 포토레지스트의 잔류물을 완전히 제거함으로써 폴리 포메이션의 블록을 방지하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 반도체 소자의 제조방법은 픽셀영역과 페리영역으로 정의된 반도체 기판에 소자 격리막을 형성하는 단계; 상기 반도체 기판의 전면에 게이트 절연막 및 도전막을 차례로 형성하는 단계; 상기 도전막상에 포토레지스트를 도포하고, 상기 반도체 기판의 픽셀영역이 오픈되도록 상기 포토레지스트를 패터닝하는 단계; 상기 반도체 기판의 픽셀영역과 상기 패터닝된 포토레지스트에 불순물 이온을 도핑하는 단계; 상기 포토레지스트를 제거하는 단계; 상기 반도체 기판에 세정공정을 실시하여 상기 포토레지스트의 잔류물을 제거하는 단계를 포함하여 형성함을 특징으로 한다.

바람직하게, 상기 세정공정 후 잔류한 잔류물을 DHF 케미컬 처리로 제거하는 단계를 더 포함한다.

본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.

즉, 포토레지스트의 잔류물을 완전히 제거함으로써 폴리 포메이션의 블록을 제거하는 효과를 높일 수 있고 이를 통해 제품의 신뢰성을 향상시킬 수 있다.

본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 보다 상세히 설명하면 다음과 같다.

도 3a 및 도 3b는 본 발명의 반도체 소자의 제조방법을 설명하기 위한 개략적 도면이다.

도 3a 및 도 3b에서와 같이, 포토레지스트를 애셔 처리로 제거한 후 발생한 잔류물을 세정 공정을 진행한 후 EDX를 찍어 환인해 본 결과 P와 O성분이 확인됨에 따라 잔류물이 PxOy 형태의 화합물로 확인할 수 있다.

또한, 포토레지스트의 잔류물은 픽셀영역에 P형 불순물은 고에너지로 도핑되어 포토레지스트내에 잔류한 후, 후속 애셔 공정 진행시 포토레지스트는 제거되지만 인(Phosphorous)이 옥사이드(Oxide)와 결합하여 남은 형태의 디펙트로 추정되며 현재의 애셔 및 SH세정공정 조건에서는 디펙트의 발생을 억제할 수 없다.

따라서 본 발명은 상기와 같은 결과를 바탕으로 디펙트의 발생을 추정하면 실시한 것이다.

도 4a 내지 도 4d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도이다.

도 4a에 도시된 바와 같이, 픽셀(pixel) 영역과 트랜지스터 영역(페리영역)의 정의된 반도체 기판(101)에 소자간의 격리를 위해 소자 격리막(102)을 형성한다.

여기서, 상기 소자 격리막(102)은 상기 반도체 기판(101)을 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 트렌치를 형성하고, 상기 트렌치 내부에 절연물질을 매립하여 형성한다.

또한, 상기 픽셀영역은 포토다이오드와 각종 신호를 주고받는 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이버 트랜지스터, 셀렉트 트랜지스터 등이 형성되는 영역이고, 상기 트랜지스터 영역은 페리(perry) 영역으로 CMOS 소자가 형성되는 영역이다.

도 4b에 도시된 바와 같이, 상기 소자 격리막(102)을 포함한 반도체 기판(101)의 전면에 게이트 절연막(도시되지 않음)과 폴리 실리콘막(103)을 차례로 형성한다.

이어, 상기 폴리 실리콘막(103)상에 포토레지스트(104)를 0.85㎛의 두께로 도포한 후, 노광 및 현상공정으로 상기 포토레지스트(104)를 패터닝하여 상기 반도체 기판(101)의 픽셀영역을 오픈한다.

여기서, 상기 게이트 절연막은 약 28Å의 두께로 형성하고, 상기 폴리 실리콘막(103)은 약 2100Å의 두께로 형성한다.

그리고 상기 패터닝된 포토레지스트(104)를 마스크로 이용하여 상기 픽셀영 역에 트랜스퍼 트랜지스터의 도핑 프로파일을 고르게 하기 위하여 p형 불순물 이온을 주입한다. 이때 상기 마스크로 사용된 포토레지스트(104) 내부까지 도핑되도록 반도체 기판(101)의 전면에 p형 불순물 이온을 도핑한다.

여기서, 상기 불순물 이온 주입시 조건은31P+을 2.30E15, 20KeV로 도핑(Doping)하고 있으며, 고에너지(high energy)를 사용하여 도핑을 진행하고 있다.

도 4c에 도시된 바와 같이, 상기 이온주입시 마스크로 사용된 포토레지스트(104)를 산소 애싱(ashing)처리로 제거한다.

그러나 상기 포토레지스트(104)는 제거되나 포토레지스트(104)내에 잔존하는 인이 산소와 결합하여 폴리 실리콘막(103)위에 잔류물(105) 형태로 달라 붙어 있다.

그리고 상기 잔류물(105)을 제거하기 위해 SH(Cysteine) 세정공정을 진행하더라도 인성분을 포한한 잔류물의 일부는 제거되나 일부는 그대로 남아 있게 된다.

따라서 상기 잔류물(105)는 전술한 바와 같이 PxOy 형태의 화합물이 남는다.

도 4d에 도시된 바와 같이, 상기 폴리 실리콘막(103)위에 옥사이드 형태의 잔류물(105)을 DHF(Diluted Hydrofluoric Acid) 케미컬(chemical)을 사용하여 제거한다.

도 5 및 도 6은 종래와 본 발명에 의한 반도체 소자의 제조방법을 이용할 때의 비교결과를 설명하기 위한 도면이다.

도 5에 도시된 바와 같이, 종래에 SH후 제거되지 않았던 잔류물들의 대대수가 본 발명에서는 SH + DHF처리에 의해 제거됨을 알 수 있다. 이는 DHF 케미컬에 의해 옥사이드 성분이 식각되면서 인이 함께 제거된 것으로 이해할 수 있다.

또한 도 6에서와 같이, 페리영역의 폴리 실리콘막의 블록을 예방하기 위하여 DHF-25A CMO 처리를 적용하였을 때 DHF 케미컬을 사용 전, 후 폴리 실리콘막의 식각에서의 토달 디펙트 프렌드를 확인해 본 결과 괄목할 만한 효과를 얻을 수 있다.

이상에서 설명한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.

그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도

도 2는 종래 기술의 반도체 소자의 제조방법의 문제점을 설명하기 위한 도면

도 3a 및 도 3b는 본 발명의 반도체 소자의 제조방법을 설명하기 위한 개략적 도면

도 4a 내지 도 4d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도

도 5및 도 6은 종래와 본 발명에 의한 반도체 소자의 제조방법을 이용할 때의 비교결과를 설명하기 위한 도면

*도면의 주요부분에 대한 부호의 설명*

101 : 반도체 기판 102 : 소자 격리막

103 : 폴리 실리콘막 104 : 포토레지스트

105 : 잔류물

Claims (5)

1. 픽셀영역과 페리영역으로 정의된 반도체 기판에 소자 격리막을 형성하는 단계;

   상기 반도체 기판의 전면에 게이트 절연막 및 폴리 실리콘막을 차례로 형성하는 단계;

   상기 폴리 실리콘막 상에 포토레지스트를 도포하고, 상기 반도체 기판의 픽셀영역이 오픈되도록 상기 포토레지스트를 패터닝하는 단계;

   상기 반도체 기판의 픽셀영역과 상기 패터닝된 포토레지스트에 불순물 이온을 도핑하는 단계;

   상기 패터닝된 포토레지스트를 산소 애싱(ashing) 처리로 제거하는 단계;

   상기 산소 애싱 처리 후, 상기 패터닝된 포토레지스트 내에 잔존하는 불순물 이온이 산소와 결합하여 상기 폴리 실리콘막 상에 형성되는 잔류물을 시스테인(Cysteine) 용액을 이용하는 제1차 세정 공정을 수행하여 제거하는 단계; 및

   상기 제1차 세정 공정 후 제거되지 않은 잔류물을 DHF(Diluted HF)을 사용하여 제2차 세정 공정을 수행하여 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
2. 제 1 항에 있어서, 상기 포토레지스트는 0.85㎛의 두께로 도포하는 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제 1 항에 있어서,

   상기 불순물 이온은 P형 불순물 이온인 것을 특징으로 하는 반도체 소자의 제조방법.
4. 제 3 항에 있어서,

   상기 잔류물은 인과 산소가 결합된 형태의 화합물인 것을 특징으로 하는 반도체 소자의 제조 방법.
5. 삭제

Images