KR100587608B1 - 씨모스 이미지 센서의 제조방법 - Google Patents
씨모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR100587608B1 KR100587608B1 KR1020040050062A KR20040050062A KR100587608B1 KR 100587608 B1 KR100587608 B1 KR 100587608B1 KR 1020040050062 A KR1020040050062 A KR 1020040050062A KR 20040050062 A KR20040050062 A KR 20040050062A KR 100587608 B1 KR100587608 B1 KR 100587608B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- source
- substrate
- conductivity type
- heat treatment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 6
- 230000007547 defect Effects 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 소오스/드레인 영역을 형성하기 위한 이온주입 공정시 발생하는 결함을 제거하여 전하의 손실을 방지할 수 있는 씨모스 이미지 센서의 제조방법에 관한 것으로, 포토다이오드 영역 및 로직 영역을 구비하며, 상기 영역들을 분리함과 아울러 액티브 영역을 한정하도록 소자분리막이 구비된 반도체 기판을 제공하는 단계; 상기 기판의 각 영역 상에 게이트를 형성하는 단계; 상기 포토다이오드 영역에 형성된 게이트의 일측 기판 부분 내에 제1도전형의 깊은 접합영역을 형성하는 단계; 상기 포토다이오드 영역에 형성된 게이트의 타측 기판 부분 내에 1차 소오스/드레인 이온주입을 행하여 제1도전형의 제1 소오스/드레인 영역을 형성하는 단계; 상기 제1 소오스/드레인 영역의 표면에 2차 소오스/드레인 이온주입을 행하여 제1도전형의 제2 소오스/드레인 영역을 형성하는 단계; 상기 기판 결과물에 대해 400∼600℃의 온도로 저온 열처리를 수행하는 단계; 상기 저온 열처리가 수행된 기판 결과물에 대해 900∼1050℃의 온도로 고온 열처리를 수행하는 단계; 및 상기 제1도전형의 깊은 접합영역 표면에 제2도전형의 불순물을 이온주입하여 제2도전형의 접합영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
도 1a 내지 도 1f는 종래 씨모스 이미지 센서의 제조방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 씨모스 이미지 센서의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 기판 22 : 소자분리막
23 : 제1감광막 패턴 24 : 게이트 산화막
25 : 폴리실리콘막 26 : 게이트
27 : 제2감광막 패턴 28 : N형 접합영역
29 : 버퍼 산화막 30 : 스페이서
31 : 제3감광막 패턴 32 : 제1소오스/드레인 영역
33 : 제2소오스/드레인 영역 34 : 제4감광막 패턴
35 : P형 접합영역
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 소오스/드레인 영역을 형성하기 위한 이온주입 공정시 발생하는 결함(Defect)을 제거하여 전하의 손실을 방지할 수 있는 씨모스 이미지 센서의 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따른 콘택 저항의 감소를 위해 폴리실리콘 배선 및 기판 접촉부, 즉, 폴리실리콘 게이트 및 소오스/드레인 영역의 표면에 선택적으로 금속 실리사이드를 형성하는 기술이 제안되었고, 이를 위해 반도체 소자 제조시 폴리실리콘 배선 및 기판 접초부 표면에만 선택적으로 금속 실리사이드를 형성해주는 살리사이드(Salicide) 공정이 필수가 되었다.
한편, 살리사이드(Salicide) 공정을 적용함에 있어서, 예컨데, 씨모스 이미지 센서(CMOS Image Sensor) 소자의 경우는 포토 다이오드의 액티브 영역이 비-살리사이드 영역으로 구분되고, 그 이외의 로직 영역의 액티브 영역과 게이트 표면 영역이 살리사이드 영역으로 구분된다. 이것은 포토 다이오드 영역에 금속 살리사이드를 형성할 경우에는 광학적 결함과 큰 누설전류를 유발할 수 있기 때문이다.
이에 따라, 상기 씨모스 이미지 센서 소자의 제조시, 비-살리사이드 영역을 마스킹하는 작업이 필요하며, 이러한 마스킹 작업은 포토 공정을 이용한 레지스트 패턴의 형성을 이용하는 것이 가장 용이하지만, 이 방법은 포토 공정의 한계로 인해 그 적용이 곤란하다.
따라서, 비-살리사이드 영역의 마스킹을 위해 여러가지 방법들이 제안되었으 며, 한 예로서, 유기 물질(BARC)의 에치백(Etch Back) 공정이 제안되었다.
도 1a 내지 도1f를 참조하여 종래 씨모스 이미지 센서의 제조방법을 설명하면 다음과 같다.
도 1a에 도시된 바와같이, 소자분리영역을 형성하기 위해 STI(Shallow Trench Isolation) 공정을 진행하여 반도체 기판(1) 내에 소자분리막(2)을 형성한다. 이어서, 상기 기판 전면 상에 제1감광막패턴(3)을 형성한 후 웰 및 문턱전압조절을 위한 이온주입공정을 진행한다.
도 1b에 도시된 바와 같이, 상기 제1감광막패턴(3)을 제거한 후 기판(1) 상에 게이트 산화막(4) 및 폴리실리콘막(5)을 형성한 다음, 상기 폴리실리콘막(5) 및 게이트 산화막(4)을 패터닝하여 게이트(6)를 형성한다.
도 1c에 도시된 바와 같이, 포토다이오드를 형성하기 위해 게이트(6)의 일측을 포함한 기판(1) 상에 제2감광막패턴(7)을 형성한 후 N형 불순물 이온주입을 진행하여 상기 기판(1)내에 N형 접합영역(8)을 형성한다.
도 1d에 도시된 바와 같이, 상기 제2감광막패턴(7)을 제거한 후 트랜지스터를 형성하기 위해 게이트 양측벽에 버퍼산화막(9) 및 스페이서(10)을 형성한다. 그 다음, 상기 N형 접합영역(8)에 제3감광막패턴(11)을 형성한 후에 이온주입 공정을 진행하여 상기 기판(1)내에 소오스/드레인 영역(12)을 형성한다.
도 1e에 도시된 바와 같이, 상기 제3감광막패턴(11)을 제거한 후 상기 소오스/드레인 영역에 제4감광막패턴(13)을 형성한다. 이어서, 상기 N형 접합영역(8)내에 이온주입 공정을 진행하여 P형 접합영역(14)을 형성한다.
도 1f에 도시된 바와 같이, 상기 제4감광막패턴(13)을 제거한 후 주입된 불순물들의 활성화를 위해 열처리 공정을 진행한다.
또한, 도 1e에 도시된 바와 같이, 포토 다이오드는 빛의 조사에 의해 전하가 생성되며, 이렇게 생성된 전하는 인접한 소자를 통하여 전달된다. 그러나, 소자가 점점 작아짐에 따라 광소자의 집적도가 점점 높아지게 되어 특정 포토 다이오드에서 생성된 전하가 바로 인접한 소자로 모두 전달되어야 하나, 주변의 결함(Defect)에 의해 전하의 손실이 발생하게 된다. 상기 결함의 원인 중의 하나는 포토 다이오드에 인접한 주변 소자에 존재하는 결함으로 인해 전하의 손실이 발생하게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 소오스/드레인 영역을 형성하기 위한 이온주입 공정시 발생하는 결함을 제거하여 전하의 손실을 방지할 수 있는 씨모스 이미지 센서의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 포토다이오드 영역 및 로직 영역을 구비하며, 상기 영역들을 분리함과 아울러 액티브 영역을 한정하도록 소자분리막이 구비된 반도체 기판을 제공하는 단계; 상기 기판의 각 영역 상에 게이트를 형성하는 단계; 상기 포토다이오드 영역에 형성된 게이트의 일측 기판 부분 내에 제1도전형의 깊은 접합영역을 형성하는 단계; 상기 포토다이오드 영역에 형성된 게이트의 타측 기판 부분 내에 1차 소오스/드레인 이온주입을 행하여 제1도전형의 제1 소오 스/드레인 영역을 형성하는 단계; 상기 제1 소오스/드레인 영역의 표면에 2차 소오스/드레인 이온주입을 행하여 제1도전형의 제2 소오스/드레인 영역을 형성하는 단계; 상기 기판 결과물에 대해 400∼600℃의 온도로 저온 열처리를 수행하는 단계; 상기 저온 열처리가 수행된 기판 결과물에 대해 900∼1050℃의 온도로 고온 열처리를 수행하는 단계; 및 상기 제1도전형의 깊은 접합영역 표면에 제2도전형의 불순물을 이온주입하여 제2도전형의 접합영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기에서, 상기 제1도전형은 N형이고, 제2도전형은 P형인 것을 특징으로 한다.
상기 제1 소오스/드레인 영역은 As 이온을 20∼70KeV의 에너지 및 1.0E15∼5.0E15 atoms/㎠의 도우즈로 이온주입하여 형성하는 것을 특징으로 한다.
상기 제2 소오스/드레인 영역은 P 이온을 20∼50KeV의 에너지와 1.0E13∼5.0E15 atoms/㎠의 도우즈 및 0∼60°의 기울기로 이온주입하여 형성하는 것을 특징으로 한다.
상기 저온 열처리는 N2 분위기의 퍼니스 내에서 1∼10 시간 동안 수행하는 것을 특징으로 한다.
상기 고온 열처리는 N2 분위기에서 10∼30초 동안 급속열처리로 수행하는 것을 특징으로 한다.
(실시예)
이하, 본 발명의 바람직한 일실시예에 따른 씨모스 이미지 센서의 제조방법 을 첨부된 도면을 참조하여 상세히 설명한다. 여기에서, 포토 다이오드 영역에 대해서만 설명하도록 한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 씨모스 이미지 센서의 제조방법을 설명하기 위한 공정별 단면도이다.
도 2a에 도시된 바와같이, 포토 다이오드 영역 및 로직 영역을 구비하며, 상기 영역들을 분리함과 동시에 액티브 영역을 한정하는 소자분리막(22)이 구비된 반도체 기판(21)을 제공한다. 이어서, 상기 기판(21) 전면 상에 제1감광막패턴(23)을 형성한 후 웰 및 문턱전압조절을 위한 이온주입공정을 진행한다.
도 2b에 도시된 바와 같이, 상기 제1감광막패턴(23)을 제거한 후 기판(21)의 각 영역 상에 게이트 산화막(24) 및 폴리실리콘막(25)을 형성한 다음, 상기 폴리실리콘막(25) 및 게이트 산화막(24)을 패터닝하여 게이트(26)를 형성한다.
도 2c에 도시된 바와 같이, 포토다이오드를 형성하기 위해 게이트(26)의 일측을 포함한 기판(21) 상에 제2감광막패턴(27)을 형성한 다음, 상기 포토 다이오드 영역에 형성된 게이트 일측 기판 부분 내에 N형 불순물 이온주입을 진행하여 기판 (21) 내에 깊은 N형 접합영역(28)을 형성한다.
도 2d에 도시된 바와 같이, 상기 제2감광막패턴(27)을 제거한 후 트랜지스터를 형성하기 위해 게이트 양측벽에 버퍼산화막(29) 및 스페이서(30)을 형성한 다음, 상기 N형 접합영역(28)에 제3감광막패턴(31)을 형성한다.
그 다음, 상기 게이트 및 소오스/드레인이 형성될 영역에 고농도의 도펀트가 존재할 수 있도록 상기 포토 다이오드 영역에 형성된 게이트의 타측 기판 부분 내 에 1차 소오스/드레인 이온주입을 진행하여 N형의 제1소오스/드레인 영역(32)을 형성한다. 이때, 제1소오스/드레인 영역(32)은 As 이온을 20∼70KeV의 에너지 및 1.0E15∼5.0E15 atoms/㎠의 도우즈로 이온주입하여 형성한다.
이어서, 상기 제1소오스/드레인 영역의 표면에 2차 소오스/드레인 이온주입을 진행하여 N형의 제2소오스/드레인 영역(33)을 형성한다. 이때, 제2소오스/드레인 영역(33)은 P 이온을 20∼50KeV의 에너지와 1.0E13∼5.0E15 atoms/㎠의 도우즈량 및 0∼60°의 기울기로 이온주입하여 형성한다.
그 다음, 상기 기판 결과물에 대해 저온 열처리를 진행한다. 이때, 저온열처리는 N2 분위기의 퍼니스 내에서 400∼600℃의 온도에서 1∼10시간 동안 수행한다. 이렇게 기판 결과물 상에 저온 열처리 공정을 진행하게 되면, 소오스/드레인 영역에 주입된 이온들의 재결정화가 이루어지면서 이온주입시 발생된 데미지를 최대한 제거할 수 있다.
이어서, 상기 기판 결과물에 대해 고온열처리를 진행한다. 이때, 고온열처리는 N2 분위기에서 900∼1050℃의 온도에서 10∼30초 동안 급속 열처리를 수행한다.
도 2e에 도시된 바와 같이, 상기 제3감광막패턴(31)을 제거한 후 상기 제1 및 제2소오스/드레인 영역(32, 33)에 제4감광막패턴(34)을 형성한다. 이어서, 상기 N형의 깊은 접합영역(28)내에 P형의 불순물을 이온주입하여 P형 접합영역(35)을 형성한다.
도 2f에 도시된 바와 같이, 상기 제4감광막패턴(34)을 제거하여 본 발명의 씨모스 이미지 센서를 제조한다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명에 의하면, 소오스/드레인 영역을 형성하기 위한 이온주입 공정시 발생하는 결함을 제거하기 위해 2회에 걸쳐 이온주입 공정을 진행한 후에 저온 열처리 공정을 진행하여 소오스/드레인 영역에 주입된 이온들을 재결정화시킴으로써 이온주입시 발생된 데미지를 최대한 제거할 수 있으며, 포토 다이오드가 형성되는 영역에서의 전하의 손실을 방지할 수 있다.
따라서, 포토 다이오드에서 생성된 전하의 손실 방지함으로써 씨모스 이미지 센서 소자의 성능을 향상시킬 수 있다.
Claims (6)
- 포토다이오드 영역 및 로직 영역을 구비하며, 상기 영역들을 분리함과 아울러 액티브 영역을 한정하도록 소자분리막이 구비된 반도체 기판을 제공하는 단계;상기 기판의 각 영역 상에 게이트를 형성하는 단계;상기 포토다이오드 영역에 형성된 게이트의 일측 기판 부분 내에 제1도전형의 깊은 접합영역을 형성하는 단계;상기 포토다이오드 영역에 형성된 게이트의 타측 기판 부분 내에 1차 소오스/드레인 이온주입을 행하여 제1도전형의 제1 소오스/드레인 영역을 형성하는 단계;상기 제1 소오스/드레인 영역의 표면에 2차 소오스/드레인 이온주입을 행하여 제1도전형의 제2 소오스/드레인 영역을 형성하는 단계;상기 기판 결과물에 대해 400∼600℃의 온도로 저온 열처리를 수행하는 단계;상기 저온 열처리가 수행된 기판 결과물에 대해 900∼1050℃의 온도로 고온 열처리를 수행하는 단계; 및상기 제1도전형의 깊은 접합영역 표면에 제2도전형의 불순물을 이온주입하여 제2도전형의 접합영역을 형성하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제1도전형은 N형이고, 제2도전형은 P형 인 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제1 소오스/드레인 영역은 As 이온을 20∼70KeV의 에너지 및 1.0E15∼5.0E15 atoms/㎠의 도우즈로 이온주입하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제2 소오스/드레인 영역은 P 이온을 20∼50KeV의 에너지와 1.0E13∼5.0E15 atoms/㎠의 도우즈 및 0∼60°의 기울기로 이온주입하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 저온 열처리는 N2 분위기의 퍼니스 내에서 1∼10 시간 동안 수행하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 고온 열처리는 N2 분위기에서 10∼30초 동안 급속열처리로 수행하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050062A KR100587608B1 (ko) | 2004-06-30 | 2004-06-30 | 씨모스 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050062A KR100587608B1 (ko) | 2004-06-30 | 2004-06-30 | 씨모스 이미지 센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060001045A KR20060001045A (ko) | 2006-01-06 |
| KR100587608B1 true KR100587608B1 (ko) | 2006-06-08 |
Family
ID=37104246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050062A KR100587608B1 (ko) | 2004-06-30 | 2004-06-30 | 씨모스 이미지 센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100587608B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916744A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种晶体管中降低表面电场的方法 |
| KR101116728B1 (ko) * | 2009-12-30 | 2012-02-22 | 주식회사 하이닉스반도체 | 리세스게이트 구조를 갖는 반도체소자의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124565B1 (ko) * | 2009-12-30 | 2012-03-16 | 주식회사 하이닉스반도체 | 고속 반도체 소자의 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030089739A (ko) * | 2002-05-18 | 2003-11-28 | 주식회사 하이닉스반도체 | 이미지 센서 제조 방법 |
-
2004
- 2004-06-30 KR KR1020040050062A patent/KR100587608B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030089739A (ko) * | 2002-05-18 | 2003-11-28 | 주식회사 하이닉스반도체 | 이미지 센서 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101116728B1 (ko) * | 2009-12-30 | 2012-02-22 | 주식회사 하이닉스반도체 | 리세스게이트 구조를 갖는 반도체소자의 제조방법 |
| CN101916744A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种晶体管中降低表面电场的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060001045A (ko) | 2006-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268871B1 (ko) | 반도체소자의제조방법 | |
| CN108807281B (zh) | 半导体器件及其形成方法 | |
| JP2013065862A (ja) | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 | |
| KR100641993B1 (ko) | 고유전율의 절연막을 갖는 씨모스 이미지 센서의 제조 방법 | |
| KR100587608B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100840659B1 (ko) | 디이모스 소자의 제조 방법 | |
| KR100685879B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100459932B1 (ko) | 반도체장치의 제조방법 | |
| KR100310173B1 (ko) | 엘디디형 상보형 모스 트랜지스터 제조 방법 | |
| KR100521439B1 (ko) | ｐ채널형 모스 트랜지스터의 제조 방법 | |
| JP2008235567A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100486084B1 (ko) | 엘디디형 씨모스 트랜지스터 제조 방법 | |
| KR100264211B1 (ko) | 반도체장치의 제조 방법 | |
| KR100625392B1 (ko) | 반도체소자의 제조방법 | |
| KR101128682B1 (ko) | Ｃｍｏｓ 이미지 센서 제조 방법 | |
| KR100223829B1 (ko) | 씨모스 소자의 웰 형성방법 | |
| KR100358174B1 (ko) | 반도체장치의소오스및드레인형성방법 | |
| KR100790264B1 (ko) | 반도체 소자 및 반도체 소자의 제조방법 | |
| KR100609235B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100982604B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR20060077160A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP2004039681A (ja) | 半導体装置およびその製造方法 | |
| JP2005005405A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20060010883A (ko) | 포인트 디펙트를 감소시킬 수 있는 이미지센서 제조 방법 | |
| KR20040099617A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110428 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |