KR20100078045A - 시모스 이미지 센서 제조 방법 - Google Patents
시모스 이미지 센서 제조 방법 Download PDFInfo
- Publication number
- KR20100078045A KR20100078045A KR1020080136186A KR20080136186A KR20100078045A KR 20100078045 A KR20100078045 A KR 20100078045A KR 1020080136186 A KR1020080136186 A KR 1020080136186A KR 20080136186 A KR20080136186 A KR 20080136186A KR 20100078045 A KR20100078045 A KR 20100078045A
- Authority
- KR
- South Korea
- Prior art keywords
- image sensor
- hard mask
- cmos image
- ion implantation
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 230000000295 complement effect Effects 0.000 title description 4
- 229910044991 metal oxide Inorganic materials 0.000 title description 4
- 150000004706 metal oxides Chemical class 0.000 title description 4
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 229920005591 polysilicon Polymers 0.000 abstract description 8
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 239000007943 implant Substances 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000004570 mortar (masonry) Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 시모스 이미지 센서(CMOS Image Sensor : CIS) 제조 방법에 관한 것이다. 기존의 시모스 이미지 센서 제조 공정은, LDD 영역을 형성하기 위해 LDD 이온주입을 진행할 때 게이트 산화막 위의 폴리실리콘에도 이온주입이 될 수 있다. 이때, 진행되는 이온주입 공정이 미디엄 전류 이온주입(medium current implant)으로 진행되면, 미디엄 전류 이온주입 장비에는 E-샤워(shower)/P-샤워와 같은 이온 중성화(ion neutralizer)가 없기 때문에, 게이트 산화막 위에 폴리실리콘에 주입된 이온에 의한 전하(charge)가 후속 포토레지스트 스트립(PR strip)인 O2 플라즈마 공정에서 플라즈마와 반응하여 “모트 버스트(moat burst)”가 발생할 수 있다. 이에 본 발명에서는, 게이트 전극을 형성하기 전에, LDD 이온주입을 블록킹할 수 있는 하드마스크막을 증착하고, 이 하드마스크막을 패터닝하여 LDD 이온주입을 실시함으로써, 후속되는 PR 스트립의 O2 플라즈마와 반응하여 모트 버스트가 발생되는 것을 방지하도록 하였다.
CIS, LDD, 게이트 전극
Description
본 발명은 시모스(CMOS : Complementary Metal Oxide Semiconductor) 이미지 센서(CMOS Image Sensor : CIS) 제조 기술에 관한 것으로, 특히 시모스 이미지 센서의 이온 주입 공정에서 모트 버스트(moat burst) 발생을 억제하는데 적합한 시모스 이미지 센서 제조 방법에 관한 것이다.
일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다. 더욱이, 시모스(CMOS; Complementary Metal-Oxide Semiconductor) 이미지 센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
이러한 다양한 이미지 센서를 제조함에 있어서, 이미지 센서의 감광도(photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는바, 그 중 하나가 집광기술이다. 예컨대, 시모스 이미지 센서는 빛을 감지하는 광감지 소자부분과, 감지된 빛을 전기적신호로 처리하여 데이터화하는 시모스 논리 회로부분으로 구성되어 있다. 광감도를 높이기 위해서는 전체 이미지 센서 면적에서 광감지 소자부분의 면적이 차지하는 비율(이를 통상 'Fill Factor'라 한다)을 크게 하려는 노력이 진행되고 있지만, 근본적으로 논리 회로부분을 제거할 수 없기 때문에 제한된 면적 하에서 이러한 노력에는 한계가 있다.
종래 시모스 이미지 센서 제조 공정에서는 논리 회로 영역에 금속 패드를 형성하고 그 결과물에 외부의 수분 및 스크래치로부터 소자를 보호하기 위하여 소자 보호막을 증착하고 이를 식각하여 금속 패드의 오픈 공정을 수행한 후에 광감지 소자 영역에 컬러 필터 어레이를 형성하게 된다.
도 1a 내지 도 1d는 이러한 시모스 이미지 센서의 제조 공정 중 이온주입 및 게이트 형성 공정을 예시한 단면도이다.
이하, 이러한 시모스 이미지 센서의 제작 공정을 포함하는 이온주입 및 게이트 형성 과정을 도 1a 내지 도 1d를 참조하여 설명하기로 한다.
먼저, 도 1a에 예시한 바와 같이, 반도체 기판(10)으로서 실리콘 기판에 STI(Shallow Trench Isolation) 등의 소자 분리 공정으로 소자의 활성 영역(active region)과 비활성 영역(non-active region)을 구분하는 소자 분리막(12)을 형성한다.
이후, 웰(well) 패턴과 이온주입 공정을 사용하여 반도체 기판(10) 내에 웰(well/anti-punchthru/Vth)(14)을 형성한다.
그런 다음 도 1b에서는, 소자 분리막(12)의 반도체 기판(10) 상부 표면에 게이트 산화막(16)을 형성한 후에, 그 위에 도전 물질, 예컨대 도프트 폴리실리콘으로 이루어진 게이트 전극(18)을 형성한다. 이때, 게이트 전극(18) 상측면에 버퍼(buffer) 역할을 하는 절연박막으로서 실리콘산화막(SiO2)이 일정 두께, 예컨대 20Å∼50Å정도의 두께로 성장될 수 있다.
그리고 나서, 도 1c에서는, 도전형 도펀트를 저농도로 이온 주입하여 게이트 전극(18)의 에지(edge)에 셀프 얼라인(self-align)되는 LDD(Light Doped Drain) 영역(20)을 형성한다.
이러한 LDD 영역(20)을 형성한 후 도 1d에서는, 절연물질을 기판 전체에 형성하고, 이를 건식 식각공정으로 식각하여 게이트 전극(18)의 측벽에 스페이서(22)를 형성한다.
이어서, 결과물 전면에 LDD 영역(20)과 동일한 도펀트를 이온 주입함으로써, 스페이서(22)에 셀프 얼라인되는 소스/드레인 영역(24)을 형성한다.
이후, 도시되지는 않았지만, 후속되는 공정, 예컨대 소자 분리막(12) 사이에 도펀트를 주입하여 포토다이오드를 형성하고, 하부 금속배선(under-metal layer) 및 상부 금속배선(top-metal layer)을 비아를 통해 층별로 연결되도록 형성한다.
이와 같은 종래의 시모스 이미지 센서 제조 공정은, LDD 영역을 형성하기 위해 LDD 이온주입을 진행할 때 게이트 산화막 위의 폴리실리콘에도 이온주입이 될 수 있다.
이때, 진행되는 이온주입 공정이 미디엄 전류 이온주입(medium current implant)으로 진행되면, 미디엄 전류 이온주입 장비에는 E-샤워(shower)/P-샤워와 같은 이온 중성화(ion neutralizer)가 없기 때문에, 게이트 산화막 위에 폴리실리콘에 주입된 이온에 의한 전하(charge)가 후속 포토레지스트 스트립(PR strip)인 O2 플라즈마 공정에서 플라즈마와 반응하여 “모트 버스트(moat burst)”가 발생할 수 있다.
즉, 게이트 산화막이 게이트 폴리와 기판간의 격리 역할을 하기 때문에, LDD 이온주입을 미디엄 전류 이온주입으로 진행하여 발생되는 전하가 그대로 유지되어 후속 PR 스트립의 O2 플라즈마와 반응하여 모트 버스트가 발생할 수 있다.
이러한 모트 버스트는 반도체 제조 공정에서 치명적인 결함으로 이어져 디바이스 구동시 쇼트가 되어 제품불량을 유발할 수 있으며, 제품 수율에도 영향을 끼쳐 대략 1 내지 50%의 수율 저하가 발생할 수 있다.
이에 본 발명은, 반도체 시모스 이미지 센서 제조 공정에서 LDD 이온주입을 게이트(게이트 산화막, 게이트 폴리) 형성 전에 진행하여 전하 발생을 방지함으로써, 그에 따른 모트 버스트 형성을 방지하여 반도체 제조 공정에서의 안정성을 유 지하고 제품 수율을 향상시킬 수 있는 시모스 이미지 센서 제조 방법을 마련하고자 한다.
본 발명의 과제를 해결하기 위한 바람직한 실시예에 따르면, 소자 분리막이 형성된 반도체 기판 상부에 하드마스크막을 증착하는 과정과, 상기 하드마스크막을 패터닝하는 과정과, 도전형 도펀트를 이온 주입하여 상기 패터닝된 하드마스크막의 에지에 셀프 얼라인(self-align)되는 LDD(Light Doped Drain) 영역을 형성하는 과정과, 상기 패터닝된 하드마스크막을 제거한 후 게이트 전극을 형성하는 과정을 포함하는 시모스 이미지 센서 제조 방법을 제공한다.
본 발명에 의하면, 게이트 산화막이 게이트 폴리실리콘과 기판 간의 격리 역할을 하기 때문에, LDD 이온주입을 미디엄 전류 이온주입으로 진행하여 발생되는 전하가 그대로 유지되어 후속 PR 스트립의 O2 플라즈마와 반응하여 모트 버스트(moat burst)가 발생되는 것을 방지할 수 있다. 이로 인해, 본 발명에서는, 반도체 제조 공정상 안정성을 유지하고, 제품 수율을 향상시키는 효과가 있다.
본 발명은, 시모스 이미지 센서 제조 공정에서, 게이트 형성 전에 LDD 이온주입을 행함으로써, 이온주입 공정시 발생하는 전하가 그대로 유지되어 후속 PR 스트립의 O2 플라즈마와 반응하여 모트 버스트(moat burst)가 발생되는 것을 방지한다는 것으로, 이러한 기술 사상으로부터 본 발명의 목적으로 하는 바를 용이하게 달성할 수 있을 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 상세하게 설명한다.
도 2a 내지 도 2e는 본 실시예에 따른 시모스 이미지 센서 제조 과정을 구체적으로 예시하기 위한 공정 단면도이다.
이하에서는, 이러한 도 2a 내지 도 2e를 참조하여 본 실시예에 따라 시모스이미지 센서를 제조하는 일련의 과정을 예시적으로 설명하기로 한다.
먼저, 도 2a에 예시된 바와 같이, 반도체 기판(100)으로서 실리콘 기판에 STI(Shallow Trench Isolation) 등의 소자 분리 공정으로 소자의 활성 영역(active region)과 비활성 영역(non-active region)을 구분하는 소자 분리막(102)을 형성한다.
이후, 웰(well) 패턴과 이온주입 공정을 사용하여 반도체 기판(100) 내에 웰(104)을 형성한다.
다음으로, 도 2b에서는 소자 분리막(102) 및 웰(104)이 형성된 반도체 기판(100) 상부에 본 실시예에 따른 하드마스크막(106)을 증착한다. 이러한 하드마스크막(106)은 후속되는 게이트 형성 전에 증착되는 것으로, 게이트 형성 전 LDD 영역을 형성하기 위한 하드마스크로서의 역할을 한다. 이때, 하드마스크막(106)은, 예컨대 LPCVD(Low Pressure Chemical Vapor Deposition)기법에 의한 TEOS(Tetra Ethyl Ortho Silicate)막이 적용될 수 있으며, 그 증착 두께는 후속되는 LDD 이온주입시의 이온을 블록킹(blocking)할 수 있을 정도의 두께, 예컨대 100 내지 2,000Å 두께가 적용되는 것이 바람직하다.
이후, 도 2c에서는, LDD 패턴(도시 생략됨)을 사용하여 도 2b에서의 하드마스크막(106)을 패터닝한다. 이때의 하드마스크막(106)의 패터닝은, 예컨대 건식 식각 공정이 적용될 수 있으며, 도 2c에서 도면부호 106'은, 이러한 건식 식각 공정 이후의 하드마스크막을 예시한 것이다.
이와 같은 하드마스크막 패터닝 공정이 완료되면, 도전형 도펀트를 저농도로 이온 주입하여 패터닝된 하드마스크막(106')의 에지(edge)에 셀프 얼라인(self-align)되는 LDD(Light Doped Drain) 영역(108)을 형성한다.
그런 다음, 도 2d에서는, 패터닝된 하드마스크막(106')을 스트립 기법, 예컨대 습식 세정 공정을 적용하여 제거한 후, 게이트 전극(112)을 형성한다.
구체적으로 이러한 게이트 전극(112)은, 소자 분리막(102)의 반도체 기판(100) 상부 표면에 게이트 산화막(110)을 형성한 후에, 그 위에 도전 물질, 예컨대 도프트 폴리실리콘을 증착 및 패터닝함으로서 형성될 수 있을 것이다. 이때, 게이트 전극(112) 상측면에 버퍼(buffer) 역할을 하는 절연박막으로서 실리콘산화막(SiO2)이 일정 두께, 예컨대 20Å∼50Å정도의 두께로 성장될 수 있다.
이러한 게이트 전극(112)을 형성한 후에, 절연물질을 기판 전체에 형성하고, 이를 건식 식각공정으로 식각하여 게이트 전극(112)의 측벽에 스페이서(114)를 형성한다.
이어서, 결과물 전면에 LDD 영역(108)과 동일한 도펀트를 이온 주입함으로써, 스페이서(114)에 셀프 얼라인되는 소스/드레인 영역(116)을 형성한다.
이후, 도면에는 도시되지 않았지만, 소자 분리막(102) 사이에 도펀트를 주입하여 포토다이오드를 형성하고, 하부 금속배선(under-metal layer) 및 상부 금속배선(top-metal layer)이 비아를 통해 층별로 연결되도록 형성한다.
이상 설명한 바와 같이, 본 실시예에 따르면, 게이트 전극(게이트 산화막 및 게이트 폴리실리콘)을 형성하기 전에, LDD 이온주입을 블록킹할 수 있는 하드마스크막을 증착하고, 이 하드마스크막을 패터닝하여 LDD 이온주입을 실시함으로써, 후속되는 PR 스트립의 O2 플라즈마와 반응하여 모트 버스트가 발생되는 것을 방지하도록 구현한 것이다.
앞서 언급한 실시예는 본 발명을 한정하는 것이 아니라 예증하는 것이며, 이 분야의 당업자라면 첨부한 청구항에 의해 정의된 본 발명의 범위로부터 벗어나는 일 없이, 많은 다른 실시예를 설계할 수 있음을 유념해야 한다. 청구항에서는, 괄호 안에 있는 어떤 참조 기호도 본 발명을 한정하도록 해석되지 않아야 한다. "포 함하는", "포함한다" 등의 표현은, 전체적으로 모든 청구항 또는 명세서에 열거된 것을 제외한 구성 요소 또는 단계의 존재를 배제하지 않는다. 구성 요소의 단수의 참조부는 그러한 구성 요소의 복수의 참조부를 배제하지 않으며, 그 반대도 마찬가지이다. 서로 다른 종속항에 확실한 수단이 기술되었다고 하는 단순한 사실은, 이러한 수단의 조합이 사용될 수 없다는 것을 나타내지 않는다.
도 1a 내지 도 1d는 종래의 시모스 이미지 센서 제조 과정을 예시한 공정 단면도
도 2a 내지 도 2e는 본 발명의 실시예에 따른 시모스 이미지 센서 제조 과정을 예시한 공정 단면도,
Claims (7)
- 소자 분리막이 형성된 반도체 기판 상부에 하드마스크막을 증착하는 과정과,상기 하드마스크막을 패터닝하는 과정과,도전형 도펀트를 이온 주입하여 상기 패터닝된 하드마스크막의 에지에 셀프 얼라인(self-align)되는 LDD(Light Doped Drain) 영역을 형성하는 과정과,상기 패터닝된 하드마스크막을 제거한 후 게이트 전극을 형성하는 과정을 포함하는 시모스 이미지 센서 제조 방법.
- 제 1 항에 있어서,상기 하드마스크막은, LPCVD(Low Pressure Chemical Vapor Deposition)기법에 의한 TEOS(Tetra Ethyl Ortho Silicate)막인 시모스 이미지 센서 제조 방법.
- 제 1 항에 있어서,상기 하드마스크막은, 상기 LDD 영역의 형성시에 이온을 블록킹(blocking)하기 위해 기설정 범위의 두께로 증착되는 시모스 이미지 센서 제조 방법.
- 제 3 항에 있어서,상기 기설정 범위는, 100 내지 2000Å인 시모스 이미지 센서 제조 방법.
- 제 1 항에 있어서,상기 하드마스크막은, 건식 식각 공정에 의해 패터닝되는 시모스 이미지 센서 제조 방법.
- 제 1 항에 있어서,상기 패터닝된 하드마스크막은, 습식 세정 공정에 의해 제거되는 시모스 이미지 센서 제조 방법.
- 제 1 항에 있어서,상기 시모스 이미지 센서 제조 방법은,상기 반도체 기판의 상부 표면에 게이트 산화막을 형성하는 과정과,상기 형성된 게이트 산화막의 상부에 도전 물질을 증착 및 패터닝하여 상기 게이트 전극을 형성하는 과정과,절연물질을 상기 반도체 기판에 형성한 후 상기 형성된 절연물질을 건식 식 각공정으로 식각하여 상기 게이트 전극의 측벽에 스페이서를 형성하는 과정과,상기 LDD 영역과 동일한 도펀트를 이온 주입하여 상기 스페이서에 셀프 얼라인되는 소스/드레인 영역을 형성하는 과정을 포함하는 시모스 이미지 센서 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080136186A KR20100078045A (ko) | 2008-12-30 | 2008-12-30 | 시모스 이미지 센서 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080136186A KR20100078045A (ko) | 2008-12-30 | 2008-12-30 | 시모스 이미지 센서 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100078045A true KR20100078045A (ko) | 2010-07-08 |
Family
ID=42639326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080136186A KR20100078045A (ko) | 2008-12-30 | 2008-12-30 | 시모스 이미지 센서 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100078045A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150013060A (ko) * | 2013-07-26 | 2015-02-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 소자 절연에 의해 분리되는 반도체 스위칭 소자 |
-
2008
- 2008-12-30 KR KR1020080136186A patent/KR20100078045A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150013060A (ko) * | 2013-07-26 | 2015-02-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 소자 절연에 의해 분리되는 반도체 스위칭 소자 |
| CN104347684A (zh) * | 2013-07-26 | 2015-02-11 | 台湾积体电路制造股份有限公司 | 通过器件隔离结构隔离的半导体开关器件 |
| US9704910B2 (en) | 2013-07-26 | 2017-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor switching device separated by device isolation |
| CN104347684B (zh) * | 2013-07-26 | 2018-06-22 | 台湾积体电路制造股份有限公司 | 通过器件隔离结构隔离的半导体开关器件 |
| US10141358B2 (en) | 2013-07-26 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor switching device separated by device isolation |
| US10468441B2 (en) | 2013-07-26 | 2019-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor switching device separated by device isolation |
| US10734423B2 (en) | 2013-07-26 | 2020-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor switching device separated by device isolation |
| US10910420B2 (en) | 2013-07-26 | 2021-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor switching device separate by device isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4051059B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| KR100535924B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| JP5976500B2 (ja) | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 | |
| KR100606934B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20100078045A (ko) | 시모스 이미지 센서 제조 방법 | |
| TW202143464A (zh) | 用於降低隨機擾動訊號(rts)雜訊及白像素之選擇性氮化閘極氧化物 | |
| KR100967479B1 (ko) | 반도체 소자의 제조 방법 | |
| US8039324B2 (en) | Image sensor and method of fabricating the same | |
| KR101024825B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR100694480B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| KR100714605B1 (ko) | Ｃｍｏｓ 이미지센서 제조 방법 | |
| KR100538378B1 (ko) | 이미지센서 및 그 제조방법 | |
| JP4455872B2 (ja) | イメージセンサー及びその製造方法 | |
| US7179675B2 (en) | Method for fabricating image sensor | |
| KR100871769B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100468611B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| KR100535920B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR101132722B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR20030056324A (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| KR20070050511A (ko) | 소자 분리 영역 형성 방법 및 이를 이용한 이미지 소자형성 방법 | |
| KR100841208B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| KR20070066473A (ko) | 이미지 센서 제조방법 | |
| KR20030049352A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |