CN104347684A - 通过器件隔离结构隔离的半导体开关器件 - Google Patents
通过器件隔离结构隔离的半导体开关器件 Download PDFInfo
- Publication number
- CN104347684A CN104347684A CN201310586650.4A CN201310586650A CN104347684A CN 104347684 A CN104347684 A CN 104347684A CN 201310586650 A CN201310586650 A CN 201310586650A CN 104347684 A CN104347684 A CN 104347684A
- Authority
- CN
- China
- Prior art keywords
- extension
- grid structure
- source
- drain regions
- device isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 82
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
通过器件隔离结构隔离的半导体开关器件。本发明提供了一种器件，包括：在半导体衬底上方形成的栅极结构，栅极结构具有延伸件；器件隔离结构形成在半导体衬底中并且与栅极结构邻近，其中，延伸件位于部分器件隔离结构上方；以及位于栅极结构的两侧上的源极/漏极区，源极/漏极区形成在器件隔离结构中的间隙中并且被栅极结构的延伸件部分包围绕。本发明还提供了一种形成晶体管器件的方法。
Description
技术领域
本发明总体涉及半导体领域，更具体地，涉及通过器件隔离结构隔离的半导体开关器件及其形成方法。
背景技术
光敏器件用在多种电子器件中。例如，光敏器件阵列可用于形成将在数码相机中使用的图像传感器阵列。光敏器件通常包括半导体材料内的将来自光子的能量转换为电能的有源区域。
光敏器件阵列内的每个单元都包括主要光敏器件，以及用于测量由光敏器件产生的电流的诸如晶体管和电阻器的一些电路部件。因为杂散电流可能会在光敏区域内引起暗电流，所以将这些电路部件与光敏区域隔离是很重要的。这对通过光敏区域执行的光强度测量有不利的影响。
隔离器件结构的一种方法是使用浅沟槽隔离。浅沟槽隔离是半导体制造中常用的技术并且涉及之后用介电材料填充的浅沟槽的形成。然而，该技术涉及可破坏衬底表面的等离子体蚀刻。这对光敏阵列的性能有不利的影响。
隔离的另一种方法是称为器件隔离的技术。该技术涉及形成掺杂的半导体材料而非形成介电材料。掺杂的半导体材料的浓度与邻近的半导体材料的掺杂浓度不同，因此形成结。然而，当隔离源极/漏极区与光敏器件时，该技术不太有效。因此，期望找到一种有效地保护光敏器件而不会破坏衬底表面的隔离方法。
发明内容
根据本发明的一个方面，提供了一种器件，包括：栅极结构，形成在半导体衬底上方，栅极结构具有延伸件；器件隔离结构，形成在半导体衬底中并且与栅极结构邻近，延伸件位于器件隔离结构的一部分的上方；以及源极/漏极区，位于栅极结构的两侧，源极/漏极区形成在器件隔离结构的间隙中并且被栅极结构的延伸件部分地围绕。
优选地，该器件还包括：在延伸件远离源极/漏极区的相对侧上形成的光敏器件。
优选地，栅极结构和延伸件形成I形。
优选地，延伸件的厚度能够防止流过源极/漏极区的电流流入位于延伸件远离源极/漏极区的相对侧上的光敏器件。
优选地，该器件还包括：形成在栅极结构和栅极延伸件的壁上的侧壁间隔件。
优选地，延伸件包括：附加延伸件，附加延伸件向内延伸以围绕更多的源极/漏极区，使得除一间隔之外，源极/漏极区被完全围绕。
优选地，间隔的厚度约为在栅极结构和延伸件的壁上形成的侧壁间隔件的厚度的两倍。
优选地，该器件还包括：被设置为垂直于延伸件的单独的伪栅极结构。
优选地，伪栅极结构被偏置。
优选地，栅极结构和延伸件由多晶硅制成。
优选地，器件隔离结构包括浅沟槽隔离和掺杂区中的一种。
根据本发明的另一方面，提供了一种形成与光敏器件相关的晶体管器件的方法，该方法包括：在半导体衬底内形成器件隔离结构；形成被器件隔离结构隔离的光敏器件；在器件隔离材料上方形成栅极结构，栅极结构具有位于器件隔离结构的一部分的上方的延伸件；以及在栅极结构的两侧上形成源极/漏极区，源极/漏极区形成在器件隔离结构的间隙中并且被栅极结构的延伸件部分地围绕。
优选地，该方法还包括：在形成源极/漏极区之前，在栅极结构和栅极延伸件的壁上形成侧壁间隔件。
优选地，该方法还包括：形成被设置为垂直于延伸件的单独的伪栅极结构。
根据本发明的又一面，提供了一种位于光敏器件阵列内的晶体管器件，该器件包括：器件隔离结构，形成在半导体衬底中；光敏器件，被器件隔离结构隔离；栅极结构，形成在半导体衬底上方，栅极结构具有位于器件隔离结构的一部分的上方的延伸件；侧壁间隔件，形成在栅极结构的侧面上；以及源极/漏极区，位于栅极结构的两侧，源极/漏极区形成在器件隔离结构的间隙中并且被栅极结构的延伸件部分地围绕。
优选地，器件隔离结构包括浅沟槽隔离结构。
优选地，器件隔离结构包括掺杂区。
优选地，延伸件的厚度能够防止流过源极/漏极区的电流流入光敏器件。
优选地，该延伸件包括：附加延伸件，附加延伸件向内延伸以围绕更多的源极/漏极区，使得除了一间隔之外，源极/漏极区被完全围绕。
优选地，该间隔的厚度约为在栅极结构和延伸件的壁上形成的侧壁间隔件的厚度的两倍。
附图说明
当结合附图来阅读以下的详细描述时，可以最好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，不必按比例绘制各种部件。事实上，为了清楚论述起见，可以任意地增加或减小各种部件的尺寸。
图1是示出根据本发明所述的原理的一个实例的光敏器件阵列的说明性顶视图的示图。
图2A至图2D是示出根据本发明所述的原理的一个实例的通过器件隔离结构形成与光敏器件隔离的晶体管结构的工艺的顶视图和侧视图的示图。
图3是示出根据本发明所述的原理的一个实例的I形栅极结构的进一步的延伸件的示图。
图4是示出根据本发明所述的原理的一个实例的说明性伪栅极结构的示图。
图5是示出根据本发明所述的原理的一个实例的用于形成被器件隔离结构隔离的晶体管结构的说明性方法的流程图。
具体实施方式
应当理解，以下公开内容提供了用于实施本公开的不同特征的多个不同实施例或实例。以下描述了部件和布置的具体实例以简化本发明。当然，它们仅为实例而不旨在限制。而且，在以下说明中，在第二工艺之前执行第一工艺可以包括在第一工艺之后立即执行第二工艺的实施例，还可以包括在第一和第二工艺之间执行额外工艺的实施例。为了简单和清楚起见，可以按不同比例绘制多种部件。而且，在以下说明中，在第二部件之上或上方形成第一部件可以包括第一和第二部件直接接触形成的实施例，还可以包括可以在第一和第二部件之间形成额外部件，使得第一和第二部件可以不直接接触的实施例。
而且，为了便于说明，可以在本发明中使用诸如“在…之下”、“在…下面”、“下部”、“在…之上”、“上部”等的空间相对位置术语，以描述图中所示的一个元件或部件与另一个元件或部件的关系。除了图中描述的方位之外，空间关系术语预期还包含使用或操作中的器件的不同方位。例如，如果图中的器件被翻转，则被描述为在其他元件或部件“在…下面”或“在…之下”的元件则被定向在其他元件或部件“在…之上”。因此，示例性术语“在…下面”可以包含在…之上和在…下面的方位。另外，可以对装置进行另外定向（旋转90度或在其他方位上）并且因此同样地解释本文使用的空间关系描述符。
图1是示出光敏器件阵列100的说明性顶视图的示图。根据本实例，光敏阵列100包括诸如光电二极管的多个光敏器件。每个光敏器件104都与一组电路106相关。
在图像传感器阵列中通常使用光电二极管104以测量光强度。通常通过使用P-I-N结形成光电二极管104。这种结包括位于p型掺杂区和n型掺杂区之间的本征半导体区域。在操作期间，通常将反向偏压施加至光电二极管104。反向偏压是p型区连接至负极端子而正极端子连接至n型掺杂区。在这种情况下，光电二极管104可以用于产生电流或电压。电流或电压的强度基于撞击在光电二极管104的有源区上的光强度。
为了适当地偏置光电二极管104并且测量光电二极管响应于撞击光子而产生的任何电流或电压，电路106形成在衬底102上并且与每个光电二极管104都相邻。电路包括各种部件，包括电阻器和开关器件（诸如金属氧化物半导体场效应晶体管（MOSFET））。特别地，电路可以包括复位晶体管、转移晶体管、源极跟随器晶体管以及行选择晶体管。这类开关器件还允许在阵列100内寻址特定的光电二极管104。
如果电流泄漏至光电二极管104的有源区内，则流过与每个光电二极管104相关的开关和其他电路106的电流可能导致多个问题。因此，电路106与光电二极管104的有源区有效地隔离是重要的。通过使用器件隔离结构实现隔离。因此，器件隔离结构可指掺杂区或浅沟槽隔离（STI）结构。STI是在与将被隔离的电路邻近的半导体衬底中形成介电材料。
另一种隔离技术称为器件隔离。器件隔离通过掺杂半导体衬底而不是蚀刻沟槽并且在该沟槽中形成介电材料以限定器件来发挥作用。掺杂区有效地生成具有块状衬底材料的结并且防止电子杂散穿过（straying through）。当在电路106内形成晶体管的源极/漏极区时，离子注入掺杂工艺可能导致泄漏穿过器件隔离结构。这可能对附近的光电二极管104产生不利影响。特别地，它可能会导致暗电流和白色像素效应，而暗电流和白色像素效应将在测量撞击在光电二极管104上的光时产生误差。
图2A至图2D是示出通过器件隔离件形成与光敏器件隔离的晶体管结构的工艺的顶视图和侧视图的示图。每个图的左侧都示出了顶视图202。每个图的右侧都示出了截面图204。所看到的精确截面通过顶视图202中示出的虚线220示出。
图2A示出了在衬底206内形成器件隔离结构208。衬底206可以由诸如硅的半导体材料制成。在一些情况下，除了将要形成部件的位置之外，器件隔离结构208可以存在于各处。例如，除了放置光电二极管以及与那些光电二极管相关的电路的位置之外，可以在各处形成器件隔离结构208。因此，在器件隔离结构208中的间隙上方形成晶体管。
如上所述，器件隔离涉及掺杂半导体衬底206。在一些情况下，衬底206本身可以以特殊方式被掺杂。在这种情况下，器件隔离结构可以具有相同的掺杂类型，但是具有高很多的掺杂浓度以生成结。可以根据本发明所述的原理，使用多种不同的器件隔离技术。
顶视图的中心部分示出了将要形成晶体管的区域。因此，顶视图202中示出的衬底206的矩形区域与将要放置晶体管的位置相应。在截面图204中，位于两个示出的器件隔离结构208之间的中间区域与将要放置晶体管的位置相应。
图2B是示出邻近将要放置晶体管的区域处的光电二极管说明性的形成的示意图。晶体管可以与仅用于一个光电二极管210的电路相关。为了获得高分辨率图像，通常期望光电二极管210尽可能相互靠近的阵列。因此，通常在两个邻近的光电二极管210之间直接形成用于每个光电二极管210的电路。
图2C示出了栅极结构212的形成。晶体管通常包括三个端：栅极端、源极端和漏极端。栅极端是导电材料。源极端和漏极端通常是在栅极结构的相对两端形成的掺杂半导体端。晶体管通过允许或阻挡电流在源极端和漏极端之间的流动来发挥作用。根据晶体管的类型，高或低信号将使晶体管处于导通状态，电流可以在源极和漏极端之间流动。相反地，施加在栅极上的反向信号使晶体管处于截止状态，电流不能在源极端和漏极端之间流动。
顶视图202示出了如由虚线方块222限定的标准栅极结构。从顶视图看，标准栅极结构通常是矩形的。通常在矩形栅极结构的两个相对长侧上形成源极和漏极区。
根据本实例，栅极结构212包括多个延伸件，使得栅极结构形成I形。这些延伸件部分地围绕将形成源极/漏极端的区域。这些延伸件帮助阻挡用于形成源极/漏极区的离子注入掺杂工艺，使得器件隔离结构不会受到不利的影响。特别地，如果没有延伸件214阻挡离子注入掺杂工艺，则源极/漏极区可以延伸进入器件隔离结构很远。这使得电流更有可能杂散到光电二极管的有源区域中并且导致诸如暗电流和白色像素效应的不利影响。
包括延伸件214的栅极结构212可以由多晶硅制成。多晶硅是可以传导电流的一种类型的硅，因此适用于栅极结构212。如将在以下进一步详细描述的，不同形状的其他栅极结构也可以用于部分地围绕将形成源极/漏极区的区域。
截面图204示出了位于栅极结构212的一侧上的两个延伸件214。如图所示，可以将延伸件214放置在器件隔离结构208上方。延伸件214的厚度可以基于设计目的。特别地，延伸件214的厚度可以使将要形成的源极/漏极区被有效地限制在期望区域内而不会延伸至器件隔离结构208，或不会对光电二极管210的工作有不利的影响。
图2D是示出了在栅极结构212上形成侧壁间隔件216和形成源极/漏极区218的示图。侧壁间隔件216可以由包括氧化硅或氮化硅的多种材料制成。通常在半导体制造工艺中使用侧壁间隔件216。侧壁间隔件216用于在栅极结构212和形成的掺杂的源极/漏极区之间提供一些空间。
在已形成侧壁间隔件216之后，可以执行离子注入掺杂工艺。这样在栅极结构212的主要部分的两侧上都形成源极/漏极区218。由于延伸件214的存在，使形成的源极/漏极区218限制在特定区域。虽然离子注入是相对受控的工艺，但是这种工艺并不完全精确。因此，通过用栅极结构的延伸件214阻挡围绕源极/漏极区的区域，降低了在非期望区域中执行离子注入工艺的风险。阻挡了源极/漏极区进入器件隔离结构208太远。
截面图204示出在两个延伸件214之间形成一个源极/漏极区218。如图所示，侧壁间隔件216使源极/漏极区218不直接与栅极结构212的延伸件214相邻。因此，源极/漏极区218还形成在器件隔离结构208的间隙内。
在一些情况下，在合适的位置形成侧壁间隔件216之前，可以形成通常称为LDD的轻掺杂区。例如，在形成侧壁间隔件之前，执行p型LDD掺杂工艺以形成p型源极/漏极区218。该LDD掺杂工艺具有相对小的掺杂剂浓度。在已形成侧壁间隔件之后，执行主要的掺杂工艺。主要的掺杂工艺涉及比LDD工艺浓度高很多的p型掺杂剂。
顶视图202示出了在主要栅极结构212的两侧上并且在延伸件214内形成源极/漏极区218。由于延伸件214部分地围绕形成源极/漏极218的区域，它们通过阻挡离子注入掺杂工艺来限制源极/漏极区218的形成。这防止源极/漏极区218比预期的更大并且防止其延伸至器件隔离结构208内。
此外，源极/漏极区218没有被栅极结构完全围绕。因此，各种电路元件可以通过金属线连接至源极/漏极区218。例如，可将金属线布线为从源极/漏极区218至另一个电路元件，诸如，另一个晶体管或电阻器。因此，可利用电路设计中更大的灵活性。
图3是示出了I形栅极结构进一步延伸的示图。根据本实例，栅极结构212的延伸件214包括附加延伸件302。除了小间隔304之外，附加延伸件302使得源极/漏极区218被全部封闭。因此，进一步限制了源极/漏极区218的形成。这可以帮助减小流过源极/漏极区218的电流泄漏至光电二极管210的机率。
间隔304可以为多种厚度中的一种。在一个实例中，间隔304的厚度是侧壁间隔件216的厚度的两倍。因此，侧壁间隔件216将有效地填充在间隔304中并且源极/漏极区218将被完全封闭，从而将进一步限制离子注入掺杂工艺。在一些实例中，间隔304可以仅足够宽以使金属线布线在附加延伸件302之间并且与源极/漏极区218连接。
图4是示出了说明性伪栅极结构的示图。在一些情况下，可以在两个光电二极管210之间形成多个晶体管402、404。在这种情况下，伪栅极结构可以设置在每个晶体管402、404的栅极结构212之间。特别是，伪栅极结构可以设置在第一晶体管402和第二晶体管404之间。两个晶体管402、404都可以具有如图所示的I形栅极结构。在一些情况下，栅极结构212可以具有部分围绕源极/漏极区218的不同形状。
伪栅极结构406也可以由多晶硅制成。可以使用与形成其他栅极结构212和延伸件214的相同掩模制成伪栅极结构406。在一些实例中，可以偏置伪栅极结构406。偏置伪栅极结构可以有助于器件隔离结构208的工作。
图5是示出了形成被在半导体衬底内形成的器件隔离结构（步骤502）隔离的晶体管结构的说明性方法的流程图。该方法还包括形成被器件隔离结构隔离的光敏器件的步骤504。该方法还包括在器件隔离结构上方形成栅极结构的步骤506，栅极结构具有延伸件。该方法还包括在栅极结构的两侧上形成源极/漏极区的步骤508，源极/漏极区形成在器件隔离结构中的间隙中并且被栅极结构的延伸件部分地围绕。
根据某些说明性的实例，一种器件包括形成在半导体衬底上方的栅极结构，栅极结构具有延伸件，器件隔离结构形成在半导体衬底中并且邻近栅极结构，其中，延伸件位于部分的器件隔离结构上方，并且源极/漏极区位于栅极结构的两侧上，源极/漏极区形成在器件隔离结构中的间隙中并且被栅极结构的延伸件部分地围绕。
根据某些说明性的实例，一种形成与光敏器件有关的晶体管器件的方法包括：在半导体衬底内形成器件隔离结构，形成被器件隔离结构隔离的光敏器件，在器件隔离结构上方形成栅极结构，栅极结构具有位于部分器件隔离结构上方的延伸件，并且在栅极结构的两侧上形成源极/漏极区，源极/漏极区形成在器件隔离结构中的间隙中并且被栅极结构的延伸件部分地围绕。
根据某些说明性的实例，一种光敏器件阵列内的晶体管器件包括：在半导体衬底内形成的器件隔离结构，通过器件隔离结构被隔离的光敏器件，形成在半导体衬底上方的栅极结构，栅极结构具有位于部分器件隔离结构上方的延伸件，形成在栅极结构的侧面上的侧壁间隔件，以及位于栅极结构两侧的源极/漏极区，源极/漏极区形成在器件隔离结构中的间隙中并且被栅极结构的延伸件部分地围绕。
应该理解，可以按多种次序或并行使用以上所列出的实施例和步骤的多种不同组合，并且不存在关键的或需要的特殊步骤。另外，虽然本发明中使用了术语“电极”，但是应该认识到，该术语包括“电极触点”的概念。而且，以上相对于一些实施例所说明和论述的特征可以与以上相对于其他实施例所说明和论述的特征组合。因此，所有这样的修改都旨在包括在本发明的范围内。
以上概述了多个实施例的特征。本领域普通技术人员应该想到，他们可以容易地使用本发明作为基础来设计或修改用于实施与本发明所述的实施例相同目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员还应该认识到，这样的等价结构不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以对本发明出多种改变、替换和更改。
Claims (10)
1.一种器件，包括：
栅极结构，形成在半导体衬底上方，所述栅极结构具有延伸件；
器件隔离结构，形成在所述半导体衬底中并且与所述栅极结构邻近，所述延伸件位于所述器件隔离结构的一部分的上方；以及
源极/漏极区，位于所述栅极结构的两侧，所述源极/漏极区形成在所述器件隔离结构的间隙中并且被所述栅极结构的所述延伸件部分地围绕。
2.根据权利要求1所述的器件，还包括：在所述延伸件远离所述源极/漏极区的相对侧上形成的光敏器件。
3.根据权利要求1所述的器件，其中，所述栅极结构和所述延伸件形成I形。
4.根据权利要求1所述的器件，其中，所述延伸件的厚度能够防止流过所述源极/漏极区的电流流入位于所述延伸件远离所述源极/漏极区的相对侧上的光敏器件。
5.根据权利要求1所述的器件，还包括：形成在所述栅极结构和所述栅极延伸件的壁上的侧壁间隔件。
6.根据权利要求1所述的器件，其中，所述延伸件包括：附加延伸件，所述附加延伸件向内延伸以围绕更多的所述源极/漏极区，使得除一间隔之外，所述源极/漏极区被完全围绕。
7.根据权利要求6所述的器件，其中，所述间隔的厚度约为在所述栅极结构和所述延伸件的壁上形成的侧壁间隔件的厚度的两倍。
8.根据权利要求1所述的器件，还包括：被设置为垂直于所述延伸件的单独的伪栅极结构。
9.一种形成与光敏器件相关的晶体管器件的方法，所述方法包括：
在半导体衬底内形成器件隔离结构；
形成被所述器件隔离结构隔离的光敏器件；
在所述器件隔离材料上方形成栅极结构，所述栅极结构具有位于所述器件隔离结构的一部分的上方的延伸件；以及
在所述栅极结构的两侧上形成源极/漏极区，所述源极/漏极区形成在所述器件隔离结构的间隙中并且被所述栅极结构的所述延伸件部分地围绕。
10.一种位于光敏器件阵列内的晶体管器件，所述器件包括：
器件隔离结构，形成在半导体衬底中；
光敏器件，被所述器件隔离结构隔离；
栅极结构，形成在所述半导体衬底上方，所述栅极结构具有位于所述器件隔离结构的一部分的上方的延伸件；
侧壁间隔件，形成在所述栅极结构的侧面上；以及
源极/漏极区，位于所述栅极结构的两侧，所述源极/漏极区形成在所述器件隔离结构的间隙中并且被所述栅极结构的所述延伸件部分地围绕。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/951,626 | 2013-07-26 | ||
| US13/951,626 US9293502B2 (en) | 2013-07-26 | 2013-07-26 | Semiconductor switching device separated by device isolation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347684A true CN104347684A (zh) | 2015-02-11 |
| CN104347684B CN104347684B (zh) | 2018-06-22 |
Family
ID=52389777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310586650.4A Active CN104347684B (zh) | 2013-07-26 | 2013-11-19 | 通过器件隔离结构隔离的半导体开关器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (6) | US9293502B2 (zh) |
| KR (1) | KR101638683B1 (zh) |
| CN (1) | CN104347684B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9293502B2 (en) | 2013-07-26 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor switching device separated by device isolation |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010009292A1 (en) * | 1999-12-03 | 2001-07-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20040056301A1 (en) * | 2002-09-19 | 2004-03-25 | Shafqat Ahmed | Transistor having insulating spacers on gate sidewalls to reduce overlap between the gate and doped extension regions of the source and drain |
| US20050179091A1 (en) * | 2002-02-26 | 2005-08-18 | Kabushiki Kaisha Toshiba | Semiconductor device and its manufacturing method |
| US20050280007A1 (en) * | 2004-06-17 | 2005-12-22 | Tzu-Hsuan Hsu | Image sensor with optical guard ring and fabrication method thereof |
| US20060286756A1 (en) * | 2005-06-20 | 2006-12-21 | Chien-Wei Chen | Semiconductor process and method for reducing parasitic capacitance |
| CN1893540A (zh) * | 2005-07-09 | 2007-01-10 | 三星电子株式会社 | 包括有源像素传感器阵列的图像传感器和系统 |
| CN101106131A (zh) * | 2005-12-27 | 2008-01-16 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
| KR20090085446A (ko) * | 2008-02-04 | 2009-08-07 | 경북대학교 산학협력단 | 고성능 낸드 플래시 메모리 셀 스트링 및 셀 소자 및스위칭 소자 |
| US20100108864A1 (en) * | 2008-10-30 | 2010-05-06 | Sony Corporation | Solid-state imaging device, manufacturing method of the same, and imaging apparatus |
| KR20100078045A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 시모스 이미지 센서 제조 방법 |
| US20100224766A1 (en) * | 2009-03-04 | 2010-09-09 | Sony Corporation | Solid-state image device manufacturing method thereof, and image capturing apparatus |
| KR20110065175A (ko) * | 2009-12-09 | 2011-06-15 | 주식회사 동부하이텍 | 이미지 센서 및 이미지 센서의 제조 방법 |
| CN103066111A (zh) * | 2011-10-20 | 2013-04-24 | 全视科技有限公司 | 具有自对准沟道宽度的晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549949B1 (ko) * | 2003-12-23 | 2006-02-07 | 삼성전자주식회사 | 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조 |
| US20080136030A1 (en) * | 2006-10-23 | 2008-06-12 | Interuniversitair Microelektronicacentrum (Imec) | Semiconductor device comprising a doped metal comprising main electrode |
| US9293502B2 (en) | 2013-07-26 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor switching device separated by device isolation |
-
2013
- 2013-07-26 US US13/951,626 patent/US9293502B2/en active Active
- 2013-11-19 CN CN201310586650.4A patent/CN104347684B/zh active Active
-
2014
- 2014-07-24 KR KR1020140093871A patent/KR101638683B1/ko active IP Right Grant
-
2016
- 2016-03-21 US US15/075,880 patent/US9704910B2/en active Active
-
2017
- 2017-07-10 US US15/645,039 patent/US10141358B2/en active Active
-
2018
- 2018-11-26 US US16/199,289 patent/US10468441B2/en active Active
-
2019
- 2019-11-04 US US16/672,723 patent/US10734423B2/en active Active
-
2020
- 2020-08-03 US US16/983,767 patent/US10910420B2/en active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010009292A1 (en) * | 1999-12-03 | 2001-07-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20050179091A1 (en) * | 2002-02-26 | 2005-08-18 | Kabushiki Kaisha Toshiba | Semiconductor device and its manufacturing method |
| US20040056301A1 (en) * | 2002-09-19 | 2004-03-25 | Shafqat Ahmed | Transistor having insulating spacers on gate sidewalls to reduce overlap between the gate and doped extension regions of the source and drain |
| US20050280007A1 (en) * | 2004-06-17 | 2005-12-22 | Tzu-Hsuan Hsu | Image sensor with optical guard ring and fabrication method thereof |
| US20060286756A1 (en) * | 2005-06-20 | 2006-12-21 | Chien-Wei Chen | Semiconductor process and method for reducing parasitic capacitance |
| CN1893540A (zh) * | 2005-07-09 | 2007-01-10 | 三星电子株式会社 | 包括有源像素传感器阵列的图像传感器和系统 |
| CN101106131A (zh) * | 2005-12-27 | 2008-01-16 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
| KR20090085446A (ko) * | 2008-02-04 | 2009-08-07 | 경북대학교 산학협력단 | 고성능 낸드 플래시 메모리 셀 스트링 및 셀 소자 및스위칭 소자 |
| US20100108864A1 (en) * | 2008-10-30 | 2010-05-06 | Sony Corporation | Solid-state imaging device, manufacturing method of the same, and imaging apparatus |
| KR20100078045A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 시모스 이미지 센서 제조 방법 |
| US20100224766A1 (en) * | 2009-03-04 | 2010-09-09 | Sony Corporation | Solid-state image device manufacturing method thereof, and image capturing apparatus |
| KR20110065175A (ko) * | 2009-12-09 | 2011-06-15 | 주식회사 동부하이텍 | 이미지 센서 및 이미지 센서의 제조 방법 |
| CN103066111A (zh) * | 2011-10-20 | 2013-04-24 | 全视科技有限公司 | 具有自对准沟道宽度的晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101638683B1 (ko) | 2016-07-11 |
| CN104347684B (zh) | 2018-06-22 |
| US20190096937A1 (en) | 2019-03-28 |
| US20170309672A1 (en) | 2017-10-26 |
| US10468441B2 (en) | 2019-11-05 |
| US20200365634A1 (en) | 2020-11-19 |
| US10734423B2 (en) | 2020-08-04 |
| US20160204149A1 (en) | 2016-07-14 |
| US20200066774A1 (en) | 2020-02-27 |
| US9704910B2 (en) | 2017-07-11 |
| US9293502B2 (en) | 2016-03-22 |
| US20150028403A1 (en) | 2015-01-29 |
| US10910420B2 (en) | 2021-02-02 |
| US10141358B2 (en) | 2018-11-27 |
| KR20150013060A (ko) | 2015-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035715B (zh) | 晶体管及其制造方法和降低rts噪声的图像传感器电路 | |
| US8796748B2 (en) | Transistors, methods of manufacture thereof, and image sensor circuits | |
| JP2004336016A (ja) | Ｃｍｏｓイメージセンサの単位画素 | |
| KR100558528B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| JP2007329479A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7777168B2 (en) | Image sensor circuit and method comprising one-transistor pixels | |
| CN100428487C (zh) | Cmos图像传感器的光电二极管及其制造方法 | |
| CN104347684A (zh) | 通过器件隔离结构隔离的半导体开关器件 | |
| KR101617945B1 (ko) | 디바이스 분리 영역 내의 픽업 디바이스 구조물 | |
| KR100495413B1 (ko) | 씨모스 이미지 센서의 단위화소 및 그 제조 방법 | |
| US8754456B2 (en) | Miniature image sensor | |
| KR100977099B1 (ko) | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 | |
| KR100731120B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2007180538A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR20020058919A (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR100956193B1 (ko) | 이송효율이 개선된 씨모스 이미지 센서 및 그 제조 방법 | |
| JP2006041080A (ja) | 固体撮像装置 | |
| JP2006147758A (ja) | 固体撮像装置およびその製造方法 | |
| KR100390810B1 (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |