CN103066111A - 具有自对准沟道宽度的晶体管 - Google Patents

具有自对准沟道宽度的晶体管 Download PDF

Info

Publication number
CN103066111A
CN103066111A CN2012103991435A CN201210399143A CN103066111A CN 103066111 A CN103066111 A CN 103066111A CN 2012103991435 A CN2012103991435 A CN 2012103991435A CN 201210399143 A CN201210399143 A CN 201210399143A CN 103066111 A CN103066111 A CN 103066111A
Authority
CN
China
Prior art keywords
longitudinal component
grid
source electrode
drain electrode
cross member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103991435A
Other languages
English (en)
Other versions
CN103066111B (zh
Inventor
柳政澔
真锅宗平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN103066111A publication Critical patent/CN103066111A/zh
Application granted granted Critical
Publication of CN103066111B publication Critical patent/CN103066111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及具有自对准沟道宽度的晶体管。一种装置包含晶体管，所述晶体管包含：源极及漏极，其安置于衬底中；及栅极，其安置于所述衬底上面。所述栅极包含安置于所述源极及所述漏极上面且大致平行于所述晶体管的沟道延续的第一纵向部件。所述第一纵向部件安置于第一结隔离区域上方。所述栅极还包含安置于所述源极及所述漏极上面且大致平行于所述晶体管的所述沟道延续的第二纵向部件。所述第二纵向部件安置于第二结隔离区上方。所述栅极还包含大致垂直于所述晶体管的所述沟道延续且将所述第一纵向部件连接到所述第二纵向部件的横向部件。所述横向部件安置于所述源极及所述漏极上面以及其之间。

Description

具有自对准沟道宽度的晶体管
技术领域
本发明大体来说涉及电子器件，且特定来说(但非排他地)涉及涉及晶体管。
背景技术
图像传感器广泛地用于数码静态相机、蜂窝式电话、安防摄像机以及医疗、汽车及其它应用中。使用互补金属氧化物半导体(“CMOS”)技术在硅衬底上制造较低成本的图像传感器。在大量的图像传感器中，图像传感器通常包含数百个、数千个或甚至数百万个光传感器单元或像素。典型的个别像素包含微透镜、滤光片、光敏元件、浮动扩散区及用于从所述光敏元件读出信号的一个或一个以上晶体管。随着图像传感器像素变得越来越小，其内部的晶体管也必须变得更小。然而，随着图像像素中的晶体管的大小缩减，常规晶体管技术遇到隔离挑战及增加的制造费用。
浅沟槽隔离(“STI”)及硅局部氧化(“LOCOS”)为图像像素中使用的隔离技术。LOCOS适合于图像传感器，但借助LOCOS技术难以减小像素的大小。STI通常具有比LOCOS少的到晶体管的作用区中的据用且可被选择来代替LOCOS。然而，两种技术均产生其中隔离区与晶体管的作用部分相交的隔离边缘效应。所述隔离边缘效应可负面地影响晶体管的电特性。举例来说，STI可引起白像素(又称，“热像素”)或暗像素。隔离边缘效应的一个组成部分有时称为窄宽度效应，其越来越多地变为小几何形状MOSFET设计中的因素。
随着晶体管变小，制作工具也变得越来越昂贵。减小晶体管的大小需要具有更小公差的工具，且这些精密工具会增加制造成本。在光学光刻中使用的光罩即为需要较严格公差的晶体管制作工具的一个实例。制造更小晶体管的另一副产物是由于在制作工艺中晶体管结构的不对准所致的更高缺陷率。
发明内容
所主张发明的一方面提供一种装置。所述装置包括晶体管。所述晶体管包括：源极及漏极，其安置于衬底中；及栅极，其安置于所述衬底上面，其中所述栅极包含：第一纵向部件，其安置于所述源极及所述漏极上面且大致平行于所述晶体管的沟道延续，其中所述第一纵向部件安置于第一结隔离区上方；第二纵向部件，其安置于所述源极及所述漏极上面且大致平行于所述晶体管的所述沟道延续，其中所述第二纵向部件安置于所述源极及所述漏极的与所述第一纵向部件相对的侧上，且其中所述第二纵向部件安置于第二结隔离区上方；及横向部件，其大致垂直于所述晶体管的所述沟道延续且将所述第一纵向部件连接到所述第二纵向部件，其中所述横向部件安置于所述源极及所述漏极上面以及其之间。
所主张发明的另一方面提供一种图像传感器。所述图像传感器包括成像像素阵列，每一图像像素包括：光敏元件，其用于响应于光而积累图像电荷；浮动扩散区，其用以从所述光敏元件接收所述图像电荷；及传送栅极，其安置于所述光敏元件与所述浮动扩散区之间以选择性地将所述图像电荷从所述光敏元件传送到所述浮动扩散区，其中所述浮动扩散区耦合到读出晶体管及复位晶体管。所述读出晶体管及复位晶体管各自包括：源极及漏极，其安置于衬底中；及栅极，其安置于所述衬底上面，其中所述栅极包含：第一纵向部件，其安置于所述源极及所述漏极上面且大致平行于所述晶体管的沟道延续，其中所述第一纵向部件安置于第一结隔离区上方；第二纵向部件，其安置于所述源极及所述漏极上面且大致平行于所述晶体管的所述沟道延续，其中所述第二纵向部件安置于所述源极及所述漏极的与所述第一纵向部件相对的侧上，且其中所述第二纵向部件安置于第二结隔离区上方；及横向部件，其大致垂直于所述晶体管的所述沟道延续且将所述第一纵向部件连接到所述第二纵向部件，其中所述横向部件安置于所述源极及所述漏极上面以及其之间，且其中所述第一纵向部件与所述第二纵向部件之间的距离界定所述晶体管的所述沟道的宽度。
所主张发明的另一方面提供一种制作晶体管的方法。所述方法包括：在衬底上面形成多晶硅层；蚀刻所述多晶硅层以形成栅极，其中所述栅极包含由横向部件连接的第一及第二纵向部件；在所述栅极上面形成掩模，所述掩模暴露所述衬底中的漏极区及源极区以用于植入，其中所述掩模还暴露所述栅极的所述两个纵向部件的一部分及所述整个横向部件以进行植入；及在于所述栅极上面形成所述掩模时植入掺杂剂，以形成安置于所述衬底中的源极及漏极，其中所述源极及所述漏极与所述栅极的形状自对准。
附图说明
参考以下各图描述本发明的非限制性及非穷尽性实施例，其中除非另有规定，否则在所有各个视图中相似参考编号指代相似部件。
图1A是常规晶体管的俯视图。
图1B是图1A中的常规晶体管的穿过线1B-1B’的横截面图。
图2A是图解说明根据本发明的实施例的晶体管的平面图。
图2B是图解说明根据本发明的实施例的晶体管的穿过图2A的线2B-2B’的横截面图。
图3是图解说明根据本发明的实施例的晶体管栅极形状的一个实例的平面图。
图4是图解说明根据本发明的实施例用于制造晶体管的工艺的流程图。
图5A是图解说明根据本发明的实施例的栅极及植入区的平面图。
图5B是图解说明根据本发明的实施例的掩模的平面图。
图6是图解说明根据本发明的实施例的栅极及植入区的平面图。
图7是图解说明根据本发明的实施例的栅极及两个植入区的平面图。
图8是图解说明根据本发明的实施例的栅极及植入区的平面图。
图9是图解说明根据本发明的实施例的成像传感器的功能框图。
图10是图解说明根据本发明的实施例的图像传感器内的两个图像传感器像素的样本像素电路的电路图。
具体实施方式
本文中描述晶体管的设备及制造方法的实施例。在以下描述中，阐述众多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，可在没有所述特定细节中的一者或一者以上的情况下或者借助其它方法、组件、材料等来实践本文中所描述的技术。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。
本说明书通篇对“一个实施例”或“一实施例”的提及意指结合所述实施例所描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，在本说明书通篇中的各个位置中短语“在一个实施例中”或“在一实施例中”的出现未必全部指代同一实施例。此外，可以任何适合方式将所述特定特征、结构或特性组合于一个或一个以上实施例中。
图1A是常规晶体管的平面图，且图1B是图1A中的常规晶体管的穿过线1B-1B’的横截面图。晶体管100包含栅极105、栅极绝缘层110、源极115、漏极120、衬底125及STI 130。将栅极长度135图解说明为源极115与漏极120之间的距离。将晶体管宽度140图解说明为源极115或漏极120的宽度。衬底125可包含在衬底上生长的外延层。当栅极105上的偏置电压达到阈值电压时，晶体管100被接“通”，且在源极115与漏极120之间形成传导沟道(未图解说明)。STI 130提供任何邻近晶体管或其它邻近电组件之间的电隔离。一些常规晶体管可使用LOCOS而非STI 130。
根据本发明的实施例，图2A是图解说明晶体管200的平面图，且图2B是穿过图2A的线2B-2B’的横截面图。晶体管200的所图解说明实施例包含H型栅极205、栅极绝缘层210、源极215、漏极220、衬底225及结隔离230。当栅极205上的偏置电压达到阈值电压时，晶体管200被接“通”，且在衬底225中于源极215与漏极220之间形成传导沟道。衬底225可包含在衬底上生长的外延层。
H型栅极205的所图解说明实施例包含第一部件250、第二部件255及横向部件260。H型栅极205可由多晶硅制成。在所图解说明的实施例中，H型栅极205由连续多晶硅块制成，且出于描述目的而图解说明第一部件250、第二部件255及横向部件260。横向部件260大致垂直于晶体管200的沟道延续且连接第一部件250与第二部件255。横向部件260大致垂直于第一部件250及第二部件255延续且安置于源极215及漏极220上面以及其之间。栅极长度235为在横向部件260处源极215与漏极220之间的距离。晶体管200的沟道的宽度大约为第一部件250与第二部件255之间的距离。在所图解说明的实施例中，在空间约束允许时，第一部件250及第二部件255可纵向(与栅极长度235相同的方向)延伸。
在图2A中的所图解说明实施例中，源极215及漏极220由于下文所描述的制作方法而具有T形状。所属领域的技术人员将认识到，源极215及漏极220的边界可由于扩散而从所图解说明的边界略微扩张。另外，如果利用成角度植入方法，那么源极215及漏极220的边界可不同于所图解说明的边界。
结隔离230提供任何邻近晶体管或其它邻近电组件之间的电隔离。存在用以结隔离230的多种方法及技术。一种方法是增加晶体管之间的掺杂水平。举例来说，如果衬底225是P型掺杂的且源极215及漏极220是N型掺杂的，那么将向环绕源极215及漏极220的区域添加额外P型掺杂以使晶体管200与邻近晶体管隔离。在此实例中，可将结隔离230表示为P+，且可将衬底225表示为P-以展示其相对掺杂水平。在一个实施例中，除结隔离230以外，还使用多晶硅场板隔离。在其它实施例中，多晶硅场板隔离不与结隔离230一起使用。使用结隔离230避免由在衬底125中蚀刻用于STI 130的沟槽产生的晶体管损坏及应力。STI引起的损坏(特别是在STI的拐角附近)可导致热像素及/或增加的暗电流。
H型栅极205的形状及放置也可减少不合意的电效应，包含减少窄宽度效应。举例来说，晶体管的沟道(其大致在横向部件260下方流动)可能不在第一部件250的底部边缘下方或第二部件255的顶部边缘下方流动。由于这些边缘与沟道偏移，因此可抑制为隔离边缘效应的组成部分的窄宽度效应。
图3是图解说明根据本发明的实施例的晶体管栅极形状的一个实例的平面图。晶体管300包含环绕栅极305、源极315、漏极320及结隔离330。环绕栅极305包含第一部件350、第二部件355、横向部件360、第一包封部件365及第二包封部件370。环绕栅极305可由多晶硅制成。在所图解说明的实施例中，环绕栅极305由连续多晶硅块制成，且出于描述目的而图解说明第一部件350、第二部件355、横向部件360、第一包封部件365及第二包封部件370。在衬底中源极315与漏极320之间于横向部件360下方形成晶体管300的传导沟道。横向部件360大致垂直于晶体管300的沟道延续且连接第一部件350与第二部件355。横向部件360大致垂直于第一部件350及第二部件355延续且安置于源极315及漏极320上面以及其之间。第一包封部件365大致平行于横向部件360延续且连接第一部件350与第二部件355。第一部件350、第二部件355、横向部件360及第一包封部件365环绕在漏极320上面对准的腔。第二包封部件370大致平行于横向部件360延续且连接第一部件350与第二部件355。第一部件350、第二部件355、横向部件360及第二包封部件370环绕在源极315上面对准的腔。在图3的所图解说明实施例中，源极315及漏极320具有矩形形状，但可能有其它形状。如上文所提及，源极315及漏极320的边界可由于扩散而从所图解说明的边界略微扩张。
环绕栅极305的形状及放置可与H型栅极205减少几乎相同的窄宽度效应。举例来说，晶体管的沟道(其大致在横向部件360下方流动)可能不在第一部件350的底部边缘下方或第二部件355的顶部边缘下方流动。由于这些边缘与沟道偏移，因此可抑制为隔离边缘效应的组成部分的窄宽度效应。环绕栅极305的额外部件(第一包封部件365及第二包封部件370)还可提供额外自对准功能，如下文所描述。
图4是图解说明根据本发明的实施例用于制造晶体管的工艺400的流程图。工艺400为如何制作晶体管200或晶体管300的一个实例。结合图5A、5B、6、7及8来描述工艺400。工艺框中的一些或所有工艺框在工艺400中出现的次序不应视为限制性。而是，受益于本发明的所属领域的技术人员将理解，可以未图解说明的多种次序或甚至并行地执行工艺框中的一些工艺框。
在工艺框405中，在衬底上面形成多晶硅层。在工艺框410中，蚀刻所述多晶硅层以形成包含由横向部件连接的两个纵向部件的栅极。在一个实施例中，所述栅极的形状像H型栅极205。在另一实施例中，所述栅极的形状像环绕栅极305。可能有包含由横向部件连接的两个纵向部件的其它栅极形状。
在工艺框415中，在于工艺框410中蚀刻的栅极形状上形成源极/漏极掩模(暴露植入区)。在工艺框420中，将掺杂剂植入到经暴露植入区中以形成与所述栅极自对准的源极及漏极。在一个实施例中，源极/漏极掩模575(图5B)通过掩蔽植入区530外侧的区域而暴露植入区530以进行植入。植入区530包含源极区515、漏极区520、第一部件250及第二部件255的一部分以及整个横向部件260。当使用(举例来说)离子束来植入掺杂剂时，所述掺杂剂中的一些掺杂剂被植入到衬底中(植入到源极区515及漏极区520中)，而一些掺杂剂将被植入于H型栅极205的经暴露部分中且因此不穿透衬底。因此，暴露H型栅极205的部分以进行植入允许H型栅极205的形状起掩模的作用-其帮助在衬底中界定源极区515及漏极区520的位置。结果为掺杂剂被植入于源极区515及漏极区520中且与H型栅极205对准。因此，源极/漏极掩模575在H型栅极205的部分上方的位置借助于植入工艺而使源极区515及漏极区520与H型栅极205的形状“自对准”。在一个实施例中，省略源极/漏极掩模575，且植入的准确度与H型栅极205的掩模功能组合而界定源极区515及漏极区520。
在H型栅极205的形状部分地用作掩模的情况下，晶体管500的晶体管宽度可由第一部件250与第二部件255之间的距离界定，而非严格地由源极/漏极掩模575的准确度界定。因此，暴露植入区530的源极/漏极掩模575的垂直边界仅需要精密到足以在第一部件250的宽度(在图5A中图解说明为第一部件宽度525)及第二部件255的宽度的局限的范围内，以便使H型栅极205的形状界定晶体管的宽度。由于可放宽源极/漏极掩模575的公差，因此可减少与较精密光罩(在制造晶体管时使用)相关联的费用。使H型栅极205部分地用作掩模的另一优点为在蚀刻工艺中可获得较大精度(相对于掺杂剂植入)以由多晶硅层形成经成形的栅极。由于蚀刻栅极(例如，H型栅极205)所致的较大精度与栅极部分地用作掩模组合而产生较精确的源极及漏极放置。
在上文所描述的实施例中，可暴露H型栅极205以进行离子植入，且H型栅极205可具有与源极区515及漏极区520相同的掺杂剂类型。在其它实施例中，源极/漏极掩模575可经形成使得植入区530仅暴露源极区515及漏极区520以进行离子植入。换句话说，源极/漏极掩模575可经形成以掩蔽整个H型栅极205而免受离子植入；因此，H型栅极205可为未掺杂的。
在图6中，植入区630也为工艺框415中的植入区的实例。植入区630可由类似于源极/漏极掩模575的源极/漏极掩模暴露。植入区630包含源极区615、漏极区620、第一部件350及第二部件355的一部分、第一包封部件365及第二包封部件370的一部分以及整个横向部件360。类似于H型栅极205，环绕栅极305的形状可部分地起掩模的作用。然而，H型栅极205仅允许放宽对源极/漏极掩模575的垂直边界的公差。相比之下，环绕栅极305将允许对源极/漏极掩模(暴露植入区630)的垂直及水平边界的放宽的公差，因为第一包封部件365及第二包封部件370帮助界定源极区615及漏极区620。因此，可根据第一部件宽度625及第一包封部件宽度635来放宽暴露植入区630的源极/漏极掩模的公差。在环绕栅极305帮助界定源极区615及漏极区620的所图解说明垂直及水平边界的情况下，可减小源极区615及漏极区620的大小，从而允许较小的晶体管600。环绕栅极305部分地用作掩模结合源极/漏极掩模暴露植入区630的益处也可提供廉价光罩以及较精确的源极及漏极放置的益处，如上文所描述。
在上文所描述的实施例中，可暴露环绕栅极305以进行离子植入，且环绕栅极305可具有与源极区615及漏极区620相同的掺杂剂类型。在其它实施例中，源极/漏极掩模可经形成使得仅暴露源极区615及漏极区620以进行离子植入。换句话说，所述源极/漏极掩模可经形成以掩蔽整个环绕栅极305而免受离子植入。
图7是图解说明根据本发明的实施例的栅极及两个植入区的平面图。晶体管700包含H型栅极205、源极区715及漏极区720。LDD植入区725图解说明晶体管700将被轻掺杂之处。在一个实施例中，LDD掩模暴露LDD植入区725。HDD植入区730图解说明晶体管700将被轻掺杂之处。在一个实施例中，HDD掩模暴露HDD植入区730。LDD植入与HDD植入将组合以形成晶体管700的源极及漏极。LDD植入区725及HDD植入区730为在工艺框415中所提及的植入区的实例。在一个实施例中，首先形成暴露LDD植入区725的LDD掩模，将掺杂剂植入到LDD植入区725中，围绕H型栅极205形成间隔件(其可为氧化物或氮化物)，形成暴露HDD植入区730的HDD掩模，且将掺杂剂植入到HDD植入区730中。如果围绕H型栅极205形成间隔件，那么其可致使HDD植入与H型栅极205偏移。
在上文所描述的实施例中，H型栅极205可经暴露以进行离子植入，且可经暴露以进行LDD植入及HDD植入两者。在其它实施例中，LDD及/或HDD掩模可经形成以掩蔽整个H型栅极而免受离子植入。
图8是图解说明根据本发明的实施例的栅极及植入区的平面图。晶体管800包含H型栅极205、源极区815及漏极区820。在一个实施例中，源极/漏极掩模暴露植入区830以进行植入。植入区830并不定位于第一部件250或第二部件255上方，而是定位于横向部件260上方。因此，植入于源极区815及漏极区820中的掺杂剂将与横向部件自对准，但可能不与第一部件250及第二部件255自对准。然而，一旦将掺杂剂植入到植入区830中，所述掺杂剂便可在第一部件250及第二部件255下面扩散。另外，如果利用成角度植入方法，那么源极区815及漏极区820的边界可不同于所图解说明的边界。
图9是图解说明根据本发明的实施例的成像传感器900的功能框图。成像传感器900的所图解说明实施例包含像素阵列905、读出电路910、功能逻辑915及控制电路920。像素阵列905为成像传感器或像素(例如，像素P1、P2…、Pn)的二维(“2D”)阵列。在一个实施例中，每一像素为互补金属氧化物半导体(“CMOS”)成像像素。如所图解说明，每一像素被布置到一行(例如，行R1到Ry)及一列(例如，列C1到Cx)中以获取人、地点或对象的图像数据，接着可使用所述图像数据再现所述人、地点或对象的2D图像。本发明中的晶体管结构及工艺可用于成像传感器900中。在一个实施例中，晶体管200可包含于成像传感器900中或像素阵列905中的图像像素中。在另一实施例中，晶体管300可包含于成像传感器900中或像素阵列905中的图像像素中。
在每一像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路910读出且传送到功能逻辑915。读出电路910可包含放大电路、模/数(“ADC”)转换电路或其它。功能逻辑915可仅存储所述图像数据或甚至通过应用图像后效果(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一个实施例中，读出电路910可沿着读出列线(图解说明)一次读出一行图像数据或可使用例如串行读出或同时对所有像素的全并行读出的多种其它技术(未图解说明)读出图像数据。控制电路920耦合到像素阵列905以控制像素阵列905的操作特性。举例来说，控制电路920可产生用于控制图像获取的快门信号。
图10是图解说明根据本发明的实施例的成像阵列内的两个四晶体管(“4T”)像素的样本像素电路1000的电路图。像素电路1000为用于实施图9的像素阵列905内的每一像素的一个可能像素电路架构。然而，应了解，本发明的实施例并不限于4T像素架构；而是，受益于本发明的所属领域的技术人员将理解本发明教示也可适用于3T设计、5T设计及各种其它像素架构。
在图10中，像素Pa及Pb布置成两行及一列。每一像素电路1000的所图解说明实施例包含光电二极管PD、传送晶体管T1、复位晶体管T2、源极随耦器(“SF”)晶体管T3、选择晶体管T4及存储电容器C1。在操作期间，传送晶体管T1接收传送信号TX，所述传送信号TX将在光电二极管PD中积累的电荷传送到浮动扩散节点FD。在一个实施例中，浮动扩散节点FD可耦合到用于临时存储图像电荷的存储电容器(未展示)。
复位晶体管T2耦合在电源导轨VDD与浮动扩散节点FD之间以在复位信号RST的控制下对像素进行复位(例如，将FD及PD放电或充电到预设电压)。浮动扩散节点FD经耦合以控制SF晶体管T3的栅极。SF晶体管T3耦合在电源导轨VDD与选择晶体管T4之间。SF晶体管T3作为提供到浮动扩散部FD的高阻抗连接的源极随耦器而操作。最后，选择晶体管T4在选择信号SEL的控制下选择性地将像素电路1000的输出耦合到读出列线。在一个实施例中，TX信号、RST信号及SEL信号均由控制电路920产生。在一个实施例中，像素电路1000中除传送晶体管T1以外的每个晶体管将具有本发明中的晶体管的结构。举例来说，在一个实施例中，复位晶体管T2、SF晶体管T3及选择晶体管T4将具有晶体管200的结构(包含H型栅极205)。在一个实施例中，复位晶体管T2、SF晶体管T3及选择晶体管T4将具有晶体管300的结构(包含环绕栅极305)，而传送晶体管T1将具有常规栅极结构(例如，栅极105)。传送晶体管T1可具有常规栅极结构(例如栅极105)而非本发明中所论述的栅极结构(例如，H型栅极205)的一个原因是较大栅极结构可阻挡朝向传送晶体管T1的光电二极管PD部分引导的光。
包含发明摘要中所描述内容的本发明的所图解说明实施例的以上描述并非打算为穷尽性或将本发明限制于所揭示的精确形式。尽管出于说明性目的而在本文中描述本发明的特定实施例及实例，但如所属领域的技术人员将认识到，可在本发明的范围内做出各种修改。
可根据以上详细描述对本发明做出这些修改。以上权利要求书中所使用的术语不应理解为将本发明限制于说明书中所揭示的特定实施例。相反，本发明的范围将完全由以上权利要求书来确定，所述权利要求书将根据所创建的权利要求解释原则来加以理解。

Claims (20)

1.一种装置，其包括：
晶体管，其包括：
源极及漏极，其安置于衬底中；及
栅极，其安置于所述衬底上面，其中所述栅极包含：
第一纵向部件，其安置于所述源极及所述漏极上面且大致平行于所述晶体管的沟道延续，其中所述第一纵向部件安置于第一结隔离区上方；
第二纵向部件，其安置于所述源极及所述漏极上面且大致平行于所述晶体管的所述沟道延续，其中所述第二纵向部件安置于所述源极及所述漏极的与所述第一纵向部件相对的侧上，且其中所述第二纵向部件安置于第二结隔离区上方；及
横向部件，其大致垂直于所述晶体管的所述沟道延续且将所述第一纵向部件连接到所述第二纵向部件，其中所述横向部件安置于所述源极及所述漏极上面以及其之间。
2.根据权利要求1所述的装置，其中所述装置包括图像像素，所述装置进一步包括：
光敏元件，其用于响应于光而积累图像电荷；
浮动扩散区，其用以从所述光敏元件接收所述图像电荷；及
传送栅极，其安置于所述光敏元件与所述浮动扩散区之间以选择性地将所述图像电荷从所述光敏元件传送到所述浮动扩散区，
其中所述晶体管经耦合以从所述浮动扩散区读出所述图像电荷。
3.根据权利要求2所述的装置，其中传送晶体管包含所述光敏元件、所述浮动扩散区及所述传送栅极，且其中所述晶体管的所述栅极包含于所述图像像素的任何晶体管中，所述传送晶体管的所述传送栅极除外。
4.根据权利要求2所述的装置，其中所述栅极进一步包含：
第一包封部件，其平行于所述横向部件延续且连接到所述第一纵向部件及所述第二纵向部件；
漏极腔，其安置于所述漏极上方且由所述第一包封部件、所述横向部件以及所述第一及第二纵向部件的部分环绕；
第二包封部件，其平行于所述横向部件延续且在所述第一及第二纵向部件的与所述第一包封部件相对的侧上连接到所述第一纵向部件及所述第二纵向部件；及
源极腔，其安置于所述源极上方且由所述第二包封部件、所述横向部件以及所述第一及第二纵向部件的部分环绕。
5.根据权利要求4所述的装置，其中所述漏极腔在所述漏极上面对准，且所述源极腔在所述源极上面对准。
6.根据权利要求4所述的装置，其中所述晶体管的所述沟道的宽度为所述第一纵向部件与所述第二纵向部件之间的距离。
7.根据权利要求4所述的装置，其中所述源极及所述漏极包含轻掺杂区及高掺杂区。
8.根据权利要求1所述的装置，其中所述晶体管的所述沟道的宽度为所述第一纵向部件与所述第二纵向部件之间的所述距离。
9.根据权利要求1所述的装置，其中所述源极及所述漏极包含轻掺杂区及高掺杂区。
10.根据权利要求9所述的装置，其中所述源极的所述高掺杂区及所述漏极的所述高掺杂区偏移而不在所述横向部件下方对准。
11.根据权利要求1所述的装置，其中所述源极的至少一部分及所述漏极的至少一部分在所述横向部件、所述第一纵向部件的内侧边缘及所述第二纵向部件的内侧边缘下方对准。
12.根据权利要求1所述的装置，其中所述漏极及所述源极为大致T形的。
13.一种包括成像像素阵列的图像传感器，每一图像像素包括：
光敏元件，其用于响应于光而积累图像电荷；
浮动扩散区，其用以从所述光敏元件接收所述图像电荷；及
传送栅极，其安置于所述光敏元件与所述浮动扩散区之间以选择性地将所述图像电荷从所述光敏元件传送到所述浮动扩散区，其中所述浮动扩散区耦合到读出晶体管及复位晶体管，所述读出晶体管及复位晶体管各自包括：
源极及漏极，其安置于衬底中；及
栅极，其安置于所述衬底上面，其中所述栅极包含：
第一纵向部件，其安置于所述源极及所述漏极上面且大致平行于所述晶体管的沟道延续，其中所述第一纵向部件安置于第一结隔离区上方；
第二纵向部件，其安置于所述源极及所述漏极上面且大致平行于所述晶体管的所述沟道延续，其中所述第二纵向部件安置于所述源极及所述漏极的与所述第一纵向部件相对的侧上，且其中所述第二纵向部件安置于第二结隔离区上方；及
横向部件，其大致垂直于所述晶体管的所述沟道延续且将所述第一纵向部件连接到所述第二纵向部件，其中所述横向部件安置于所述源极及所述漏极上面以及其之间，且其中所述第一纵向部件与所述第二纵向部件之间的距离界定所述晶体管的所述沟道的宽度。
14.根据权利要求13所述的图像传感器，其中所述源极及所述漏极的至少一部分在所述横向部件、所述第一纵向部件的内侧边缘及所述第二纵向部件的内侧边缘下方对准。
15.根据权利要求13所述的图像传感器，其中所述栅极进一步包含：
第一包封部件，其平行于所述横向部件延续且连接到所述第一纵向部件及所述第二纵向部件；
其中漏极腔安置于所述漏极上方且由所述第一包封部件、所述横向部件以及所述第一及第二纵向部件的部分环绕；
第二包封部件，其平行于所述横向部件延续且在所述第一及第二纵向部件的与所述第一包封部件相对的侧上连接到所述第一纵向部件及所述第二纵向部件；且
其中源极腔安置于所述源极上方且由所述第二包封部件、所述横向部件以及所述第一及第二纵向部件的部分环绕。
16.根据权利要求15所述的图像传感器，其中所述漏极腔在所述漏极上面对准，且所述源极腔在所述源极上面对准。
17.根据权利要求15所述的图像传感器，其中所述晶体管的所述沟道的宽度为所述第一纵向部件与所述第二纵向部件之间的所述距离。
18.一种制作晶体管的方法，所述方法包括：
在衬底上面形成多晶硅层；
蚀刻所述多晶硅层以形成栅极，其中所述栅极包含由横向部件连接的第一及第二纵向部件；
在所述栅极上面形成掩模，所述掩模暴露所述衬底中的漏极区及源极区以用于植入，其中所述掩模还暴露所述栅极的所述两个纵向部件的一部分及所述整个横向部件以进行植入；及
在于所述栅极上面形成所述掩模时植入掺杂剂，以形成安置于所述衬底中的源极及漏极，其中所述源极及所述漏极与所述栅极的形状自对准。
19.根据权利要求18所述的方法，其进一步包括：
围绕所述栅极形成绝缘侧壁；
在所述栅极上面形成第二掩模，所述第二掩模暴露所述漏极区的一部分及所述源极区的一部分以用于植入；及
在于所述栅极上面形成所述第二掩模时植入第二掺杂剂，其中所述第二掺杂剂添加到安置于所述衬底中的所述源极及所述漏极。
20.根据权利要求18所述的方法，其中所述栅极还包含：
第一包封部件，其平行于所述横向部件延续且连接到所述第一纵向部件及所述第二纵向部件；及
第二包封部件，其平行于所述横向部件延续且在所述第一及第二纵向部件的与所述第一包封部件相对的侧上连接到所述第一纵向部件及所述第二纵向部件。
CN201210399143.5A 2011-10-20 2012-10-19 具有自对准沟道宽度的晶体管 Active CN103066111B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/278,038 US8716768B2 (en) 2011-10-20 2011-10-20 Transistor with self-aligned channel width
US13/278,038 2011-10-20

Publications (2)

Publication Number Publication Date
CN103066111A true CN103066111A (zh) 2013-04-24
CN103066111B CN103066111B (zh) 2016-07-06

Family

ID=48108661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210399143.5A Active CN103066111B (zh) 2011-10-20 2012-10-19 具有自对准沟道宽度的晶体管

Country Status (4)

Country Link
US (1) US8716768B2 (zh)
CN (1) CN103066111B (zh)
HK (1) HK1182530A1 (zh)
TW (1) TWI482282B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347684A (zh) * 2013-07-26 2015-02-11 台湾积体电路制造股份有限公司 通过器件隔离结构隔离的半导体开关器件
CN105393096A (zh) * 2013-06-07 2016-03-09 罗伯特·博世有限公司 具有可活动的栅极的场效应晶体管红外传感器
CN109524457A (zh) * 2017-09-20 2019-03-26 联华电子股份有限公司 半导体装置
CN112242304A (zh) * 2020-10-27 2021-01-19 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法
CN116031284A (zh) * 2023-02-09 2023-04-28 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716768B2 (en) * 2011-10-20 2014-05-06 Omnivision Technologies, Inc. Transistor with self-aligned channel width
US9257463B2 (en) * 2012-05-31 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned implantation process for forming junction isolation regions
US9524902B2 (en) * 2013-12-12 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit with conductive line having line-ends
US10692788B2 (en) 2017-08-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Device to decrease flicker noise in conductor-insulator-semiconductor (CIS) devices
US10658482B2 (en) 2017-11-01 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Plate design to decrease noise in semiconductor devices
US10468490B2 (en) 2017-11-09 2019-11-05 Nanya Technology Corporation Transistor device and semiconductor layout structure
US10559661B2 (en) 2017-12-01 2020-02-11 Nanya Technology Corporation Transistor device and semiconductor layout structure including asymmetrical channel region
US10381351B2 (en) 2017-12-26 2019-08-13 Nanya Technology Corporation Transistor structure and semiconductor layout structure
US10903080B2 (en) 2018-08-21 2021-01-26 Nanya Technology Corporation Transistor device and method for preparing the same
CN109935636B (zh) * 2019-03-11 2022-08-26 长江存储科技有限责任公司 晶体管及其形成方法、存储器
US10847428B2 (en) * 2019-03-25 2020-11-24 Istanbul Teknik Universitesi CMOS compatible device based on four-terminal switching lattices
US10714432B1 (en) 2019-03-25 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Layout to reduce noise in semiconductor devices
US10985254B2 (en) 2019-06-28 2021-04-20 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
US11404460B2 (en) * 2020-01-07 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate field effect transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1371132A (zh) * 2001-02-13 2002-09-25 三菱电机株式会社 半导体装置及其制造方法
CN101997016A (zh) * 2009-08-07 2011-03-30 美商豪威科技股份有限公司 具有含多个沟道子区域的传输栅极的图像传感器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707947B2 (ja) * 2003-11-14 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US8716768B2 (en) * 2011-10-20 2014-05-06 Omnivision Technologies, Inc. Transistor with self-aligned channel width

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1371132A (zh) * 2001-02-13 2002-09-25 三菱电机株式会社 半导体装置及其制造方法
CN101997016A (zh) * 2009-08-07 2011-03-30 美商豪威科技股份有限公司 具有含多个沟道子区域的传输栅极的图像传感器

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393096A (zh) * 2013-06-07 2016-03-09 罗伯特·博世有限公司 具有可活动的栅极的场效应晶体管红外传感器
CN105393096B (zh) * 2013-06-07 2017-07-18 罗伯特·博世有限公司 具有可活动的栅极的场效应晶体管红外传感器
US10910420B2 (en) 2013-07-26 2021-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor switching device separate by device isolation
US9704910B2 (en) 2013-07-26 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor switching device separated by device isolation
CN104347684B (zh) * 2013-07-26 2018-06-22 台湾积体电路制造股份有限公司 通过器件隔离结构隔离的半导体开关器件
US10141358B2 (en) 2013-07-26 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor switching device separated by device isolation
CN104347684A (zh) * 2013-07-26 2015-02-11 台湾积体电路制造股份有限公司 通过器件隔离结构隔离的半导体开关器件
US10468441B2 (en) 2013-07-26 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor switching device separated by device isolation
US10734423B2 (en) 2013-07-26 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor switching device separated by device isolation
CN109524457A (zh) * 2017-09-20 2019-03-26 联华电子股份有限公司 半导体装置
CN109524457B (zh) * 2017-09-20 2021-11-02 联华电子股份有限公司 半导体装置
CN112242304A (zh) * 2020-10-27 2021-01-19 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法
CN116031284A (zh) * 2023-02-09 2023-04-28 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US8716768B2 (en) 2014-05-06
HK1182530A1 (zh) 2013-11-29
TWI482282B (zh) 2015-04-21
TW201324780A (zh) 2013-06-16
US20130099296A1 (en) 2013-04-25
CN103066111B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN103066111B (zh) 具有自对准沟道宽度的晶体管
CN103050500B (zh) 图像传感器的部分掩埋沟道传送装置
CN1881601B (zh) 具有优化的漂浮扩散的图像传感器及像素
JP5111157B2 (ja) 光電変換装置及び光電変換装置を用いた撮像システム
KR100683304B1 (ko) 고체 이미지 센서
KR101017906B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자정보 기기
US8426287B2 (en) Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus
US8723285B2 (en) Photoelectric conversion device manufacturing method thereof, and camera
US20100237390A1 (en) Solid-state image capturing element and electronic information device
EP2394302A1 (en) Photoelectric conversion device and camera
US20110177650A1 (en) Cmos image sensor with self-aligned photodiode implants
CN103730397A (zh) 图像传感器中的部分埋入式沟道传送装置
CN102956658A (zh) 固态成像设备、固态成像设备的制造方法及电子设备
KR20080058841A (ko) 수직형 시모스 이미지 센서 및 그 제조 방법
WO2006073836A2 (en) Method and apparatus for controlling charge transfer in cmos sensors with a graded transfer gate work function
US11854790B2 (en) Global shutter CMOS image sensor and method for making the same
US8013365B2 (en) CMOS image sensor configured to provide reduced leakage current
US20080048221A1 (en) Image sensor and manufacturing method thereof
KR100936103B1 (ko) 이미지센서 및 그 제조방법
KR20100076429A (ko) 이미지센서의 단위픽셀 및 그 제조방법
KR20100076413A (ko) 이미지센서의 단위픽셀 및 그 제조방법
JP2018139328A (ja) 固体撮像装置および撮像システム
KR20040093938A (ko) 씨모스 이미지 센서의 제조 방법
KR20100076523A (ko) 이미지센서의 단위픽셀 및 그 제조방법
KR20100138086A (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1182530

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: OmniVision Technologies, Inc.

Address before: American California

Patentee before: Omnivision Tech Inc.

REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1182530

Country of ref document: HK