JPH02503495A - シリコンエレクトロルミネセント素子 - Google Patents
シリコンエレクトロルミネセント素子Info
- Publication number
- JPH02503495A JPH02503495A JP63503517A JP50351788A JPH02503495A JP H02503495 A JPH02503495 A JP H02503495A JP 63503517 A JP63503517 A JP 63503517A JP 50351788 A JP50351788 A JP 50351788A JP H02503495 A JPH02503495 A JP H02503495A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- silicon
- carbon
- concentration
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system
- H01L33/343—Materials of the light emitting region containing only elements of group IV of the periodic system characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0054—Processes for devices with an active region comprising only group IV elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/648—Heat extraction or cooling elements the elements comprising fluids, e.g. heat-pipes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/917—Electroluminescent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Led Device Packages (AREA)
- Electroluminescent Light Sources (AREA)
- Telephone Function (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
シリコンエレクトロルミネセント素子
この発明は、シリコンエレクトロルミネセント素子に関する。
シリコンエレクトロルミネセント素子°は、集積型の光学的、電子的及び電気光
学的部品を組み入れた、新たに登場しつつある集積回路の分野で必要とされてい
る* IEEE Journal of QuantumElectronic
s、 Vow、 QE−22,hh 6 、 June 1986で5oref
とLorenz。
は、従来のシリコン集積回路への組み入れに通したシリコン導波路と電気光学的
スイッチを記載している。特にシリコン導波路は、ファイバオプティック道信用
の波長間隔1.3−1.55μ臀の伝送に適する。しかし、シリモノ集積オプテ
ィクスの分野は重要な1つの構成要素、すなわちシリコンでの集積に通した1、
3−1.55μmの波長間隔におけるエレクトロルミネセント光源を欠いてい
る。
エレクトロルミネセンスとは、媒体を通じた電流の通過に応じた媒体による光(
ルミネセンス)の発生に係わる。GaAs半導体の発光ダイオード(LED)が
、エレクトロルミネセント素子の一般的な形である。このようなダイオードは、
動作時順方向にバイアスされるpn接合を有する。少数キャリヤがこの接合によ
り、再結合が生じてルミネセンスを発生するダイオードの領域へと注入される。
しかしこのプロセスは再結合のルートを通じて起こるだけでなく、その効率は注
入キャリヤ1個当りについて発生される光子(フォトン)の数(通常1よりはる
かに小さい)で表される。さらに光子は、発生後素子内で再吸収されることもあ
る。
従って、上記のプロセスは内部及び外部の量子効率によって特徴付けられる。こ
れらのうち、前者つまり内部の量子効率は注入キャリヤ1個当りについて発生さ
れる光子の数であり、後者つまり外部の量子効率は注入キャリヤ1個当りについ
て外部で検出される光子の数である。当然、後者の方が小さい、ダイオードの電
極と接合の幾何形状的な要求は光子の放出上の要求と相反する傾向にあるため、
その大きさは非常に小さくなることがある。再結合のための自由キャリヤを生成
するのに光ビームが使われるフォトルミネセンスの関連分野でも、同様の量子効
率が定義されている。
しかしこの量子効率の各値は、接合も電極構造も必要、ないので、それほど異な
らない傾向にある。
GaAsや1nGaAsPなどのm−v族系LEDは効率が高く、好適に開発さ
れている。これらは0.2−0.05の間の内部量子効率を存する。しかしシリ
コンベースでないので、これらLEDはシリコン中に容易に集積できない。
下記のプロセスからルミネセンスを生じるシリコンベースのエレクトロルミネセ
ント素子が、従来技術として記載され知られている。
(1)パンドーパント間遷移、
(2)シリコン中の希土類金属ドーパントから生じる遷移、及び(3)シリコン
内での照射誘起欠陥中心に関連した再結合。
pn接合シリコンダイオード内でのパンドーパント間遷移から生じるエレクトロ
ルミネセンスは、Baynes他、Phys Rev 101. pp1676
−8 (1956)及びMichae1g他、Phys 5tat Sol 3
6゜p 311 (1969)によって記載されている。しかし、内部量子効
率は10−Sの範囲で、この大きさは通常のLEDより4桁低い、これはシリコ
ン内におけるバンドギャップの間接的性質の結果であり、基本的な問題である。
希土類金属ドーパントを含んだシリコンLEDは、Er+nen他、^ppl
Phys Lett 46 (4) 、15 February 1985、p
p381−3によって開示されている。この素子は、エピタキシャル成長された
n及びp形シリコン層からなり、これらの層にエルビウム(Er)がドープされ
ている。Erドーパントは、5.6X 3 Q ”am−”のイオン濃度を与え
る注入によって導入された。得られたダイオードは5X10−’の外部量子効率
を示したが、これは筆者等の見るところ、素子応用を許容可能とするオーダーで
なかった。その値は、通常のLEDより約2桁低い大きさである。また、希土類
は電気的に不活性でないので、そのイオン注入は集積回路への応用にとって不利
である。すなわち半導体の禁止ギャップ内に、望ましくないエネルギーレベルを
導入する。これらレベルが、ホストシリコンの電気特性を乱すf頃向にある。関
連して、Ennen他の素子は性能の劣る整流特性も存する。このため、キャリ
ヤ注入、量子効率及びルミネセンスの性能も劣る。さらに希土類ドーパントは、
集積LEDの作製に使用すると同一シリコンチップ上の他の隣接したエレクトロ
ニクス素子を乱すことがあるので、集積回路の技術に適合しないと思われる。
照射を受けることにより発生した欠陥中心を含んだシリコンエレクトロルミネセ
ントダイオードは、1シanoシ他、Sov Phys 5olStateVo
l 6. Nal 2、pp296,5−st Junel 965及びYu
khnevicb、 Sov Phys Sol 5tate Vol 7.
k 1 、pp259−260+Julシ1965によって開示されている。ど
ちらのケースとも、ルミネセント欠陥中心は、コバルト−60放射源からのIM
eVを越えるT線の照射によりて形成された。量子効率は上記筆者等によって記
されていないが、そのように高いエネルギーでの照射はダイオードの電気特性を
ひどく劣化していることが充分うかがえる0例えば、米国ニューヨーク州、Co
n5ultanta Bureau発行、「半導体と半導体装置における放射線
の影響」を参照のこと、有意な放射線損傷を含まないダイオードでは、飽和電流
に達するまで、バイアスttLが順方向のバイアス電圧の関数として急速に増加
する。放射線損傷の存在は、順方向バイアス1mの増加速度と鉋和電流を共に低
下させる。この低下つまり劣化は、照射ビームエネルギー及び線量の増加につれ
て強まる。これはダイオード接合のキャリヤ輸送特性を悪化させ、ひいては内部
量子効率の減少をもたらす、かかる結果は、損傷を最小限とし、整流接合の手中
リヤ注入特性を保持するためには、この種のダイオードで照射線量とビームエネ
ルギーが最小限に抑制されるべきことを示している。しかし他方、ルミネセンス
出力を増すためには、放射損傷を増大させる必要がある。この点は、フォトルミ
ネセンスの関連分野で、Davis他、Sol 5tate Commun V
ol 50. p 1057 (1984)によって実証されている。つまり、
高いルミネセンス出力の要求は効率的な少数キャリヤ注入の要求と相反し、この
相反は従来技術において調和解決されていない。
この発明の目的は、シリコン材料のエレクトロルミネセント素子を提供すること
にある。
本発明は、シリコン素材のルミネセント領域と、該ルミネセント領域に少数牛中
リヤを注入するための整流手段を含むエレクトロルミネセント素子において、前
記ルミネセン)8!域が、(i)シリコンを格子間にトラップし、少なくともI
Q”as−’の照射発生欠陥中心濃度を与えるように配されたシリコン内の少な
くとも10”am−’の炭素原子、
(ii)10’ゝcs−’より低い二重空格子点濃度、及び(ii)空格子点ト
ラップ特性と少なくとも10”3−’の濃度を有する電気的に不活性なドーパン
ト、
を含むエレクトロルミネセント素子を提供する。
つまり本発明は、少数牛中リヤの注入とルミネセンス出力という相反する要求が
調和解決された、照射発生の欠陥中心に基づくエレクトロルミネセントシリコン
素子を提供する。一実施例において、本発明では同様な素子からのパンドーパン
ト間再結合の放射と比べ、ルミネセンスの出力強度が予信改善されることが示さ
れている。炭素原子、空格子点及び電気的に不活性なドーパント濃度に関する前
記限度は極度の限度であり、好ましい実施例において炭素原子、欠陥中心及び電
気的に不活性なドーパント濃度はそれぞれ少なくともIQ”c、−’、IQ”a
m−”及びIQ”c、−”である、これらの内最初の炭素濃度は、シリコン中に
おける炭素の最大平衡溶解限度より高い。
照射発生の欠陥中心は、G中心、すなわち1.3−1.6μmバンドの放射を発
するCs−3i+−Cs複合体(Cg−置換炭素原子、5il−格子間シリコン
原子)であるのが好ましい0代わりに、PまたはH中心も使える。電気的に不活
性なドーパントは酸素でもよいが、シリコンと等原子価の元素、つまりGe、P
bまたはSnであるのが好ましい。
好ましい実施例において、前記整流手段はルミネセント領域とこれと反対の導電
形の別の領域間のpn接合である。あるいは、ダイオードをシ璽フトキーバリャ
やトンネルダイオードの形に構成して、その整流特性を得てもよい。
別の特徴において、本発明はエレクトロルミネセント素子の製造方法において、
(i)空格子点トラップ手段を有する炭素ドープシリコンエレクトロルミネセン
ト領域を含むダイオードを形成する工程、及び(ii )空格子点の形成には充
分だが、二重空格子点の直接生成には不充分なエネルギーを冑する電子ビームで
前記ルミネセント領域を照射する工程、
を含む製造方法を提供する。
ルミネセント欠陥中心を生じる照射はダイオード特性を許容不能なまでに劣化さ
せるという従来技術の教示にも拘らず、許容可能なルミネセンスとキャリヤ注入
特性を組み合わせたダイオードを製造できることが意外なことに立証された。こ
れは、電気特性を劣化させる顕著な数の二重空格子点を発生させずに、格子間シ
リコンを含んだルミネセント欠陥中心を生成する速度なエネルギーで照射するこ
とによって達成された。また、空格子点トラップ手段の使用で、移動可能な単一
空格子点の相互結合による二重空格子点の形成が抑制される。
本発明の方法は、少なくともIQ”am−”の炭素ドーパント濃度を有するダイ
オードルミネセント領域の形成を含むのが好ましく、この濃度はシリコン中にお
ける炭素の最大平衡溶解限度り高い。
空格子点のトラップ手段は、Ge、Snまたはpbをルミネセント領域にドープ
することによって与えられるのが好ましいが、酸素ドーパントも使える。電子ビ
ームのエネルギーと線量は、それぞれ150keVから400keVの範囲及び
101SからIQ+?電子/−の範囲とし得、より高いビームエネルギーがより
低い線量に対応する。但しこれらの範囲は、290keVから310keV及び
IQl&から1011電子/ciの範囲であるのが好ましい。
また本発明は、上記の方法によって作製されたエレクトロルミネセント素子も提
供する。
発明がさらに充分理解されるように、以下その実施例を例示としてのみ下記の添
付の図面を参照して説明する。尚、図面中共通の部分は同じ参照番号で示しであ
る。
第1図はクライオスタンド(低温恒温層)内に置かれた本発明のエンジュミント
式発光ダイオードを示し、内部の詳細を見島くするためクライオスタンドの一部
が取り除かれている。
第2−6図は第1図のダイオードの製造工程を示す。
スペクトルを示す。
第8図は第7図のスペクトルを得るのに使われたダイオード構造からの、77に
でのフォトルミネセンススペクトルを示す。
第9図は一方は第1図のダイオードからの、また他方は第2−4及び6図に従っ
て製造された非照射ダイオードからのくつまりそれぞれ照射及び非照射ダイオー
ドからの)2つの77にでのフォトルミネセンススペクトルを示す。
第10図は第9図のスペクトルを生じたダイオードに関する293にでの2つの
重ね合わせたI−V曲線を示す。
第11−13図は炭素をドープした照射シリコン内で発生する放射損傷プロセス
を例示する。
第14図は第11−13図の各々プロセスの概要を示す。
第15図はサンプルの製造で使われた照射電子ビームのエネルギーを関数とした
、一連のサンプルから実験的に得られたG線のフォトルミネセンス強度と理論的
なエレクトロルミネセント強度とを示す。
第16図はCMOSマイクロ回路基板に組み入れられた発光素子を示す。
第17−23図は第12図のダイオードの製造工程を示す、及び
第24図は光透過用の集積導波路部分と共に、CMOSマイクロ回路基板に組み
入れられた発光素子を示す。
第1図を参照すると、本発明の発光ダイオード1oが示してある、ダイオード1
0は、14で部分的に破断して示したクライオスタンド12内に配置されている
。ダイオード10は金属製のヘッダー16上に載置され、温度7’IKの液体窒
素18内に浸漬されている。ダイオード10への接続リード20と22がノ\ウ
ジング120ベース24を介して、外部のバイアス電圧源に導かれている。一方
のり一部20はヘッダー16に接続され、ヘッダー16はダイオード10の下面
に接続されている。他方のり一部22はヘッダー16から絶縁され、ダイオード
10の上面に接続されている。
動作時には、ダイオード10が順方向にバイアスされるように両リード20と2
2間に電圧が印加されると、矢印26で示した赤外線光子がダイオード10のエ
ツジ25から放出される。尚、「エツジ(端面)」という表現は、発光ダイオー
ドの分野における通常用語である。つまりエンジュミントとは、エレクトロルミ
ネセンス層に対して直角でなく、その面内における光放出に係わる。但し図示の
ように、「エツジ」25はダイオード面の一部でもある。クライオスタンド12
は光子の透過のため、エツジ25と対向した赤外線放射に対して3明な窓(図示
せず)を存する。
第2−6図は、ダイオード10の連続した製造工程を示す、炭素を高ドープした
シリコンウェハ32が、2X10”原子cs−”の置換炭素原子濃度、lXl0
’・原子ロー3の格子間酸素濃度、及び5X10”原子3−3のリンドーパント
濃度を有する転位を含まないシリコン結晶から作製される。ウェハ32は厚さ2
00μmである。
シリコンウェハ32内における置換炭素の濃度は、純粋なシリコン中での炭素の
最大平衡溶解戻限に関する通常の許容値(3×10”ell−ジよりほぼ1桁高
い大きさである。上記濃度は、1000−2000ガウス間の強度の垂直磁場内
で、炭素をドープした溶融体からシリコン結晶を垂直に引き上げることによって
得られる。
こうした条件下では、熔融体の酸素含有量を増加させると共に、炭素の蒸発を減
少させることができる。格子間の高い酸素含有量は、後述するように、シリコン
の!換すイトにおける炭素を高レベルで安定化する。
ウェハ32の上面34は研磨され、下面36はラップ仕上げされている。ウェハ
上面34は、50keVのイオンエネルギーを用い、5X10”原子am −”
のイオン線量でホウ素注入される。下面36では同様なリン注入が、100ks
Vのイオンエネルギー、5X10”原子(至)−2のイオン線量で行われる。ホ
ウ素とリン注入物の活性化及び格子損傷の除去が、アルゴン中で、10秒間、1
200℃での迅速熱アニールによって行われる。これで第3図に示すように、高
ドープのp形つまりp゛層42が得られる。従って、p’/n−接合が、上面3
4の下方約0.4μmの深さに形成される。また下面36のすぐ上に、高ドープ
のn形つまりn゛接触44がリン注入物によって形成される。
第4図に示すように、層42と44の外側にそれぞれ、厚さ1μmの蒸着アルミ
からなるメタライズ層が施される。メタライズ化は焼結ガス内で、10分間、4
50℃において焼成し、両層42と44に良好なオーミンク接触を与えることに
よってなされる。
次いで、ウェハ32は矢印60で示すように、層52の上面56から電子ビーム
で照射される。電子ビーム60は300keVのエネルギーと5 pAmp c
s−”の’tfL密度を有し、上面56に3.5x l Q I6電子C11−
”の入射束を生じる。照射は、ウェハ32をヒートシンク上に支持して、室温で
行われる。
シリコンウェハ32とアルミ層52.54は1+am”の面積でスクライブ後切
断され、ダイオード10のような2 X 0.5 nの矩形ダイオードを形成す
る。アルミ層54の下面64が、低温用のEpo−tek (登録商標)H2
0E導這性エポキシ樹脂により、これを90分間80℃で硬化することによって
接着される。これで、ダイオード10のヘッダー16に対する電気接続が得られ
る。各々25μm厚の4本の金!62が、上面56上に散らばった各点に対する
電気接続のため熱圧縮ボンドされる。この上面56に対するマルチ接続が、入力
を流を分散させ、ポンドの過熱及び脱離を防止する。各金線62は、ヘッダー1
6を通過し且つそこから絶縁されたリード22の端子66にはんだ付けされる。
また、リード20がヘッダー16に接続される。
第7及び8図を参照すると、アルミ層を施さずに前述のごとく形成されたダイオ
ード構造について、それぞれ4.2にと77にで測定したフォトルミネセンスス
ペクトル70と76が示しである。
4.2にでのフォトルミネセンススペクトル70は、Q、 5 m Wアルゴン
イオンレーザからの、波長5145人の放射によって得られた。77にでのフォ
トルミネセンススペクトル76は、同じ励起波長だが、もっと高い出力100m
Wのレーザ放射によって得られた。第7図のフォトルミネセンススペクトル70
は、波長1.28μmのゼロ電子(フォノン)wA72と、はぼ1.3−1.6
μm間のバイブロニック側波帯74を示す、ゼロ電子(フォノン)&9t72と
バイブロニック側波帯74は共に、G中心として知られる単一種類の欠陥から生
じている。G中心から生じるゼロ電子線72は、GmIとして知られている。第
8図のフォトルミネセンススペクトル76も、G117Bとバイブロニック側波
帯80を示す、第7及び8図両方において、光子出力は、電子ビームの照射によ
ってダイオード内で生成されたG中心の光励起から生じている。
G線78のルミネセンス強度は、G線72のルミネセンス強度より低い、G線7
8と比べたバイブロニック側波帯80の相対強度は、Gm72と比べたバイブロ
ニック側波帯74の相対強度より大きい。但し、77に以上では、バイブロニッ
ク側波帯の総ルミネセンス強度は温度と共に減少する。
バイブロニック側波帯74と80は、光通信用の対象スペクトル範囲である1、
3−1.6μmの波長範囲全体を通じて延びている。
以下のデータによって示されるように、G中心はホストシリコンの電気特性を大
きく左右することなく、VLS Iの相互接続目的に充分なルミネセンスを与え
る。
前述したダイオード構造のフォトルミネセンススペクトルは、少数キャリヤをシ
リコン内に注入する、バンドギヤツブ以上のエネルギーを持つ光子によって発生
される。あるいは、前述したようなエレクトロルミネセンスを生じる順方向のバ
イアスをダイオード接合に加えることで、注入を得てもよい、これはダイオード
のフォトルミネセンススペクトルと同様な特徴を示すが、照射の影響をそれより
受は品い。
次に第9図を参照すると、77にの温度で測定された2つのエレクトロルミネセ
ンススペクトル82と84が示しである。スペクトル82と84は、それぞれダ
イオード10(照射ダイオード)と、第5図の電子照射工程を行わずに製造され
、それ以外は等価のダイオード(非照射ダイオード)とから得られた。スペクト
ル84は、スペクトル82より20倍大きい垂直尺度でプロットしである6両ス
ペクトルとも、10ACIm−”の接合電流密度による順方向バイアス下で動作
された各ダイオードに対応する。ダイオード10からの光子出力(スペクトル8
2)は、p’/n−接合43のn°側におけるG中心からのルミネセンスに基づ
いている。
エレクトロルミネセンススペクトル82はG線85とバイブロニック側波帯86
を示し、スペクトル84はパンドーパント間再結合とその他のプロセスによるそ
れぞれの寄与88と89を示す。
2つのスペクトル82と84の比較から、G中心によるエレクトロルミネセンス
の積分強度の方が、非照射ダイオードからのパンドーパント間エレクトロルミネ
センス88の積分強度より約1000倍大きいことが分かる。このため、照射ダ
イオードlOの外部量子効率は、照射していないが他は等価のダイオードにおけ
るパンドーパント間遷移によるものよりも3桁高い大きさである。但し、1va
nov他の従来技術では、欠陥中心とパンドーパント間遷移からのルミネセンス
について等しい効率が観測されている。
照射ダイオードは、それらの電気特性において損傷を受ける。
この損傷の程度は、前述したVaviloν他の「半導体と半導体装置における
放射線の影響」で記載されているように、照射の前と後におけるダイオードのt
流−電圧特性曲線から得ることができる。
選定した順方向のバイアスを流で、特定ダイオードの各電流−電圧特性曲線から
、照射の前と後におけるバイアス電圧が得られる。
これら両電圧の比が放射損傷の程度を示し、この比が本明細嘗の目的上放射損傷
係数として定義される。この係数の値2が一般的な限界を意味し、これより大き
いとダイオードの性能は放射によってひどく損なわれてしまう0次に第10図を
参照すると、I−■特性90が示してあり、照射ダイオードと非照射で等価のダ
イオードからそれぞれ得られた特性曲線92と94が与えである。
両特性曲線92と94から得られたダイオード10の放射損傷係数は、約1.3
である。従って、ダイオード10の整流特性は、それに施した比較的穏やかな照
射処理によってひどく損なわれていなかった。従って、ダイオード、10は従来
技術と異なり、良好なルミネセンス及びキナリヤ注入両特性を組み合わせたもの
となる。
このように本発明は、照射によってダイオードlO内に形成されたG中心から生
じるルミネセンスを与える。各G中心は、置換炭素原子と格子間シリコン原子の
複合体である。シリコンへの照射でG中心が形成可能となる前に、シリコンの格
子サイトに、炭素が理想的には一様にドープされているべきである。実際には、
炭素がシリコン内で固溶体の状態となり、かなりの比率の炭素が格子サイトに位
置していれば充分である。これは、前述したようにシリコンの成長段階で炭素を
ドーピングするか、あるいは後述するようにイオン注入によつて達成できる。
第11−13図を参照すると、電子の照射下でシリコン格子95内において生じ
る内部プロセスの例が模式的に示しである。
格子95は、斜線を施した円で示すシリコン原子と、全体を黒くした円で示す炭
素原子とからなる。尚、第11−13図に示した炭素の濃度は、ダイオード10
の実際の炭素濃度とは何の関係もない、また第11−13図における炭素原子は
、シリコンサンプル内において、前述したようにドープされた炭素よりも相互に
接近している。照射すると第11図に示すように、電子96がシリコン原子97
を変位させ、空格子点98を生成する0次いで、変位されたシリコン原子97が
炭素原子99を変位させる。さらに別の2つの電子100と102がそれぞれシ
リコン原子104と106を変位させ、それぞれ空格子点108と110を形成
する。
これらの空格子点は、シリコン及び炭素原子の移動によつて格子95内を移動し
得る。第12図には、空格子点が隣合う格子サイトへと移動し、二重空格子点1
12を形成した状態が示しである。
またこの図は、電子によって変位されたシリコン原子との衝突で自由になり、シ
リコン原子116を変位させてそこに空く格子サイトを占めようとしている炭素
原子114も示している。すなわちシリコン原子116が炭素原子114によっ
て置換される。第13図は、格子間サイトに捕捉されたシリコン原子116を示
す。
つまり捕捉シリコン原子116が置換炭素原子114と118に束縛されて、G
線120を形成している。
次に第14図を参照すると、照射によって格子95内で生じるプロセスの模式的
概略が示しである。11子122は直接的に空格子点124を生成するか、ある
いはそのエネルギーが二重空格子点形成のしきい値より高ければ、二重空格子点
126を生成する。
また電子122は、間接的にG中心12Bも形成し得る。さらに、−緒に移動す
る2つの空格子点132と134によって、二重空格子点130が形成されるこ
ともある。他のプロセスが存在しなければ、空格子点124は室温でアニール除
去されるか、あるいは二重空格子点の生成に寄与する。二重空格子点とG中心は
、室温でアニール除去されない、また、G中心も同時にアニール除去せずに、二
重空格子点をアニール除去することはできない。
前述したように、ダイオードの照射は整流特性を損ない、ひいては実現可能なエ
レクトロルミネセンスを制限する。この損傷は、照射によって生じる二重空格子
点に起因している。照射のエネルギーが増すと、3つ以上の空格子点からなる欠
陥が生成されることもある。しかし、一般にこれらの濃度は二重空格子点の濃度
と比べると小さく、無視できる。空格子点もダイオードの整流特性を損なうが、
後述するように空格子点は空格子点トラップによって除去し得る。
本発明では、二重空格子点の濃度を1O1scII″3以下に制限することによ
って、エレクトロルミネセントダイオードの整流特性を許容レベルに保てること
が見いだされた。ダイオード10の一実施例において、二重空格子点の濃度は2
X I Q ”cs−”と測定された。
めに満たされねばならない少なくとも次の2つの条件が存在する。
(a)二重空格子点のしきいエネルギー以下の電子エネルギーで照射すること。
(b)二重空格子点を形成する空格子点の結合を防ぐこと。
従来技術では、二重空格子点のしきいエネルギーが知られていなかった。このし
きいエネルギーは、後述するように本発明の目的のために推定された。つまり、
150keVと400keV間の照射エネルギーを使えば、二重空格子点の許容
し得ない濃度を回避できることが見いだされた。
空格子点の移動による二重空格子点の形成防止は、本発明において、ダイオード
10のルミネセント領域をw!素でドーピングすることによって達成される。格
子ひずみを除去して炭素の含有量を安定化する他、酸素は空格子点用のトラップ
も与える。!I!素濃度を(炭素濃度とほぼ匹敵する) 10”am−”以上と
することで、照射によって形成される空格子点はそれらの結合前にほとんどトラ
ップされる。こうして、間接的なプロセスによる二重空格子点の形成は許容レベ
ルに減じられる。格子間酸素はほぼ電気的に不活性なドーパントなので、半導体
内に望ましくないエネルギーレベルを問題となるような如何なる程度においても
導入しない、事実、格子間!1!素は一般に、リンなどのドナー不純物と比べ1
0−1−101倍の電気的不活性度を育する。00%Snまたはpbなど他の等
価ドーパントも、さらに低い電気的不活性度を持つ空格子点トラップを与える。
ダイオードの電気特性に対する損傷を強める一方で、電子照射線量のエネルギー
増大は、G中心の濃度ひいては内部量子効率も高める。損傷とG中心濃度の増大
は相反するファクタで、効率的なエレクトロルミネセント素子を与えるような両
者間での調和は従来技術において達成されていない、以下の実験では、電子照射
エネルギーを関数としたG中心の生成と濃度を、フォトルミネセンスによって検
討する。実験の結果から、照射ダイオードの整流特性に対する損傷が、空格子点
及び二重空格子点生成のしきいエネルギーと共に確かめられる。
G中心の形成とそれに対応したルミネセンスの放出は、チックラルスキー(Cz
ochralski)成長シリコンのサンプルを用いて求めた。異なるサンプル
間における炭素及び酸素濃度の差は、5%以下であった、それぞれの濃度は、6
. I X 10 ”cm−”と1.OX]O”ローツであった。各シリコンサ
ンプルはそれぞれ120−400keVの範囲の電子ビームエネルギーで照射し
たが、単位面積当りの総エネルギーは1. OX I Ol′3−”の一定値に
保った。そして各シリコンサンプルについて、それぞれのフォトルミネセンスス
ペクトルを得た。
第15図を参照すると、実験によって得られたデータを用い、単位照射面積(任
意単位)当りで生じたGvAフォトルミネセンス強度のグラフ150が、電子ビ
ームエネルギー(k e V)とビーム線量(101he−011−〇に対して
示しである0曲線152は、単位照射面積から放出されたG′fsルミネセンス
の強度を、電子ビームエネルギーを関数として示す、また曲線152は、150
keVというG中心生成のしきい値も示している。この価は、衝突変位による格
子間シリコン生成のしきい値に対応すると考えられる。
グラフ150において、150keV以上では、曲線152が急速に上昇する。
これは、150keVと300keV間で、G中心の生成がエネルギーに強く依
存すること、つまり225keνと300keV間では1桁の大きさで変化する
ことを実証している。曲線152は急な屈曲部154を存し、そこを越えると、
電子ビームのエネルギーがさらに増加しても、GvA強度の増大はほとんど得ら
れないことが見られる。屈曲部154以下では、G線強度が急速に陣下する。
前述したように、照射シリコンからのフォトルミネセンスの内部量子効率は、エ
レクトロルミネセンスの場合はど照射損傷に依存しない、その結果、フォトルミ
ネセント効率はエレクトロルミネセント効率はど、照射ビームエネルギーによっ
て影響されない。
グラフ150の屈曲部154は、フォトルミネセンスが二重空格子点の形成によ
って影響され始めていることを示す、G中心の1度は屈曲部154以上でも増加
するが、同時に二重空格子点の形成が非放射性の再結合中心を与え、これがG中
心における放射性再結合で利用可能なキャリヤの数を減少させる。また二重空格
子点は、屈曲部154より高いエネルギーの照射によって形成されたダイオード
の整流特性も損なう、従って、ビームエネルギーはフォトルミネセンスよりも強
くエレクトロルミネセンスに影響を及ぼす、理論曲線156は、それぞれのシリ
コンサンプルを含んだダイオードからのエレクトロルミネセント出力に対するビ
ームエネルギーの予測される依存性を示す、エレクトロルミネセンスは屈曲部1
54を越えると減少し、G中心の生成の増加より、これに相反する非照射プロセ
スの方が優ってくることを示している。
エレクトロルミネセンスが顕著に影響される地点を求めるため、別の実験を行っ
た。この実験では、別の2 X I Q ”am−”の炭素原子を含む200μ
m厚のシリコンサンプルが、200−400keV間の電子エネルギーで、一定
のエネルギー−線量積1.0×10 ”k e Vca−”を保って照射された
。そして照射の前と後に、各サンプルの抵抗率を測定した。400keVで照射
したサンプルでは、14%の抵抗率の変化が観測された。もっと低いエネルギー
で照射したサンプルでの抵抗率の変化は、有意でなかった。
400keV照射サンプルの二重空格子点濃度は、5X10’″′1−譚と測定
された。これは、エレクトロルミネセント内部量子効率の顕著な減少に対応する
。しかし、電子線量を10′6電子am −”以下とすれば、二重空格子点濃度
を400keVで10”3−”以下に維持できる。
上記の実験は、空格子点の生成しきい値が約150keVで、二重空格子点の生
成しきい値が約300keVで、400keVを越えると二重空格子点の濃度が
許容できなくなることを示している。エレクトロルミネセント素子は本発明によ
れば、空格子点の生成しきい値以下で、許容不能な二重空格子点の濃度を生じる
ビームエネルギー以下の照射エネルギーによって製造される。つまり、許容可能
な照射エネルギーの範囲は150−400keVである。屈曲部154の領域に
おけるビームエネルギーが、許容可能な二重空格子点の濃度に合致しながら、最
大のルミネセンス強度を生じる。従って、ダイオード10の製造においても、2
90−310keV間の照射エネルギーが、予測される最適なルミネセント出力
を持つ素子を与える。
照射ダイオードのルミネセント出力は、G中心の[[にも依存する。一定の濃度
以下において、内部効率はパンドーパント間遷移によるものよりも低い、10”
3−’以下のG中心濃度では、二重空格子点の含有量に関わりなく、効率は許容
できないほど低い。
上記のG中心温度以上では、効率が二重空格子点の濃度に依存する。前記限界内
における一定の照射エネルギーにおいて、G中心濃度は炭素の濃度と照射線量に
依存する。また最大の線量は、ダイオードの整流特性と内部量子効率をひどく損
なわない線量に限定される。i!剰のatは、空き格子点/酸素原子の複合体な
ど、顕著な濃度の浅いキャリヤトラップを生じる。室温では、キャリヤの易動度
によって実質的な捕捉が防がれるので、それらのトラップは重要でない。しかし
77にでは、浅いトラップが実質的に有効となり、従って有意となる。
整流特性を損なう他、線量の増加はそれだけ長い処理時間も必要とする。これは
、商業上好ましくない、また加熱が生じ、G中心をアニール除去して、ルミネセ
ント効率を減少せしめる。線量に関するこれらの制御は、炭素濃度が10”c!
!−”より大でなければならないことを意味する。この濃度で、最大限の線量は
G中心濃度の低限である10′!■−コを生じる。しかし好ましくは、炭素濃度
はIQ”am−”より大きく選ばれる。
150−400keVの範囲内の照射ビームエネルギーを用いて許容可能なエレ
クトロルミネセント素子を作製する場合、実際の線量の範囲は選択するビームエ
ネルギーに応じて変化する。
15QkeVの照射エネルギーの場合、&IIL* I Q ” −10re@
子3− ’の間となり、400keVではl QIS−I Ql&電子e1m
−”の間となる。約300keVの好ましいエネルギーにおいて、線量範囲は1
0”−10”を子cs−”である。
各G中心は、2つの隣合う置換炭素原子と格子間シリコン原子と関わり合ってい
る。従つて、高い炭素濃度は照射時にそれだけ高いG中心濃度をもたらす、ダイ
オード10は、純粋なシリコン中での炭素の最大平衡溶解戻限を越える炭素濃度
を有する。この炭s濃度は比較的高く、ダイオード10の内部量子効率を高めて
いる・前記の製造工程では、シリコン結晶を炭素含有量の高む1溶融体から垂直
上方に、垂直な磁場内で引き上げることによって・その炭素濃度を達成している
。さらにかかる条件下では、溶融体のa素含有量を高め、その結果炭素の蒸発を
減少させることができる。また、格子間酸素の高い含有量は、高レベルの置換炭
素を安定化する。この点の更なる詳細は、K G Barraclough他に
よつて、 Proc Fifth lnt Symposius+ o
n 5ilicon、 Mat Sci and T■モ■B
”5ilicon 1986°、電気化学学会発行、Huff他編、に述ぺられ
ている。
単結晶シリコン内で高い炭素濃度を生じるための別の方法は、850℃以下の温
度での分子ビームエビタクシ−または低圧気相エピタキシ中ル成長からなる。低
温では、炭素の拡散と析出が運動力学上妨げられるので、固溶体は最大平衡溶解
戻限以上に維持される。
炭素含有量を高める第3の方法は、イオン注入の後に続く、溶融状態でのパルス
状レーザによるアニール、あるいは固体相での急速熱ア二−ルシこよって与えら
れる。
G中心は性質上両性で、これはG中心がホール及び電子トラップとして作用可能
なことを意味する。従って、G中心はp−n接合のp側またはn側どちらにも位
置し得る。ダイオードlOにおいては、G中心がp’/n−接合43のn−側に
位置する。また、n−側には、ホウ素と異なり、シリコンの格子間侵入に関して
炭素と競合しないリンがドープされている。ホウ素はp°側のドーパントなので
、この側にG中心を位置させると、素子10の効率が影響を受ける。
本発明は、整流手段としてp−n接合を用いた素子に限定されない、PIN、シ
シントキー及びトンネルダイオード構造も、G中心を含む領域にキナリヤを注入
するのに使える。
エレクトロルミネセンスは、G中心以外の欠陥中心を含むシリコン接合ダイオー
ドにおいても達成できる。このようなルミネセント中心には、それぞれ波長1.
34μmと1.61μmでH及びPのゼロ音子線を生じる既知の炭素関連欠陥が
含まれる。炭素関連で、照射発生欠陥中心のその他の例は、G Davies他
−J Phys C3olidStatePhys L499−503 (19
84)によって与えられている。
また、さらに高いレベルの炭素は、電気的に等価なIv族元素、つまりゲルマニ
ウム、スズまたは鉛と一緒にドープすることによって、置換サイトで安定化し得
る0w1Jに指摘したように、この結果もたらされるルミネセント中心の濃度増
加が、ダイオードの効率を一層高める。
本発明は、集積回路に組み入れることができる。この場合には、従来の物質構造
内に、局部的な光中心を生成する必要がある。つまり局部的なG中心の生成のた
め、前述したような高炭素ウェハを用いる代わりに、炭素イオン注入の技術が、
過渡的アニールや選択的な領域エピタキシー及びしきい値に近い選択的な電子照
射と組み合わせて用いられる。
次に第16図を参照すると、CMOSマイクロ回路構造と適合可能な態様を有す
る発光ダイオード素子200が概略的に示しである。素子200は、高ドープの
n形つまりn゛シリコン半導体基板202と、その上に載置された軽ドープのn
形つまりn−シリコン半導体エピタキシャル層204とからなる。酸化シリコン
層206が、炭素ドープ領域218とp゛半導体接点領域210上方の窓208
を除いて、層204を覆っている。領域210の下に、p”/n−接合212が
位置する。アルミ層214と216が電気接続の目的上、酸化シリコン層206
及び窓20Bの上面と、基板202の下面にそれぞれ被着されている。
次に第17−23図を参照すると、素子200の製造工程が概略的に示しである
。n−形半導体基板202が、チックラルスキー成長された転位を含まないシリ
コン結晶から形成され、5×1018原子CB −”の濃度でアンチモンがドー
プされる。n−半導体層204が既知のエピタキシ中ル法によって基板202上
に成長され、5X101S原子011− ’の濃度でリンがドープされる0層2
04は、55−1Opの厚さとし得る。ドーピングは全て、既知の手法を用いて
行われる。基板202が層204と共に、p−ウェルバルクCMOSマイクロ回
路用の共通の始発素子を形成する。
酸化シリコン層206が標準的な熱酸化の処理工程によって形成され、一般に0
.5−1μmの厚さである。窓208が酸化シリコン層206に既知の湿式エツ
チング技術によって形成され、一般に各辺10μmの矩形である。
層204の炭素ドープ領域218が、180keVのイオンエネルギーと約10
′4原子cs−tの線量を用いたイオン注入によって、窓20の下方に形成され
る。注入炭素は、0.38μmの範囲を有する。
p″形半導体接点領域210が、低いイオンエネルギー、つまり30keVと一
般に5X10”原子cs−tの線量を用いたイオン注入で、炭素ドープ領域21
8にホウ素をドープすることによって形成される。これで、0.1μmの注入範
囲を持つホウ素ドープ領域が形成される。そしてp’/n−接合212が、窓2
08の下方0.3imの深さに形成される。ホウ素と炭素のドーピングが素子2
00の空乏層内に炭素含有量の高い層220を生成し、該層はp”/n−接合2
12のn−側に位置する。空乏層は約0.5imの幅を有し、炭素リッチ層21
8の下側に延びている。
ホウ索注入物の活性化と炭素の過飽和層の形成は、急速熱アニールによって構成
される。
両接点214と216が、それぞれp”MI域の上面とn−基板の下面上に、A
NまたはAj−5i−Cuの蒸着及び、例えば10分間、450℃での低温アニ
ールによって形成される。
前述したように、G中心は10 ”−10”e−as−”の範囲の線量と150
keV−400keVの範囲の電子エネルギーを持つ電子照射によって、炭素含
有量の高い層220に生成される。この際、マイクロ回路の隣接部分における酸
化物内への電荷のトラップとシリコン格子の損傷を避けることが重要である。か
かる損傷は、電子ビームを窓208へ集束させることによって避けられる。また
電子ビームは、窓の領域内で走査してもよい。
次に第24図を参照すると、光学的な導波路特性を有するように構成された素子
200の別の実施例が示しである。尚、第23図のものと等価な部分は同じ参照
番号で示されている。この実施例において、素子200は導波路224を受は入
れる厚みを増した中央領域を有し、ここに能動的なダイオード構成要素が配置さ
れる。導波路224は、異方性の湿式エツチングによる生成の人為的な結果とし
て、やや不明瞭な壁構造を有する。素子200からの光子出力が導波路224に
よって、層204の別の部分(図示せず)に案内される。これで、マイクロ回路
の異なる領域間での光交信が与えられる。導波路224はn−形層204を領域
220と組み合わせてなり、素子200から発生された光子は導波路によって閉
じ込められる。
光子波長(μm)−
国際調査報告
m−−1−I−h−・1−u−PCB/GB 8B100319−2−国際調査
報告
Claims (15)
- 1.シリコン素材のルミネセント領域(25)と、該ルミネセント領域(25) に少数キャリヤを注入するための整流手段(43)を含むエレクトロルミネセン ト素子において、前記ルミネセント領域(25)が: (i)シリコンを格子間にトラップし、少なくとも1014cm−3の照射発生 欠陥中心濃度を与えるように配されたシリコン内の少なくとも1016cm−3 の炭素原子、(ii)1015cm−3より低い二重空格子点濃度、及び(ii i)少なくとも実質上電気的に不活性で、空格子点トラップ特性と少なくとも1 016cm−2の濃度を有するドーパント、を含むことを特徴とするエレクトロ ルミネセント素子。
- 2.前記炭素原子、欠陥中心及びドーパント濃度がそれぞれ少なくとも1018 cm−3、106cm−3及び1010dm−3であることを特徴とする請求の 範囲第1項記載のエレクトロルミネセント素子。
- 3.前記欠陥中心がG中心であることを特徴とする請求の範囲第1または2項記 載のエレクトロルミネセント素子。
- 4.前記電気的に不活性など−パントが酸素であることを特徴とする請求の範囲 第1、2または3項記載のエレクトロルミネセント素子。
- 5.前記電気的に不活性なドーパントがゲルマニウム、スズまたは鉛であること を特徴とする請求の範囲第1、2または3項記載のエレクトロルミネセント素子 。
- 6.前記整流手段が、ルミネセント領域(32)とこれと反対の導電形の別のシ リコン素子領域(42)間のpn接合であることを特徴とする前記請求の範囲の いずれか1項記載のエレクトロルミネセント素子。
- 7.前記ルミネセント領域(32)が口形であることを特徴とする請求の範囲第 6項記載のエレクトロルミネセント素子。
- 8.エレクトロルミネセント素子の製造方法において:(i)空格子点トラップ 手段を有する炭素ドープシリコンルミネセント領域(32)を含むダイオード( 10)を形成する工程、及び (ii)空格子点の形成には充分だが、二重空格子点の直接生成には不充分なエ ネルギーを有する電子ビーム(60)で前記ルミネセント領域(32)を照射す る工程、を含むことを特徴とする製造方法。
- 9.前記ダイオードルミネセント領域(32)が、シリコン素材の固溶体中にお ける少なくとも1010cm−3の炭素原子によつて形成され、また前記空格子 点トラツプ手段が、空格子点トラツプ特性と少なくとも1018cm−3の濃度 を有する電気的に不活性なドーパントであることを特徴とする請求の範囲第8項 記載の製造方法。
- 10.前記電気的に不活性なドーパントがゲルマニウム、スズまたは鉛であるこ とを特徴とする請求の範囲第9項記載の製造方法。
- 11.前記ダイオード(10)が、ルミネセント領域(32)と反対の導電形で それに隣接した別の領域(42)を有することを特徴とする請求の範囲第8から 10項のうちいずれか1項記載の製造方法。
- 12.前記ルミネセント領域がn形であることを特徴とする請求の範囲第11項 記載の製造方法。
- 13.前記電子ビームのエネルギーが150keVから400KeVの範囲で、 照射線量が1015から1019電子/cm2の範囲であり、より高いビームエ ネルギーがより低い線量に対応することを特徴とする請求の範囲第12項記載の 製造方法。
- 14.前記電子ビームのエネルギーが290keVから310keVの範囲で、 照射線量が1016から1018電子/cm2の範囲であることを特徴とする請 求の範囲第13項記載の製造方法。
- 15.前記請求の範囲第8から14項のいずれか1項記載の方法によって製造さ れたことを特徴とするエレクトロルミネセント素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB878711373A GB8711373D0 (en) | 1987-05-14 | 1987-05-14 | Electroluminescent silicon device |
GB8711373 | 1987-05-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02503495A true JPH02503495A (ja) | 1990-10-18 |
JP2549723B2 JP2549723B2 (ja) | 1996-10-30 |
Family
ID=10617314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63503517A Expired - Fee Related JP2549723B2 (ja) | 1987-05-14 | 1988-04-25 | シリコンエレクトロルミネセント素子 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5077143A (ja) |
EP (1) | EP0368854B1 (ja) |
JP (1) | JP2549723B2 (ja) |
AT (1) | ATE87400T1 (ja) |
CA (1) | CA1304488C (ja) |
DE (1) | DE3879705T2 (ja) |
GB (2) | GB8711373D0 (ja) |
WO (1) | WO1988009060A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135208A (ja) * | 2004-11-09 | 2006-05-25 | Sony Corp | 希土類元素イオンの拡散領域の製造方法および発光素子の製造方法および発光素子 |
WO2012117711A1 (ja) * | 2011-02-28 | 2012-09-07 | パナソニック株式会社 | 赤外発光素子の製造方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8908509D0 (en) * | 1989-04-14 | 1989-06-01 | Secr Defence | Substitutional carbon in silicon |
JP2513055B2 (ja) * | 1990-02-14 | 1996-07-03 | 日本電装株式会社 | 半導体装置の製造方法 |
DE4139852A1 (de) * | 1991-12-03 | 1993-06-09 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften Ev, 3400 Goettingen, De | Optische einrichtung mit einem lumineszenten material und verfahren zu ihrer herstellung |
US5468683A (en) * | 1992-09-25 | 1995-11-21 | U.S. Philips Corporation | Method of manufacturing an optoelectronic semiconductor device having a single wire between non-parallel surfaces |
DE69323884T2 (de) * | 1993-10-20 | 1999-07-22 | Cons Ric Microelettronica | Elektrolumineszente Festkörpervorrichtung und Verfahren zu ihrer Herstellung |
JP3925753B2 (ja) * | 1997-10-24 | 2007-06-06 | ソニー株式会社 | 半導体素子およびその製造方法ならびに半導体発光素子 |
US6491752B1 (en) * | 1999-07-16 | 2002-12-10 | Sumco Oregon Corporation | Enhanced n-type silicon material for epitaxial wafer substrate and method of making same |
US6407516B1 (en) | 2000-05-26 | 2002-06-18 | Exaconnect Inc. | Free space electron switch |
US6545425B2 (en) | 2000-05-26 | 2003-04-08 | Exaconnect Corp. | Use of a free space electron switch in a telecommunications network |
US6801002B2 (en) * | 2000-05-26 | 2004-10-05 | Exaconnect Corp. | Use of a free space electron switch in a telecommunications network |
US6800877B2 (en) * | 2000-05-26 | 2004-10-05 | Exaconnect Corp. | Semi-conductor interconnect using free space electron switch |
US7064500B2 (en) * | 2000-05-26 | 2006-06-20 | Exaconnect Corp. | Semi-conductor interconnect using free space electron switch |
GB0014042D0 (en) * | 2000-06-08 | 2000-08-02 | Univ Surrey | A radiation-emissive optoelectric device and a method of making same |
WO2002019860A1 (en) * | 2000-09-07 | 2002-03-14 | The Glad Products Company | End stop for closure device |
WO2002062672A1 (en) * | 2001-02-08 | 2002-08-15 | The Glad Products Company | Closure device |
US7017240B2 (en) | 2001-02-08 | 2006-03-28 | The Glad Products Company | Closure device |
KR20030035152A (ko) * | 2001-10-30 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체웨이퍼 제조방법 |
US6571714B1 (en) * | 2001-12-26 | 2003-06-03 | Meggitt Defense Systems | Silicon window infrared augmenter |
US7816236B2 (en) * | 2005-02-04 | 2010-10-19 | Asm America Inc. | Selective deposition of silicon-containing films |
JP2006216826A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Soiウェーハの製造方法 |
CN101536187A (zh) * | 2006-10-05 | 2009-09-16 | 日立化成工业株式会社 | 有序排列、大长宽比、高密度的硅纳米线及其制造方法 |
US20110021011A1 (en) | 2009-07-23 | 2011-01-27 | Advanced Technology Materials, Inc. | Carbon materials for carbon implantation |
GB201114365D0 (en) | 2011-08-22 | 2011-10-05 | Univ Surrey | Method of manufacture of an optoelectronic device and an optoelectronic device manufactured using the method |
KR20200098716A (ko) | 2012-02-14 | 2020-08-20 | 엔테그리스, 아이엔씨. | 주입 빔 및 소스 수명 성능 개선을 위한 탄소 도판트 기체 및 동축류 |
CN103904207A (zh) * | 2014-04-04 | 2014-07-02 | 利亚德光电股份有限公司 | 晶片电路 |
ITUB20152264A1 (it) * | 2015-07-17 | 2017-01-17 | St Microelectronics Srl | Dispositivo ad emissione di luce in silicio poroso e relativo metodo di fabbricazione |
US20210098651A1 (en) * | 2018-03-12 | 2021-04-01 | Institute Of Semiconductors, Chinese Academy Of Sciences | Silicon-based direct bandgap light-emitting material and preparation method thereof, and on-chip light-emitting device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3982262A (en) * | 1974-04-17 | 1976-09-21 | Karatsjuba Anatoly Prokofievic | Semiconductor indicating instrument |
US4857803A (en) * | 1986-05-21 | 1989-08-15 | Advanced Lighting International | Method of producing electroluminescence and electroluminescing lamp |
-
1987
- 1987-05-14 GB GB878711373A patent/GB8711373D0/en active Pending
-
1988
- 1988-04-25 AT AT88903330T patent/ATE87400T1/de not_active IP Right Cessation
- 1988-04-25 EP EP88903330A patent/EP0368854B1/en not_active Expired - Lifetime
- 1988-04-25 WO PCT/GB1988/000319 patent/WO1988009060A1/en active IP Right Grant
- 1988-04-25 US US07/435,392 patent/US5077143A/en not_active Expired - Lifetime
- 1988-04-25 DE DE8888903330T patent/DE3879705T2/de not_active Expired - Fee Related
- 1988-04-25 JP JP63503517A patent/JP2549723B2/ja not_active Expired - Fee Related
- 1988-05-13 CA CA000566765A patent/CA1304488C/en not_active Expired - Lifetime
-
1989
- 1989-11-03 GB GB8925143A patent/GB2228365B/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135208A (ja) * | 2004-11-09 | 2006-05-25 | Sony Corp | 希土類元素イオンの拡散領域の製造方法および発光素子の製造方法および発光素子 |
JP4529646B2 (ja) * | 2004-11-09 | 2010-08-25 | ソニー株式会社 | 希土類元素イオンの拡散領域の製造方法および発光素子の製造方法および発光素子 |
WO2012117711A1 (ja) * | 2011-02-28 | 2012-09-07 | パナソニック株式会社 | 赤外発光素子の製造方法 |
JP5051331B1 (ja) * | 2011-02-28 | 2012-10-17 | パナソニック株式会社 | 赤外発光素子の製造方法 |
US8895336B2 (en) | 2011-02-28 | 2014-11-25 | Panasonic Corporation | Method of manufacturing infrared light-emitting element |
Also Published As
Publication number | Publication date |
---|---|
EP0368854B1 (en) | 1993-03-24 |
EP0368854A1 (en) | 1990-05-23 |
GB2228365A (en) | 1990-08-22 |
GB8925143D0 (en) | 1990-03-14 |
DE3879705D1 (de) | 1993-04-29 |
GB2228365B (en) | 1991-04-17 |
CA1304488C (en) | 1992-06-30 |
DE3879705T2 (de) | 1993-09-16 |
JP2549723B2 (ja) | 1996-10-30 |
GB8711373D0 (en) | 1987-06-17 |
US5077143A (en) | 1991-12-31 |
ATE87400T1 (de) | 1993-04-15 |
WO1988009060A1 (en) | 1988-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02503495A (ja) | シリコンエレクトロルミネセント素子 | |
Wilson et al. | 1.54‐μm photoluminescence from Er‐implanted GaN and AlN | |
RU2127478C1 (ru) | Сине-зеленый лазерный диод | |
US8890177B2 (en) | Semiconductor devices made from crystalline materials with locally modifying electronic and optoelectronic properties | |
Vavilov | Physics and applications of wide bandgap semiconductors | |
Reeson et al. | Is there a future for semiconducting silicides? | |
Reed et al. | Erbium-doped silicon and porous silicon for optoelectronics | |
KR19990044863A (ko) | 발광 디바이스 | |
Gorelenok et al. | Rare-earth elements in the technology of III–V compounds and devices based on these compounds | |
EP0945938A2 (en) | Electric pumping of rare-earth-doped silicon for optical emission | |
JP2002170981A (ja) | 化合物半導体結晶の不純物濃度制御方法及び光半導体装置 | |
Dahal et al. | Er-doped GaN and inxGa1-xn for optical communications | |
JP2803353B2 (ja) | 半導体結晶成長方法 | |
Berhanuddin et al. | Photoluminescence study of the optically active, G-centre on pre-amorphised silicon by utilizing ion implantation technique | |
Coffa et al. | Ion implantation doping of Si for optoelectronic applications | |
Kittler et al. | Silicon nanostructures for IR light emitters | |
CA1088193A (en) | Method of fabrication of optoelectric devices by ion implantation | |
Kononenko | Injection electroluminescence of zinc telluride | |
JP2929632B2 (ja) | 光素子の製造方法 | |
JPH0541359A (ja) | イオン衝撃損傷の除去法 | |
Lozykowski | New step impact electroluminescent devices | |
Makhnii et al. | Photoelectric properties of anisotype heterojunctions based on wide‐gap II‐VI compounds | |
Lozykowski | New Staircase Impact Electroluminescent Devices | |
Sun et al. | Origin of Anomalous Temperature Dependence of Highly Efficient Silicon Light-Emitting pn Diodes Prepared by Ion Implantation | |
Jubran et al. | Effect of Ytterbium as a Co-Dopant on Light Efficiency of Erbium Doped Silicon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |