CN116034189A - 氮化物半导体晶圆的制造方法及氮化物半导体晶圆 - Google Patents

氮化物半导体晶圆的制造方法及氮化物半导体晶圆 Download PDF

Info

Publication number
CN116034189A
CN116034189A CN202180055465.5A CN202180055465A CN116034189A CN 116034189 A CN116034189 A CN 116034189A CN 202180055465 A CN202180055465 A CN 202180055465A CN 116034189 A CN116034189 A CN 116034189A
Authority
CN
China
Prior art keywords
nitride semiconductor
single crystal
silicon single
crystal substrate
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180055465.5A
Other languages
English (en)
Inventor
土屋庆太郎
筱宮胜
萩本和德
久保埜一平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN116034189A publication Critical patent/CN116034189A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明为一种氮化物半导体晶圆的制造方法，其为通过气相沉积使氮化物半导体薄膜生长在硅单晶基板上的氮化物半导体晶圆的制造方法，其中，将电阻率为1000Ω·cm以上、氧浓度小于1×1017原子/cm3、厚度为1000μm以上的硅单晶基板用作所述硅单晶基板，通过气相沉积使氮化物半导体薄膜生长在该硅单晶基板上。由此，能够提供一种即便基板是作为高频器件的支撑基板而有前景的高电阻率且超低氧浓度的硅单晶基板，也抑制了塑性变形及翘曲的氮化物半导体晶圆的制造方法。

Description

氮化物半导体晶圆的制造方法及氮化物半导体晶圆
技术领域
本发明涉及氮化物半导体晶圆的制造方法及氮化物半导体晶圆。
背景技术
以GaN及AlN为代表的氮化物半导体由于能够制作使用了二维电子气的高电子迁移率晶体管(HEMT)，故期待其作为高频用途的半导体器件的应用。此外，上述氮化物半导体也为机械特性优异的压电体，还期待将其利用于通信用高频滤波器、传感器、能量采集器(energy harvester)等中。
现有技术文献
专利文献
专利文献1：国际公开第2005/038899号
专利文献2：日本特开2012-79952号公报
专利文献3：日本特开2011-103380号公报
发明内容
本发明要解决的技术问题
然而，不易制作这些氮化物半导体的晶圆。在产业应用中，使用通过气相沉积而形成在蓝宝石、SiC或硅基板上的氮化物半导体薄膜。尤其是通过气相沉积而在硅基板上制作氮化物半导体薄膜时，由于能够使用口径比蓝宝石及SiC大的基板，因此生产率高，在散热性方面有利，认为有前景。专利文献1公开了将高电阻硅晶圆用作高频通信器件的支撑基板。
此外，在高频器件中，为了改善高频特性，需降低器件及其支撑基板、周边的封装的寄生电容。认为为了降低寄生电容而将氧浓度低、高电阻的硅基板用于支撑基板或封装时，可改善特性，并且在成本上也有优点。
另一方面，器件制造工序包括在基板上的外延生长或热处理、贴合等工序，在该过程中，可能会因不同种类的材料间的晶格常数差或热膨胀系数差，在基板中产生应力而发生塑性变形。当发生塑性变形时，晶圆会大幅变形，形状无法恢复原状，因此可能会发生翘曲异常或接合不良。
尤其是高电阻率且低氧浓度的硅基板的所含掺杂剂、氧等杂质明显较少，故而机械强度低。因此，使氮化物半导体外延生长时，会因由晶格常数差或热膨胀系数差引起的应力而易于发生翘曲的增大或塑性变形，故而利用生长条件或缓和层来降低应力。专利文献2中公开了一种为了减少基板的翘曲而在硅单晶基板上形成了层叠有多个复合层的周期沉积层的氮化镓系化合物半导体基板。
此外，专利文献3中公开了一种使用5000Ω·cm的高电阻率硅基板的GaN/Si基板，但翘曲量随着氧浓度的减少而增大。然而，为了在一般的器件制作的工艺中使用，期望翘曲量为50μm以下，该专利文献并未提供充分的对策。
本发明为了解决上述问题而完成，其目的在于提供一种即便基板是作为高频器件的支撑基板而有前景的高电阻率且低氧浓度、特别是超低氧浓度的硅单晶基板，也抑制了塑性变形及翘曲的氮化物半导体晶圆的制造方法。
解决技术问题的技术手段
本发明为了达成上述目的而完成，提供一种氮化物半导体晶圆的制造方法，其为通过气相沉积使氮化物半导体薄膜生长在硅单晶基板上的氮化物半导体晶圆的制造方法，其中，将电阻率为1000Ω·cm以上、氧浓度小于1×1017原子/cm3、厚度为1000μm以上的硅单晶基板用作所述硅单晶基板，通过气相沉积使氮化物半导体薄膜生长在该硅单晶基板上。
根据这种氮化物半导体晶圆的制造方法，能够制造即便在使用机械强度低、高电阻率且氧浓度小于1×1017原子/cm3的超低氧浓度的硅单晶基板的情况下，也抑制了塑性变形及翘曲的氮化物半导体晶圆。
此时，能够在通过气相沉积使所述氮化物半导体薄膜生长后，对所述硅单晶基板的与使所述氮化物半导体薄膜生长的面相反的面进行抛光，将所述硅单晶基板减薄。
通过如此地在气相沉积后对背面的硅单晶基板进行抛光而将其减薄，能够防止高温生长中的塑性变形，即使在冷却后加工成适合器件制造的基板厚度，也能够获得翘曲小的晶圆。
此时，提供一种氮化物半导体晶圆，其为在硅单晶基板上具有氮化物半导体薄膜的氮化物半导体晶圆，其中，所述硅单晶基板的电阻率为1000Ω·cm以上、氧浓度小于1×1017原子/cm3、厚度为1000μm以上。
根据这种氮化物半导体晶圆，即使在将机械强度低、高电阻率且超低氧浓度的硅单晶基板用作支撑基板的情况下，塑性变形及翘曲也得到了抑制。
发明效果
如上所述，根据本发明的氮化物半导体晶圆及其制造方法，能够提供一种即使基板是作为高频器件的支撑基板而有前景的高电阻率且超低氧浓度的硅单晶基板，也抑制了塑性变形及翘曲的氮化物半导体晶圆。
附图说明
图1为概念性地示出本发明的氮化物半导体晶圆的一个实例的截面示意图。
图2为示出作为本发明的氮化物半导体晶圆的应用例而形成HEMT结构的情况的截面示意图。
图3为示出气相沉积中的氮化物半导体晶圆的曲率的变化的曲线图。
具体实施方式
以下，详细地说明本发明，但本发明并不限定于此。
如上所述，谋求一种即使在使用作为高频器件的支撑基板而有前景但机械强度低、高电阻率且低氧浓度的硅单晶基板的情况下，也抑制了塑性变形及翘曲的氮化物半导体晶圆及其制造方法。
由于在低氧之中，小于1×1017原子/cm3、进一步为0.5×1017原子/cm3以下的超低氧浓度且高电阻率的硅单晶尤其能够确保使寄生电容降低，能够谋求高频器件的高频特性的提高，因此其在今后的更高性能的高频用途所要求的半导体器件中的应用备受期待。
然而，在超低氧的情况下氧杂质量尤其低，因此机械强度明显较低，在外延生长中，翘曲及塑性变形极易增大。
作为用于高频元件的硅单晶基板，谋求一种电阻率为1000Ω·cm以上的高电阻率的硅单晶基板。此外，通过使氧浓度为7×1017原子/cm3以下、尤其是小于1×1017原子/cm3，能够完全抑制热施主对电阻率的影响。然而，如此设为高电阻率、超低氧浓度时，比起一般的低电阻率基板，位错时的杨氏模量低、极易发生塑性变形。对此，本申请的发明人发现，通过制成晶圆的厚度为1000μm以上的硅单晶基板，能够抑制塑性变形。
即，本申请的发明人对上述技术问题进行了反复研究，结果发现，通过下述的氮化物半导体晶圆的制造方法，能够制造一种即使使用高电阻率且超低氧浓度的硅单晶基板，也抑制了塑性变形及翘曲的氮化物半导体晶圆，从而完成了本发明，所述氮化物半导体晶圆的制造方法为通过气相沉积使氮化物半导体薄膜生长在硅单晶基板上的氮化物半导体晶圆的制造方法，其中，将电阻率为1000Ω·cm以上、氧浓度小于1×1017原子/cm3、厚度为1000μm以上的硅单晶基板用作所述硅单晶基板，通过气相沉积使氮化物半导体薄膜生长在该硅单晶基板上。
此外，本申请的发明人发现，通过下述氮化物半导体晶圆，塑性变形及翘曲受到抑制，所述氮化物半导体晶圆为在硅单晶基板上具有氮化物半导体薄膜的氮化物半导体晶圆，其中，所述硅单晶基板的电阻率为1000Ω·cm以上、氧浓度小于1×1017原子/cm3、厚度为1000μm以上。
以下，参照附图进行说明。
图1为概念性地示出本发明的氮化物半导体晶圆的一个实例的截面示意图。图1所示的本发明的氮化物半导体晶圆10在硅单晶基板12上具有由氮化物半导体薄膜形成的器件层16。将电阻率为1000Ω·cm以上、氧浓度小于1×1017原子/cm3、厚度为1000μm以上的硅单晶基板用作硅单晶基板12。
使硅单晶基板的电阻率为1000Ω·cm以上的理由在于，这是对用于高频器件的基板所要求的等级。由于硅单晶基板的电阻率越高越好，因此上限没有特别限定，可无限大。此外，关于氧浓度，当超过7×1017原子/cm3(JEIDA)时，便无法再忽视热施主对电阻率的影响，因此以7×1017原子/cm3(JEIDA)为上限。此外，为了进一步完全消除热施主对电阻率的影响、确保降低寄生电容、谋求高频器件的高频特性的提高、可适用于今后的更高性能的高频用途所要求的半导体器件中，将氧浓度设为低氧之中的小于1×1017原子/cm3、进一步设为0.5×1017原子/cm3以下的超低氧浓度，由此能够几乎完全排除氧浓度的影响。氧浓度越低越优选，下限没有特别限定，可如FZ单晶那样实质上为0。
另一方面，通过使硅单晶基板的厚度为1000μm以上的厚度，能够防止氮化物半导体生长中的塑性变形、减小翘曲。另外，硅单晶基板的厚度的上限没有特别限定，优选设为1500μm左右以下。若厚度为这种范围，则能够抑制成本的上升，并且能够更稳定地进行氮化物半导体薄膜的外延生长，此外，在后述的后续工序中，通过抛光等将硅单晶基板减薄时，也能够抑制生产率的降低。
此外，如图1所示，也可在硅单晶基板12与器件层16之间具有由氮化物半导体或金属等形成的中间层14。中间层14可作为为了器件层16的结晶性改善或应力控制而插入的缓冲层来发挥作用。通过在进行氮化物半导体生长时具有适当的缓冲层，能够在冷却后控制因热膨胀系数差与晶格常数差引起的来自薄膜的应力。此时，若以氮化物半导体制作中间层14，则在能够用与器件层16相同的设备制作这点上是理想的。使中间层14由氮化物半导体形成时，组成可与形成器件层16的氮化物半导体薄膜的组成不同，也可相同。此外，此时，可以说中间层14及器件层16构成氮化物半导体薄膜。另外，中间层14的组成也可在生长的过程中发生变化。当不需要改善应力或结晶性时，也可省略作为缓冲层等而发挥作用的中间层14。此外，就高频滤波器等器件的构成而言，也可利用能够用作用以形成空间的牺牲层或电极的金属来制作中间层14。
此外，也可在硅单晶基板12的表面(图1的与中间层14的界面)形成使载流子的寿命降低的富陷阱层(trap-rich layer)。
在硅单晶基板12上(在硅单晶基板12上形成中间层14时，在中间层14上)具有由氮化物半导体的薄膜形成的器件层16。能够将例如GaN、AlN、InN、AlGaN、InGaN、AlInN等用作器件层的氮化物半导体。
作为本发明的氮化物半导体晶圆的应用例，图2示出了形成高电子迁移率晶体管(HEMT)结构的情况。如图2所示，例如在高电子迁移率晶体管(HEMT)结构中，器件层16由氮化镓(GaN)层17与形成于其上的由AlGaN形成的电子供应层18构成。为了提高器件特性，期望器件层16为晶体缺陷少、碳及氧等杂质少的晶体。
氮化镓(GaN)与Si(111)单晶的晶格常数差有17％、热膨胀系数差有116％，在高温生长中对薄膜或基板施加应力。此外，由于生长中加热至1000℃以上，因此当对晶圆施加应力时，不会发生脆性破裂而会呈现延展性，发生位错进而发生塑性变形。
因此，在本发明中，通过将厚度为1000μm以上的硅单晶基板用作硅单晶基板12，能够防止硅单晶基板12的位错的发展，防止塑性变形。通过防止塑性变形，能够减少翘曲异常，使氮化物半导体晶圆10的制造的成品率提高。此外，由于硅单晶基板12能够耐受应力，因此能够使通过气相沉积形成的形成器件层16的氮化物半导体薄膜的膜厚较厚，器件设计的自由度提高。
接着，对本发明的氮化物半导体晶圆的制造方法进行说明。参照图1进行说明，本发明的氮化物半导体晶圆的制造方法中，首先准备硅单晶基板12，然后通过气相沉积使形成器件层16的氮化物半导体薄膜生长在硅单晶基板12上。在本发明中，将电阻率为1000Ω·cm以上、氧浓度小于1×1017原子/cm3、厚度为1000μm以上的硅单晶基板用作硅单晶基板12。如此，通过使硅单晶基板厚达1000μm以上，能够防止高温生长中的塑性变形。
这种厚度为1000μm以上的硅单晶基板的制造方法没有特别限定，能够利用公知的方法制造。通过将利用CZ法或FZ法形成的硅晶锭切断、抛光、清洗等，可制造厚度为1000μm以上的硅单晶基板，也可在厚度小于1000μm的硅单晶基板上形成硅外延生长层而制成厚度为1000μm以上的硅单晶基板。
也可在形成器件层16的氮化物半导体薄膜生长前，在硅单晶基板12上形成中间层14，使形成器件层16的氮化物半导体薄膜生长在中间层14上。
此外，也可在硅单晶基板12的表面(图1的与中间层14的界面)形成使载流子的寿命降低的富陷阱层。富陷阱层的形成可以通过离子注入或电子束、X射线、γ射线等电离辐射线的照射而形成，但不限于此。
通过MOVPE(金属有机物化学气相沉积)法或溅镀法等气相沉积，在硅单晶基板12上(在硅单晶基板12上形成中间层14时，在中间层14上)制作由氮化物半导体的薄膜形成的器件层16。可将氮化物半导体的薄膜的厚度设为1～10μm，可配合器件进行设计。
在图2所示的高电子迁移率晶体管(HEMT)结构中，为了提高器件特性，期望器件层16为晶体缺陷少、碳及氧等杂质少的结晶层，例如能够使用MOVPE法在900℃～1350℃下制作。
如上所述，通过使硅单晶基板的厚度为1000μm以上，能够防止高温生长中的塑性变形。通过气相沉积而使氮化物半导体薄膜生长后，即使在冷却后通过抛光等将硅单晶基板的与使氮化物半导体薄膜生长的面相反的面减薄，由此加工成适合器件制造的厚度的基板，也能够获得翘曲小的晶圆。此时，由于即便将硅单晶基板减薄，也未在基板中发生塑性变形，因此能够制成在无塑性变形的经薄型化的硅单晶基板上具有器件层的氮化物半导体晶圆。
实施例
以下，列举实施例、参考例对本发明进行具体说明，但该实施例、参考例并不限定本发明。
(参考例1)
准备直径为150mm、晶轴方向为＜111＞、电阻率为1000Ω·cm、氧浓度为5×1017原子/cm3且基板的厚度为1000μm的硅单晶基板。利用MOVPE炉，以1200℃的生长温度，在准备的硅单晶基板上生长出总膜厚为2.8μm的氮化物半导体薄膜的外延层。
图3示出了外延生长中的氮化物半导体晶圆的曲率的变化。相较于后述的参考例2，参考例1中几乎未观察到曲率的变化。此外，外延生长中未发生塑性变形，生长后的翘曲为11.3μm。晶圆的翘曲表示距离中央的基准面的间隔。对于符号，将往下侧凸起的形状定义为正翘曲，将往上侧凸起的形状定义为负翘曲。
(参考例2)
除了使硅单晶基板的厚度为675μm以外，以与参考例1相同的条件制造氮化物半导体晶圆。
参考例2中，在外延生长中曲率发生大幅变化。此外，在外延生长中发生塑性变形，生长后的翘曲为-233.2μm这样大，不良。
根据参考例1、2可知，若5×1017原子/cm3的氧浓度的硅单晶基板12的厚度为1000μm以上，则能够抑制发生塑性变形、减小翘曲。
(参考例3)
除了使硅单晶基板的厚度为1200μm以外，以与参考例1相同的条件进行氮化物半导体的外延生长，同样也未在基板中发生塑性变形。
(参考例4)
除了使硅单晶基板的氧浓度为1×1017原子/cm3以外，以与参考例1相同的条件制造氮化物半导体晶圆。
结果，未在外延生长中发生塑性变形，生长后的翘曲为20.0μm。
(实施例1)
除了使硅单晶基板的氧浓度为0.8×1017原子/cm3以外，以与参考例1相同的条件制造氮化物半导体晶圆。
结果，未在外延生长中发生塑性变形，生长后的翘曲为32.0μm。
(实施例2)
除了使硅单晶基板的氧浓度为0.5×1017原子/cm3、使厚度为1200μm以外，以与参考例1相同的条件制造氮化物半导体晶圆。
结果，未在外延生长中发生塑性变形，生长后的翘曲为22.0μm。
如上所述，在实施例中，即使使硅单晶基板的氧浓度为小于1×1017原子/cm3的超低氧浓度，也未发生塑性变形，也可使生长后的翘曲为大幅小于参考例2的50μm以下。
因而，本发明的氮化物半导体晶圆可适用于今后的更高性能的高频用途所要求的半导体器件中。
另外，本发明并不限定于上述实施方案。上述实施方案为例示，具有与本发明的权利要求书中记载的技术构思实质相同的构成、发挥相同的作用效果的技术方案均包含在本发明的保护范围内。

Claims (3)

1.一种氮化物半导体晶圆的制造方法，其为通过气相沉积使氮化物半导体薄膜生长在硅单晶基板上的氮化物半导体晶圆的制造方法，其特征在于，
将电阻率为1000Ω·cm以上、氧浓度小于1×1017原子/cm3、厚度为1000μm以上的硅单晶基板用作所述硅单晶基板，通过气相沉积使氮化物半导体薄膜生长在所述硅单晶基板上。
2.根据权利要求1所述的氮化物半导体晶圆的制造方法，其特征在于，
通过气相沉积使所述氮化物半导体薄膜生长后，对所述硅单晶基板的与使所述氮化物半导体薄膜生长的面相反的面进行抛光，将所述硅单晶基板减薄。
3.一种氮化物半导体晶圆，其为在硅单晶基板上具有氮化物半导体薄膜的氮化物半导体晶圆，其特征在于，
所述硅单晶基板的电阻率为1000Ω·cm以上、氧浓度小于1×1017原子/cm3、厚度为1000μm以上。
CN202180055465.5A 2020-08-18 2021-04-08 氮化物半导体晶圆的制造方法及氮化物半导体晶圆 Pending CN116034189A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020137796 2020-08-18
JP2020-137796 2020-08-18
PCT/JP2021/014837 WO2022038826A1 (ja) 2020-08-18 2021-04-08 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ

Publications (1)

Publication Number Publication Date
CN116034189A true CN116034189A (zh) 2023-04-28

Family

ID=80322634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180055465.5A Pending CN116034189A (zh) 2020-08-18 2021-04-08 氮化物半导体晶圆的制造方法及氮化物半导体晶圆

Country Status (6)

Country Link
US (1) US20230279581A1 (zh)
EP (1) EP4202088A1 (zh)
JP (1) JP7142184B2 (zh)
CN (1) CN116034189A (zh)
TW (1) TW202225506A (zh)
WO (1) WO2022038826A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779341B1 (ko) 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법
JP2009117583A (ja) * 2007-11-06 2009-05-28 Oki Electric Ind Co Ltd 窒化物半導体素子の製造方法、窒化物半導体結晶成長基板、結晶成長基板保持基板及び接着材
JP5192785B2 (ja) * 2007-11-21 2013-05-08 新日本無線株式会社 窒化物半導体装置の製造方法
JP5473445B2 (ja) * 2009-07-17 2014-04-16 シャープ株式会社 エピタキシャルウェハ
JP5636183B2 (ja) 2009-11-11 2014-12-03 コバレントマテリアル株式会社 化合物半導体基板
JP5159858B2 (ja) 2010-09-08 2013-03-13 コバレントマテリアル株式会社 窒化ガリウム系化合物半導体基板とその製造方法
JP2012151403A (ja) * 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
JP6588220B2 (ja) * 2015-04-22 2019-10-09 シャープ株式会社 窒化物半導体エピタキシャルウェハおよびその製造方法

Also Published As

Publication number Publication date
WO2022038826A1 (ja) 2022-02-24
EP4202088A1 (en) 2023-06-28
JPWO2022038826A1 (zh) 2022-02-24
JP7142184B2 (ja) 2022-09-26
TW202225506A (zh) 2022-07-01
US20230279581A1 (en) 2023-09-07

Similar Documents

Publication Publication Date Title
CN102549716B (zh) 用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿
WO2020129540A1 (ja) 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
US20220367188A1 (en) Substrate for an electronic device and method for producing the same
JP2009507362A (ja) ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法
KR20040104683A (ko) 고 전압 스위칭 디바이스 및 이의 제조 방법
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
US11705330B2 (en) Substrate for electronic device and method for producing the same
US20230290835A1 (en) Nitride semiconductor wafer and method for producing nitride semiconductor wafer
CN115398042B (zh) 气相生长用的单晶硅基板、气相生长基板以及这些基板的制造方法
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
CN116034189A (zh) 氮化物半导体晶圆的制造方法及氮化物半导体晶圆
WO2023070428A1 (zh) 集成电路、其制备方法、功率放大器及电子设备
KR20160044676A (ko) 탄화규소 기판의 제조방법
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法
WO2023090019A1 (ja) 窒化物半導体基板及び窒化物半導体基板の製造方法
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
CN116798856A (zh) SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT
CN118019883A (zh) 氮化物半导体晶圆的制造方法及氮化物半导体晶圆

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination