JP2012151403A

JP2012151403A - 半導体基板及びその製造方法

Info

Publication number: JP2012151403A
Application number: JP2011010705A
Authority: JP
Inventors: Hisashi Adachi; 尚志足立
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2011-01-21
Filing date: 2011-01-21
Publication date: 2012-08-09

Abstract

【課題】単純な単結晶シリコン基板を出発基板として窒化ガリウム膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供する。
【解決手段】半導体基板１０は、面方位（１１１）を有する単結晶シリコン基板１１と、単結晶シリコン基板１１の最表面を除く表層領域に形成された不完全な絶縁性を有する埋め込み酸化層１２と、単結晶シリコン基板１１の最表面に形成されたバッファ層１３と、バッファ層１３の表面に形成された窒化ガリウム層１４とを備えている。埋め込み酸化層１２は、単結晶シリコン基板１１の表面にドーズ量が５Ｅ＋１４ａｔｏｍｓ／ｃｍ^２以上５Ｅ＋１７ａｔｏｍｓ／ｃｍ^２以下の酸素イオンを注入した後、５００〜１３５０℃で熱処理することにより形成される。
【選択図】図１

Description

本発明は、半導体基板及びその製造方法に関し、特に、窒化ガリウムが成膜されたシリコン基板及びその製造方法に関するものである。

窒化ガリウム等の３族窒化物系化合物半導体は、青色ＬＥＤの材料として利用されているが、耐絶縁性、耐環境性、高周波特性等に優れているため、近年、この特長を活かした電子デバイスの開発が盛んに行われている。中でも、窒化ガリウム（ＧａＮ）は、バンドギャップが大きく、高耐圧・高周波用パワーデバイス材料として注目されている。

パワーデバイス用ＧａＮ基板の出発基板の材料は、ＧａＮの成長温度下で安定であり、しかもＧａＮとの格子定数差が小さいことが必要である。現在実用化されている出発基板としては、サファイヤ（Ａｌ_２Ｏ_３）基板、６Ｈ、４Ｈ炭化珪素（ＳｉＣ）基板等があり、例えば単結晶サファイヤ基板上に有機金属気相成長法（ＭＯＶＰＥ法）等でＧａＮをエピタキシャル成長させる方法が一般的である。

サファイヤ基板はＧａＮと格子定数が異なるため、サファイヤ基板上に直接ＧａＮをエピタキシャル成長させても良好な単結晶膜を得ることはできない。そのため、サファイヤ基板上にＡｌＮ等のバッファ層を低温で成長させ、このバッファ層で格子の歪みを緩和させてからＧａＮを成長させる方法が採用されている。

しかしながら、サファイヤ基板等は加工性が悪く且つ高価であり、大口径の基板も得にくいという問題がある。

この問題を解決する方法として、ＳＯＩ（Silicon On Insulator）基板を出発基板とし、ＳＯＩ層中にイオン注入により歪み緩衝層を形成した後、ＳＯＩ層を炭化熱処理して単結晶ＳｉＣ層を形成し、このＳｉＣ層をＧａＮ膜のバッファ層として使用する方法が提案されている（特許文献１、２参照）。

特開２０１０−４０７３７号公報特開２００７−１２３６７５号公報

しかしながら、バッファ層としての単結晶ＳｉＣ層を形成する場合、水素ガス雰囲気中にプロパンガス等を導入してシリコン基板の表面を１１００℃以下の低温で炭化処理した後、シランガスとプロパンガスを導入して約１２００〜１４００℃の高温で３Ｃ-ＳｉＣ単結晶膜のエピタキシャル成長を行わなければならず、生産性の低下や高温熱処理によるシリコン基板のスリップ転位発生等の問題がある。また、上記方法においては、ＧａＮの成長基板としてＳＯＩ基板を使用しており、基板コストが非常に高いという問題がある。

本発明は上記課題を解決するためになされたものであり、本発明の目的は、ＳＯＩ基板ではなく単純な単結晶シリコン基板を出発基板としてＧａＮ膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することにある。

本願発明者らは、上記課題を解決するため鋭意研究を重ねた結果、単結晶ＳｉＣ層が形成されたＳＯＩ基板を必ずしも用いる必要はなく、酸素イオンの注入によってシリコン基板の最表面を除く表層領域に埋め込み酸化層を形成し、このシリコン基板上にＡｌＮやＡｌＧａＮ等のバッファ層を形成すれば、ＧａＮとの間の格子定数差や熱膨張係数差によるシリコン基板の反りやクラックを抑制できると共に、最終的に転位密度の低いＧａＮ膜を得ることができることを見出した。

本発明はこのような技術的知見に基づくものであり、本発明による半導体基板は、面方位（１１１）を有する単結晶シリコン基板と、前記単結晶シリコン基板の最表面を除く表層領域に形成された不完全な絶縁性を有する埋め込み酸化層と、前記埋め込み酸化層の前記最表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする。

また、本発明による半導体基板の製造方法は、面方位（１１１）を有する単結晶シリコン基板の最表面を除く表層領域に不完全な絶縁性を有する埋め込み酸化層を形成する工程と、前記埋め込み酸化層が形成された前記単結晶シリコン基板の表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする。

本発明によれば、ＳＯＩ基板ではなく単純な単結晶シリコン基板を出発基板としてＧａＮ膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することができる。

本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。本実施形態による半導体基板の製造工程を示す模式図である。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

図１は、本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。

図１に示すように、本実施形態による半導体基板１０は、単結晶シリコン基板１１と、単結晶シリコン基板１１の最表面１１ｓを除く表層領域に形成された不完全な絶縁性を有する埋め込み酸化層１２と、埋め込み酸化層１２の表面に形成されたバッファ層１３と、バッファ層１３の表面に形成されたＧａＮ膜１４とを備えている。

シリコン基板１１は、チョクラルスキー（ＣＺ）法によって引き上げられたシリコンインゴットから切り出された面方位（１１１）のＣＺウェーハである。特に限定されるものではないが、シリコン基板１１は、ｐ型不純物としてのボロン（Ｂ）やｎ型不純物としてのリン（Ｐ）がドープされたものであり、これらの不純物に基づくシリコン基板１１の比抵抗は０．００１Ω・ｃｍ以上１０００Ω・ｃｍ以下であることが好ましく、０．１Ω・ｃｍ以下であることがさらに好ましい。

シリコン基板１１の初期酸素濃度は特に限定されず、一般的に製造可能な酸素濃度の範囲であればよく、４×１０^１７ａｔｏｍｓ／ｃｍ^３以上２．４×１０^１８ａｔｏｍｓ／ｃｍ^３以下である。シリコン基板１１の厚みは、反り対策の観点から厚いものほど良く、シリコン基板の口径にもよるが、好ましくは０．９ｍｍ以上２．５ｍｍ以下である。

埋め込み酸化層１２は、平面的に連続していない（繋がっていない）不完全な酸化膜であり、よって不完全な絶縁性を有する。この酸化膜の不完全性は断面観察によって確認することが可能である。埋め込み酸化層１２は、シリコン基板１１の最表面１１ｓよりも深い位置に形成されており、バッファ層１３及びＧａＮ膜１４の成長時の応力緩和層として機能する。埋め込み酸化層１２は、シリコン基板の表面から深さ０．５μｍ以下の領域に形成されていることが好ましい。埋め込み酸化層１２は、酸素イオンの注入により形成することができるが、そのドーズ量は、ＳＩＭＯＸを作製するために必要なドーズ量よりも低いドーズ量で十分であり、且つ、埋め込み酸化膜を形成するために１３００℃以上で数時間以上での高温熱処理をする必要もないので、製造コストを大幅に低減することができる。具体的には、酸素イオンのドーズ量は５Ｅ＋１４ａｔｍｓ／ｃｍ^２以上５Ｅ＋１７ａｔｍｓ／ｃｍ^２とすることができる。

バッファ層１３は、シリコン基板１１とＧａＮ膜１４との格子定数差を小さくする役割を果たす。バッファ層１３の膜厚は２μｍ程度であればよい。バッファ層１３は、ＡｌＮ層を形成後にＡｌＧａＮバッファ層の濃度を変化させた膜を複数回成長させ、最終的にＧａＮ膜を２μｍ成長させる。

単結晶シリコン基板１１の表面に単結晶ＳｉＣ膜を成膜する従来の方法として、１１００℃以下の温度で水素ガス雰囲気中にプロパンガスなどを導入してシリコン基板の表層のみを炭化（不完全なＳｉＣ膜を形成）後、さらに高温でシランガスとプロパンガスを導入して３Ｃ-ＳｉＣ単結晶膜を成長させる方法が知られている。このＳｉＣ膜は格子定数差が小さくなるためＧａＮ用基板のバッファ層としても利用されるが、生産性の低下や高温熱処理によるスリップの問題などある。

これに対し、本実施形態による半導体基板１０は、シリコン基板１１に酸素イオンを注入して埋め込み酸化層１２を形成し、このシリコン基板１１の表面にＡｌＮ、ＡｌＧａＮ等のバッファ層１３を成長させているので、シリコンとＧａＮとの間の格子定数差や熱膨張係数差をさらに吸収することができる。したがって、ＧａＮの欠陥密度を小さくすることができ、高品質なＧａＮ膜１４を製造することが可能となる。

次に、半導体基板１０の製造方法について説明する。

図２は、半導体基板１０の製造工程を示す模式図である。

上記半導体基板１０の製造では、まず図２（ａ）に示すように、単結晶シリコン基板１１を用意する。単結晶シリコン基板１１は、チョクラルスキー（ＣＺ）法によって引き上げられたシリコンインゴットから切り出された面方位（１１１）のＣＺウェーハを用いることができる。上述の通り、シリコン基板１１の直径は１００ｍｍφ以上、厚みは０．９ｍｍ以上２．５ｍｍ以下、比抵抗は０．００１〜１０００Ω・ｃｍであることが好ましい。比抵抗は、ＣＺ法のシリコン融液に添加するボロン量やｎ型ドーパント量によって調整することができる。

次に、図２（ｂ）に示すように、単結晶シリコン基板１１上に酸素イオン注入層１２ａを形成する。酸素イオン注入層１２ａは、イオンドーピング装置内で３００℃に加熱したシリコン基板の表面に加速度エネルギー１８０〜２２０ＫｅＶ、ドーズ量５Ｅ＋１４〜５Ｅ＋１７／ｃｍ^２の酸素イオンを注入し、さらに室温下にて同様にドーズ量５Ｅ＋１４〜５Ｅ＋１７／ｃｍ^２の酸素イオンを注入することにより形成することができる。

次に、図２（ｃ）に示すように、単結晶シリコン基板１１を熱処理することによって埋め込み酸化層１２形成する。埋め込み酸化層１２は、酸素イオン注入層１２ａが形成されたシリコン基板１１が後述するＭＯＣＶＤ炉内での熱処理を経ることにより顕在化する。埋め込み酸化層１２は、シリコン基板１１に対して上記酸素イオン注入を行った後、熱処理炉にて例えば５００〜１２５０℃の温度範囲で１〜６０分程度の熱処理を行って、ＭＯＣＶＤ炉内での熱処理前に顕在化させてもよい。なお、シリコン基板１１へのクラックの影響や熱処理の生産性等を考慮すると、５００〜１２００℃の温度範囲で３０分以下の熱処理とすることが好ましい。

次に、図２（ｄ）及び（ｅ）に示すように、埋め込み酸化層１２が形成されたシリコン基板１１の表面にバッファ層１３及びＧａＮ膜１４を順次形成する。詳細には、埋め込み酸化層１２が形成されたシリコン基板１１をＭＯＣＶＤ炉に投入し、５００℃以上１１５０℃以下の水素含有雰囲気下でクリーニングを行い、ＡｌＮ膜を形成した後に、Ｇａ濃度を徐々に高濃度に変化させたＡｌＧａＮ膜を複数回成長させる。その後、最終的なＧａＮ膜を２μｍ成長させることにより、本実施形態による半導体基板１０が完成する。

以上説明したように、本実施形態によれば、シリコン基板１１とバッファ層１３との間に応力緩和層としての埋め込み酸化層１２が設けられていることから、バッファ層１３やＧａＮ膜１４の成長時においてシリコン基板１１の反りやクラックを抑制することができ、転位密度が低い良質なＧａＮ膜１４を成膜することができる。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

例えば、上記実施形態においては、バッファ層１３がＡｌＮ膜及びＡｌＧａＮ膜の多層膜であるが、ＡｌＮ又は他の材料からなる単層膜であってもよい。また本発明は、通常のシリコンウェーハの他、ＳＯＩウェーハに適用することも可能である。

［実施例１］
直径１５０ｍｍ、面方位（１１１）、厚み６２５μｍ、初期酸素濃度が１．５×１０^１８ａｔｏｍｓ／ｃｍ^３、比抵抗が１０〜２０Ω・ｃｍに調整されたボロンドープのＣＺウェーハを用意した。

次に、イオンドーピング装置を用いて３００℃に加熱されたウェーハの表面に加速エネルギー２００ＫｅＶ、ドーズ量１Ｅ＋１６／ｃｍ^２の酸素イオンを注入した後、室温下にて同じく５Ｅ＋１５／ｃｍ^２の酸素イオンをさらに注入した。

その後、イオン注入されたＣＺウェーハをＭＯＣＶＤ炉内に搭載し、９５０℃の温度にてＡｌＮ膜を成長させた後、Ｇａ濃度を２０％、５０％、８０％と順次高濃度にしたＡｌＧａＮ膜を成長させ、これによりバッファ層１３を形成した。そして引き続き、１１００℃の温度にてＧａＮ膜を２μｍ成長させて、半導体ウェーハのサンプル＃１を得た。

こうして得られたウェーハサンプル＃１の表面を光学顕微鏡にて観察し、クラックの測定を行った結果、外周部の全周にクラックが発生していたが、その長さは０．５ｍｍ以下であった。また、ウェーハの反りを測定した結果、ウェーハの反りは２５μｍ以下であった。

［実施例２］
実施例１と同一特性を有するＣＺウェーハを用意し、加熱温度３００℃、加速エネルギー１５０ＫｅＶ、ドーズ量１Ｅ＋１５／ｃｍ^２の酸素イオンを注入した後、このウェーハを１０００℃で1時間熱処理した。その後、実施例１と同一条件下でバッファ層１３及びＧａＮ膜１４を形成し、半導体ウェーハのサンプル＃２を得た。その後、得られたサンプル＃２に対して、実施例１と同様の評価を行った。その結果、サンプル＃２の外周部に発生したクラックの長さは０．５ｍｍ以下であった。また、ウェーハの反りは２５μｍ以下であった。

［比較例１］
実施例１と同一特性を有するＣＺウェーハを用意し、このウェーハに酸素イオン注入を行うことなく、バッファ層１３及びＧａＮ膜１４の成膜のみを行った。すなわち、ウェーハをＭＯＣＶＤ炉内に搭載後、９５０℃の温度にてＡｌＮ膜を形成した後に２０％Ｇａ濃度のＡｌＧａＮ膜を形成し、順次５０％、８０％と高濃度のＡｌＧａＮ膜を成長させた。引き続きＧａＮ膜を１１００℃にて２μｍ成長させて、埋め込み酸化層のない半導体基板のサンプル＃３を得た。その後、得られたウェーハサンプル＃３に対して、実施例１と同様の評価を行った。その結果、外周部の全周に長さ１〜２ｍｍのクラックが発生していた。また、ウェーハの反りを測定した結果、ウェーハの反りは４５μｍであった。

１０半導体基板
１１単結晶シリコン基板
１１ｓ単結晶シリコン基板の最表面
１２埋め込み酸化層
１２ａ酸素イオン注入層
１３バッファ層
１４窒化ガリウム（ＧａＮ）膜

Claims

面方位（１１１）を有する単結晶シリコン基板と、前記単結晶シリコン基板の最表面を除く表層領域に形成された不完全な絶縁性を有する埋め込み酸化層と、前記単結晶シリコン基板の前記最表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする半導体基板。
前記埋め込み酸化層は、前記単結晶シリコン基板の前記最表面から深さ０．５μｍ以下の領域に形成されていることを特徴とする請求項１に記載の半導体基板。
面方位（１１１）を有する単結晶シリコン基板の表面の直下に不完全な埋め込み酸化層を形成する工程と、前記埋め込み酸化層が形成された前記単結晶シリコン基板の前記最表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
前記埋め込み酸化層を形成する工程は、前記単結晶シリコン基板の表面に酸素イオンを注入する工程と、前記酸素イオンが注入された前記単結晶シリコン基板を５００〜１３５０℃で熱処理する工程を含むことを特徴とする請求項３に記載の半導体基板の製造方法。
前記酸素イオンを注入する工程は、前記酸素イオンのドーズ量が５Ｅ＋１４ａｔｏｍｓ／ｃｍ^２以上５Ｅ＋１７ａｔｏｍｓ／ｃｍ^２以下であることを特徴とする請求項４に記載の半導体基板の製造方法。