KR20150114461A - 탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법 - Google Patents

탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150114461A
KR20150114461A KR1020157016220A KR20157016220A KR20150114461A KR 20150114461 A KR20150114461 A KR 20150114461A KR 1020157016220 A KR1020157016220 A KR 1020157016220A KR 20157016220 A KR20157016220 A KR 20157016220A KR 20150114461 A KR20150114461 A KR 20150114461A
Authority
KR
South Korea
Prior art keywords
silicon carbide
carbide semiconductor
semiconductor substrate
substrate
manufacturing
Prior art date
Application number
KR1020157016220A
Other languages
English (en)
Inventor
준 겐바
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20150114461A publication Critical patent/KR20150114461A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

탄화규소 기판을 준비하는 공정(S11)과, 탄화규소 기판 상에, 제1 원료 가스를 이용하여 제1 탄화규소 반도체층을 형성하는 공정(S12)과, 제1 탄화규소 반도체층 상에, 제2 원료 가스를 이용하여 제2 탄화규소 반도체층을 형성하는 공정(S13)을 포함하고, 제1 탄화규소 반도체층을 형성하는 공정(S12) 및 제2 탄화규소 반도체층을 형성하는 공정(S13)에서는, 도펀트 가스로서 암모니아 가스를 이용하고, 또한, 제1 원료 가스 중의 규소 원자수에 대한 탄소 원자수의 비 C/Si가 1.6 이상 2.2 이하인 원료 가스를 이용한다.

Description

탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE}
본 발명은 탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법에 관한 것으로, 특히, 불순물 농도가 높은 탄화규소 반도체 기판을 용이하게 제조할 수 있는 탄화규소 반도체 기판의 제조 방법 및 상기 탄화규소 반도체 기판을 이용하여 실시되는 탄화규소 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 장치의 고내압화, 저손실화 등을 가능하게 하기 위해서, 반도체 장치를 구성하는 재료로서 탄화규소(SiC)의 채용이 진행되고 있다. 탄화규소는, 종래부터 반도체 장치를 구성하는 재료로서 널리 이용되고 있는 규소에 비해 밴드갭이 큰 와이드 밴드갭 반도체이다. 그 때문에, 반도체 장치를 구성하는 재료로서 탄화규소를 채용함으로써, 반도체 장치의 고내압화, 온저항의 저감 등을 달성할 수 있다. 또한, 탄화규소를 재료로서 채용한 반도체 장치는, 규소를 재료로서 채용한 반도체 장치에 비해, 고온 환경하에서 사용된 경우의 특성의 저하가 작다고 하는 이점도 갖고 있다.
탄화규소는, 불순물의 확산 계수가 매우 낮기 때문에, 열확산 처리에 의해 불순물의 도핑을 행하는 것은 곤란하다. 탄화규소 재료에 활성 영역을 형성하는 방법으로서, 에피택셜 성장층에 이온 주입하는 방법이나, 도펀트 가스에 의한 불순물 첨가를 수반한 에피택셜 성장 방법이 존재한다[예컨대, 일본 특허 공개 제2002-280573호 공보(특허문헌 1) 참조].
일반적으로, 탄화규소 기판 상에 있어서, n형의 에피택셜층을 성장시키는 경우에는, 도펀트 가스로서 질소(N2) 가스가 이용된다. 이때의 성장 온도는, 일반적으로 1400℃ 이상 1700℃ 이하 정도이다.
그러나, 질소 분자는 질소 원자간의 3중 결합을 포함한다. 그 때문에, 질소 분자를 열분해시켜, 활성종으로서 질소 원자를 탄화규소 에피택셜층 중에 도입하는 것은 어렵다.
특허문헌 1: 일본 특허 공개 제2002-280573호 공보
탄화규소 에피택셜층 중에의 질소 원자의 도입량을 증가시켜, 탄화규소 에피택셜층의 불순물 농도를 높이는 방법으로서, 에피택셜 성장시에 사용하는 원료 가스의 규소(Si) 원자의 원자수에 대한 탄소(C) 원자의 원자수의 비(C/Si비)를 낮추는 방법이 고려된다.
일반적으로, 도펀트 가스로서 N2 가스를 이용하여 n형 탄화규소막의 에피택셜 성장을 행할 때, 원료 가스에서의 규소(Si)에 대한 탄소(C)의 비율 C/Si가 1.0 이상 1.5 이하 정도가 되는 조건에서 행해지고 있다. 이것은, 도펀트 가스로서 N2 가스를 이용한 경우이며, C/Si비가 1.5보다 큰 경우에는 N이 불순물로서 에피택셜층 중에 충분히 첨가되기 어렵기 때문이다. 또한, 도펀트 가스로서 N2 가스를 이용한 경우이며, C/Si비가 1.0보다 낮은 경우에는, N을 활성종으로서 에피택셜층 중에 충분히 첨가할 수 있는 한편, 성장시킨 에피택셜층의 모폴로지(morphology)가 악화된다고 생각되고 있기 때문이다.
따라서, 탄화규소 에피택셜층의 불순물 농도를 높이기 위해서, 상기 종래의 값보다 더욱 C/Si비를 낮춘 원료 가스를 이용하여 에피택셜 성장시킨 경우에는, 얻어지는 탄화규소 에피택셜층의 모폴로지는 더욱 악화된다고 생각된다.
본 발명은 상기와 같은 과제를 해결하기 위해서 이루어진 것이다. 본 발명의 주된 목적은, 불순물 농도가 높은 n형의 탄화규소 에피택셜막을 구비하고, 또한, 양호한 모폴로지를 갖는 탄화규소 반도체 기판을 용이하게 제조할 수 있는 탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명자들은 상기 과제를 해결하기 위해서 예의 연구를 거듭한 결과, 도펀트 가스로서 암모니아(NH3) 가스를 이용하고, 또한, Si 원자의 원자수에 대한 C 원자의 원자수의 비 C/Si를 1.6 이상 2.2 이하인 원료 가스를 이용하여 n형의 탄화규소 에피택셜층을 성장시킴으로써, 높은 불순물 농도를 갖는 n형의 탄화규소 에피택셜막을 구비하고, 또한, 양호한 모폴로지를 갖는 탄화규소 반도체 기판을 제조할 수 있는 것을 발견하였다.
본 발명의 탄화규소 반도체 기판의 제조 방법은, 탄화규소 기판을 준비하는 공정과, 탄화규소 기판 상에, 제1 원료 가스를 이용하여 제1 탄화규소 반도체층을 형성하는 공정과, 제1 탄화규소 반도체층 상에, 제2 원료 가스를 이용하여 제2 탄화규소 반도체층을 형성하는 공정을 포함하고, 제1 탄화규소 반도체층을 형성하는 공정 및 제2 탄화규소 반도체층을 형성하는 공정에서는, 도펀트 가스로서 암모니아 가스를 이용하고, 또한, 제1 원료 가스 중의 규소 원자수에 대한 탄소 원자수의 비 C/Si가 1.6 이상 2.2 이하인 원료 가스를 이용한다.
이에 의해, 본 발명의 탄화규소 반도체 기판의 제조 방법은, 높은 불순물 농도를 갖는 n형의 탄화규소 에피택셜막을 구비하고, 또한, 양호한 표면 모폴로지를 갖는 탄화규소 반도체 기판을 용이하게 제조할 수 있다.
상기 제1 탄화규소 반도체층의 불순물 농도는, 제2 탄화규소 반도체층의 불순물 농도보다 높다. 상기 제1 탄화규소 반도체층의 두께는, 제2 탄화규소 반도체층의 두께보다 얇다.
본 발명의 탄화규소 반도체 장치의 제조 방법은, 탄화규소 반도체 기판을 준비하는 공정과, 탄화규소 반도체 기판을 가공하는 공정을 포함한다. 탄화규소 반도체 기판을 준비하는 공정에서는, 상기 본 발명의 탄화규소 반도체 기판의 제조 방법에 의해, 탄화규소 반도체 기판이 제조된다.
이에 의해, 높은 불순물 농도를 갖는 n형의 에피택셜막을 구비하는 탄화규소 반도체 기판의 결함이나 모폴로지의 나쁨에 기인한 탄화규소 반도체 장치의 성능 저하를 억제할 수 있고, 탄화규소 반도체 장치를 고수율로 제조할 수 있다.
본 발명의 탄화규소 반도체 기판의 제조 방법에 의하면, 높은 불순물 농도를 갖는 n형의 탄화규소 에피택셜막을 구비하고, 또한, 양호한 모폴로지를 갖는 탄화규소 반도체 기판을 용이하게 제조할 수 있다. 또한, 본 발명의 탄화규소 반도체 장치의 제조 방법에 의하면, 탄화규소 반도체 기판의 결함이나 모폴로지의 나쁨에 기인한 탄화규소 반도체 장치의 성능 저하를 억제할 수 있다.
도 1은 본 실시형태의 탄화규소 반도체 기판의 단면도이다.
도 2는 본 실시형태의 탄화규소 반도체 기판의 제조 방법의 흐름도이다.
도 3은 본 실시형태의 탄화규소 반도체 기판의 제조법에 이용하는 기상 에피택셜 성장 장치의 개략도이다.
도 4는 본 실시형태의 탄화규소 반도체 장치의 제조 방법의 흐름도이다.
도 5는 본 실시예의 실시예 시료를 미분 간섭 현미경으로 관찰한 상(像)이다.
도 6은 본 실시예의 비교예 시료 1을 미분 간섭 현미경으로 관찰한 상이다.
도 7은 본 실시예의 비교예 시료 2를 미분 간섭 현미경으로 관찰한 상이다.
이하, 본 발명의 실시형태에 따른 탄화규소 반도체 기판의 제조 방법에 대해 설명한다. 본 실시형태에 따른 탄화규소 반도체 기판의 제조 방법은, 탄화규소 기판 상에, 불순물 농도가 상이한 복수의 탄화규소 에피택셜층을 적층시켜, 탄화규소 반도체 기판을 제조하는 방법이다. 먼저, 도 1을 참조하여, 본 실시형태에 따른 탄화규소 반도체 기판(10)에 대해 설명한다. 본 실시형태에 따른 탄화규소 반도체 기판(10)은, 탄화규소 기판(1)과, 탄화규소 기판(1) 상에 형성된 탄화규소로 이루어지는 버퍼층(2)과, 버퍼층(2) 상에 형성된 탄화규소로 이루어지는 드리프트층(3)을 구비한다.
탄화규소 기판(1)은, 예컨대 단결정 탄화규소로 이루어진다. 단결정 탄화규소는, 예컨대 육방정(六方晶)의 결정 구조를 갖고 있다. 탄화규소 기판(1)은 주표면(1A)을 포함하고 있다.
버퍼층(2)은, 탄화규소 기판(1)의 주표면(1A) 상에 형성되어 있다. 버퍼층(2)은, 도전형이 n형이며, 그 두께는 0.5 ㎛이다. 버퍼층(2)에서의 n형의 불순물 농도는, 1×1018 ㎝-3 정도이다. 버퍼층(2)은 주표면(2A)을 포함하고 있다.
드리프트층(3)은, 버퍼층(2) 상에 형성되어 있다. 드리프트층(3)은, 도전형이 n형이며, 그 두께는 10 ㎛이다. 드리프트층(3)에서의 n형의 불순물 농도는, 7×1015 ㎝-3 정도이다. 드리프트층(3)은 주표면(3A)을 포함하며, 상기 주표면(3A)이 탄화규소 반도체 기판(10)의 주표면이 된다.
다음으로, 도 1 및 도 2를 참조하여, 상기 탄화규소 반도체 기판을 제조하기 위한, 본 실시형태의 탄화규소 반도체 기판의 제조 방법을 설명한다. 상기 탄화규소 반도체 기판의 제조 방법은, 탄화규소 기판을 준비하는 공정(S11)과, 탄화규소 기판 상에, 제1 원료 가스를 이용하여 버퍼층을 형성하는 공정(S12)과, 버퍼층 상에, 제2 원료 가스를 이용하여 드리프트층을 형성하는 공정(S13)을 포함한다.
먼저, 공정(S11)에서는, 탄화규소 기판(1)을 준비한다. 탄화규소 기판(1)은 단결정 탄화규소로 이루어진다. 탄화규소 기판(1)은 두께가 350 ㎛인 원판 형상이다.
다음으로, 공정(S12)에서는, 앞선 공정(S11)에서 준비한 탄화규소 기판(1) 상에, 기상 에피택셜 성장 장치를 이용하여 버퍼층(2)을 형성한다. 도 3을 참조하여, 본 실시형태에서는, 기상 에피택셜 성장 장치로서, CVD(Chemical Vapor Deposition) 장치(100)를 이용한다. CVD 장치(100)에 있어서, 기판 홀더(11)는, 그 주위가 유도 가열용 코일(12)과, 석영관(13)과, 단열재(14)와, 발열체(15)에 의해 둘러싸여 있다. 구체적으로는, 발열체(15)는 중공 구조이며, 내부에 반응실을 형성하고 있다. 기판 홀더(11)는, 발열체(15)의 내부에 설치되며, 예컨대, 탄화규소 기판(1)을 배치했을 때에 그 주표면(1A)이 반응실 표면과 동일 평면이 되도록 형성되어 있다. 단열재(14)는, 발열체(15)의 외주측을 둘러싸도록 배치되어 있다. 석영관(13)은, 단열재(14)의 외주측을 둘러싸도록 배치되어 있다. 유도 가열용 코일(12)은, 복수의 코일 부재를 포함하며, 예컨대, 석영관(13)의 외주측을 권회(卷回)하도록 설치되어 있다. 유도 가열용 코일(12)을 고주파 코일로 하고 이것에 고주파 전류를 흘리면, 전자 유도 작용에 의해, 발열체(15)는 유도 가열된다. 이에 의해, 탄화규소 기판(1) 및 탄화규소 기판(1)에 공급되는 원료 가스 등을 정해진 온도로 가열할 수 있다.
먼저, CVD 장치(100) 내에 설치된 기판 홀더(11)에, 탄화규소 기판(1)을 배치한다. 다음으로, CVD 장치(100) 내에 배관(16)을 통해, 수소(H2)를 포함하는 캐리어 가스와, 모노실란(SiH4), 프로판(C3H8) 및 암모니아(NH3) 등을 포함하는 원료 가스를 도입한다. 이때, 어느 쪽의 가스도, 탄화규소 기판(1)의 주표면(1A) 상에 공급되는 시점에서 충분히 열분해되어 있도록 반응실 내에 도입된다. 또한, 각 가스는, CVD 장치(100)의 반응실 내에 도입하기 전에 혼합되어 있어도 좋고, CVD 장치(100)의 반응실 내에서 혼합되어도 좋다.
기판 홀더(11) 상에 배치된 탄화규소 기판(1)이, 가열되면서, 상기 캐리어 가스 및 원료 가스의 공급을 받음으로써, 주표면(1A) 상에 질소(N) 원자가 도핑된 에피택셜 성장막인 버퍼층(2)이 형성된다. 구체적으로는, 성장 온도 1500℃ 이상 1650℃ 이하, 압력 8×103 ㎩ 이상 12×103 ㎩ 이하의 조건하에서 버퍼층(2)을 형성한다. 이때, NH3 가스의 유량을 조정함으로써, 버퍼층(2)에서의 n형의 불순물 농도를 1×1018 ㎝-3 정도로 한다. 또한, 버퍼층(2)의 두께는 0.5 ㎛ 정도로 한다.
본 공정(S12)에서 버퍼층(2)의 형성에 이용되는 제1 원료 가스는, Si 원자의 원자수에 대한 C 원자의 원자수의 비(C/Si비)가 1.6 이상 2.2 이하이다. 이것은, C/Si비가 2.2 초과인 원료 가스를 이용한 경우에는, 형성되는 버퍼층(2)에는 결정 결함이 발생하기 때문이다. 또한, C/Si비가 1.6 미만인 원료 가스를 이용한 경우에는, 형성되는 버퍼층(2)에 있어서, N 원자의 백그라운드 농도가 상승하기 때문이다. 한편, N 원자의 백그라운드 농도를 허용할 수 있는 한에 있어서, C/Si비는 1.0 이상으로 해도, 형성되는 버퍼층(2)의 표면 모폴로지를 가질 수 있다. 또한, H 원자의 원자수에 대한 Si 원자의 원자수의 비(Si/H비)는, 0.0002 이상 0.0006 이하이다. 수소 분자의 분자수에 대한 암모니아 분자의 분자수의 비(NH3/H2비)는 2.0×10-8 이상 1.0×10-6 이하이다.
다음으로, 공정(S13)에서는, 앞선 공정(S12)에서 형성한 버퍼층(2) 상에, CVD 장치를 이용하여 드리프트층(3)을 형성한다. 먼저, 반응실 내에, H2를 포함하는 캐리어 가스와, SiH4, C3H8 및 NH3 등을 포함하는 원료 가스를 도입한다. 이때, 어느 쪽의 가스도, 탄화규소 기판(1)의 주표면(1A) 상에 공급되는 시점에서 충분히 열분해되어 있도록 반응실 내에 도입된다.
반응실 내에 배치된 탄화규소 기판(1)이, 가열되면서, 상기 캐리어 가스 및 원료 가스의 공급을 받음으로써, 버퍼층(2) 상에 N 원자가 도핑된 에피택셜 성장막인 드리프트층(3)이 형성된다. 구체적으로는, 성장 온도 1500℃ 이상 1650℃ 이하, 압력 8×103 ㎩ 이상 12×103 ㎩ 이하의 조건하에서 드리프트층(3)을 형성한다. 이때, NH3 가스의 유량을 조정함으로써, 드리프트층(3)에서의 n형의 불순물 농도를 7×1015 ㎝-3 정도로 한다. 또한, 드리프트층(3)의 두께는 10 ㎛ 이상 15 ㎛ 이하 정도로 한다.
본 공정(S13)에서 드리프트층(3)의 형성에 이용되는 제2 원료 가스는, Si 원자의 원자수에 대한 C 원자의 원자수의 비(C/Si비)가 1.6 이상 2.2 이하이다. 이것은, 앞선 공정(S12)에서의 제1 원료 가스와 동등한 이유에 의한다. 또한, 이때 H 원자의 원자수에 대한 Si 원자의 원자수의 비(Si/H비)는, 0.0002 이상 0.0006 이하이다. 수소 분자의 분자수에 대한 암모니아 분자의 분자수의 비(NH3/H2비)는 2.0×10-8 이상 1.0×10-6 이하이다.
본 공정(S13)은, 앞선 공정(S12)에서의 버퍼층(2)의 형성이 종료된 후, 탄화규소 기판(1)이 기판 홀더(11) 상에 설치된 상태인 채로, 원료 가스의 유량이나 분압을 변경함으로써, 앞선 공정(S12)과 연속해서 실시해도 좋다. 즉, 본 실시형태의 탄화규소 반도체 기판의 제조 방법에서는, 제1 원료 가스와 제2 원료 가스는, 포함되는 가스종은 동일하고, 가스의 유량이나 분압이 상이하다. 그 때문에, 버퍼층(2)과 드리프트층(3)을 용이하게 연속 성장시킬 수 있다.
본 실시형태의 탄화규소 반도체 기판의 제조 방법에 있어서 특히 중요한 것은, 공정(S12)에서 이용하는 제1 원료 가스 및 공정(S13)에서 이용하는 제2 원료 가스의 C/Si비이다.
C/Si비가 높은 원료 가스를 이용한 경우에는, 형성되는 탄화규소 에피택셜층의 모폴로지는 양호해지지만, 상기 탄화규소 에피택셜층 중에의 N 원자의 도핑량은 제한된다. 따라서, C/Si비가 높은 원료 가스를 이용한 경우에는, 고불순물 농도의 탄화규소 에피택셜층을 형성하는 것은 곤란하다.
한편, C/Si비가 낮은 원료 가스를 이용한 경우에는, N 원자가 보다 고농도로 도핑 형성된 탄화규소 에피택셜층을 형성할 수 있으나, 상기 탄화규소 에피택셜층의 모폴로지는 악화된다. 따라서, C/Si비가 낮은 원료 가스를 이용한 경우에는, 양호한 모폴로지를 갖는 탄화규소 에피택셜층을 형성하는 것은 곤란하다.
종래의 탄화규소 반도체 기판의 제조 방법에서는, 도펀트 가스로서 N2 가스를 이용하고, 또한, 불순물 농도에 관계없이 C/Si비가 1.0 이상 1.5 이하인 원료 가스를 이용하여 각 탄화규소 에피택셜층을 형성한다. 그러나, 도펀트 가스에 이용되는 질소 분자는 질소 원자간의 3중 결합을 포함한다. 그 때문에, 질소 분자를 열분해시켜, 활성종으로서 질소 원자를 탄화규소 에피택셜층 중에 도입하는 것은 어렵다. 또한, 탄화규소 기판의 주표면(1A) 상에, 면내 균일하게 N 원자를 도핑하는 것은 더욱 곤란하다. 한편, 얻어지는 탄화규소 반도체 기판의 모폴로지는 나쁘며, 결함이 다수 존재한다. 종래의 방법으로 C/Si비가 1.0 이상 1.5 이하인 원료 가스를 이용하여 각 탄화규소 에피택셜층을 형성한 경우에는, 질소 원자의 도입량은 최대 2×1018 ㎝-3 정도로 할 수 있으나, 상기 탄화규소 에피택셜층은 결함을 다수 포함한 것이 된다.
즉, 도펀트 가스로서 N2를 이용하는 종래의 탄화규소 반도체 기판의 제조 방법에서는, 현재 상태보다 높은 불순물 농도를 갖는 n형의 탄화규소 에피택셜층을 형성하기 위해서 원료 가스의 C/Si비를 낮게 내리면, 얻어지는 탄화규소 반도체 기판의 모폴로지가 더욱 악화되어 버린다. 한편, 현재 상태보다 모폴로지를 개선하기 위해서, 원료 가스의 C/Si비를 높게 올리면, 높은 불순물 농도를 갖는 n형의 탄화규소 에피택셜층을 구비하는 탄화규소 반도체 기판을 제조하는 것은 보다 곤란해진다.
그래서, 본 실시형태의 탄화규소 반도체 기판의 제조 방법에서는, 도펀트 가스로서 NH3를 이용하고, 또한, C/Si비가 종래의 탄화규소 반도체 기판의 제조 방법과 비교해서 높은 원료 가스를 이용한다.
NH3는 열분해에 요하는 온도가 N2와 비교해서 낮고, 탄화규소 에피택셜층을 형성할 때의 일반적인 성장 온도(상기 1400℃∼1700℃ 정도)에서 용이하게 분해된다. 그 때문에, 탄화규소 에피택셜층에 N 원자를 활성종으로서 도입하는 것이 용이하다. 그 결과, 종래의 탄화규소 반도체 기판의 제조 방법과 비교해서 C/Si비를 높게 올려도, 상기 종래의 제조 방법과 비교해서 높은 불순물 농도의 탄화규소 에피택셜층을 형성할 수 있다. 구체적으로는, C/Si비를 1.6 이상 2.2 이하로 해도, 2×1018 ㎝-3 정도의 높은 불순물 농도를 갖는 탄화규소 에피택셜층을 형성할 수 있다. 또한, C/Si비를 종래의 탄화규소 반도체 기판의 제조 방법과 비교해서 높게 올릴 수 있기 때문에, 종래보다 양호한 모폴로지를 갖는 탄화규소 반도체 기판을 제작할 수 있다.
또한, 전술한 바와 같이, 종래의 탄화규소 반도체 기판의 제조 방법과 같이 도펀트 가스로서 N2 가스를 이용한 경우에는, 높은 불순물 농도의 탄화규소 에피택셜층을 형성하기 위해서 C/Si비를 낮게 내리는 것이 바람직하지만, 한편으로 모폴로지가 악화된다. 그 때문에, 탄화규소 반도체 기판에 있어서, 높은 불순물 농도의 탄화규소 에피택셜층을 최상층에 형성하는 것은, 모폴로지의 관점에서 곤란하였다. 이 경우, C/Si비를 높게 올린 원료 가스로 형성한 낮은 불순물 농도의 탄화규소 에피택셜층을, 상기 높은 불순물 농도의 탄화규소 에피택셜층의 상층에 형성함으로써, 탄화규소 반도체 기판의 모폴로지의 악화를 억제할 필요가 있었다.
이에 비해, 본 실시형태의 탄화규소 반도체 기판의 제조 방법은, C/Si비가 높은 원료 가스를 이용하여 높은 불순물 농도의 탄화규소 에피택셜층을 형성할 수 있기 때문에, 상기 탄화규소 에피택셜층은 양호한 모폴로지를 가질 수 있다. 그 때문에, 본 실시형태의 탄화규소 반도체 기판의 제조 방법에 의하면, 모폴로지의 관점에서 제한을 부과하지 않고, 임의의 구성의 탄화규소 반도체 기판을 제작할 수 있다.
또한, 상대적으로 높은 불순물 농도의 탄화규소 에피택셜층과, 상대적으로 낮은 불순물 농도의 탄화규소 에피택셜층을 적층하여 형성하는 경우에, C/Si비가 동일한 원료 가스를 이용할 수 있기 때문에, NH3 가스의 유량 이외의 성장 조건을 변경하지 않고 연속 성장시킬 수도 있다.
이상과 같이, 본 실시형태의 탄화규소 반도체 기판의 제조 방법은, 도펀트 가스에 N2 가스를 이용하고, 또한, 상기 탄화규소 에피택셜층의 성장에 이용하는 원료 가스의 C/Si비를 1.6 이상 2.2 이하로 함으로써, 고불순물 농도의 탄화규소 에피택셜층을 구비하면서, 결정 결함이 적고, 또한 양호한 모폴로지를 갖는 탄화규소 반도체 기판을 용이하게 제조할 수 있다.
본 실시형태의 탄화규소 반도체 기판은, 제1 탄화규소 반도체층으로서, 두께 0.5 ㎛이고, 불순물 농도가 1×1018 ㎝-3인 버퍼층(2), 제2 탄화규소 반도체층으로서, 두께 10 ㎛이고, 불순물 농도가 7×1015 ㎝-3인 드리프트층(3)으로 구성되지만, 이것으로 한정되지는 않는다. 예컨대, 불순물 농도가 2×1018 ㎝-3 이하 정도인 고불순물 농도층 위에, 불순물 농도가 1×1014 ㎝-3 이상 5×1015 ㎝-3 이하 정도인 저불순물 농도층을, 두께 20 ㎛로 하여 적층한 구성으로 해도 좋다. 이렇게 해도, 상기 C/Si비가 동일한 원료 가스를 이용하여, 양호한 모폴로지를 갖는 탄화규소 반도체 기판을 얻을 수 있다.
또한, 본 실시형태의 탄화규소 반도체 기판은, 탄화규소 기판 상에 불순물 농도가 상이한 2층이 적층된 구조를 갖고 있으나, 탄화규소 기판 상에 불순물 농도가 상이한 3층 이상이 임의의 구성으로 적층된 구조여도 좋다. 이렇게 해도, 종래의 탄화규소 반도체 기판의 제조 방법에 의해 얻어지는 탄화규소 반도체 기판과 비교해서, 높은 불순물 농도를 갖는 탄화규소 에피택셜층을 구비하고, 또한 결정 결함이 적고, 양호한 모폴로지를 갖는 탄화규소 반도체 기판을 얻을 수 있다.
또한, 본 실시형태의 탄화규소 반도체 기판의 제조 방법에서는, 기상 에피택셜 성장 장치로서, CVD(Chemical Vapor Deposition) 장치를 이용하였으나, 이것으로 한정되지는 않는다. 탄화규소 에피택셜층을 기상 성장법에 의해 형성할 수 있는 임의의 장치를 이용할 수 있다.
한편, 탄화규소 에피택셜층의 형성 공정에 있어서, 성장 온도를 올리는 것에 의해서도, 모폴로지를 개선할 수 있다. 성장 온도에 의해 모폴로지를 개선하기 위해서는, 성장 온도를 1700℃ 이상의 고온 조건으로 할 필요가 있다. 그러나, 성장 온도를 1700℃ 이상으로 해도, 형성되는 탄화규소 에피택셜층은 결정 결함을 포함하고, 또한 에피택셜 성장 장치의 열화가 진행된다고 하는 문제가 있었다. 본 실시형태의 탄화규소 반도체 기판의 제조 방법은, 종래의 탄화규소 반도체 기판의 제조 방법과 비교해서, 성장 온도를 높이지 않고, 양호한 모폴로지를 갖는 탄화규소 반도체 기판을 얻을 수 있다.
본 실시형태의 탄화규소 반도체 기판의 제조 방법에서는, 공정(S12) 및 공정(S13)에서, 모두 성장 온도를 1500℃ 이상 1650℃ 이하로 하는 것이 바람직하다. 상기 온도 범위로 함으로써, 보다 확실하게 결함의 발생을 억제하여, 표면 모폴로지가 양호한 탄화규소 반도체 기판을 얻을 수 있다.
다음으로, 도 4를 참조하여, 본 실시형태의 탄화규소 반도체 장치의 제조 방법에 대해 설명한다. 본 실시형태의 탄화규소 반도체 장치의 제조 방법은, 탄화규소 반도체 기판을 준비하는 공정(S10)과, 탄화규소 반도체 기판을 가공하는 공정(S20)을 포함한다.
공정(S10)에서는, 본 실시형태의 탄화규소 반도체의 제조 방법에 의해 탄화규소 반도체 기판을 제조한다. 이에 의해, 양호한 모폴로지를 갖는 탄화규소 반도체 기판을 준비할 수 있다.
공정(S20)에서는, 앞선 공정(S10)에서 준비된 탄화규소 반도체 기판을 가공하여, 탄화규소 반도체 장치를 제조한다. 구체적으로는, 탄화규소 반도체 기판에, 이온 주입 공정, 트렌치 형성 공정, 성막(成膜) 공정, 전극 형성 공정 등을 실시함으로써, 탄화규소 반도체 장치가 제조된다. 이에 의해, 상기 탄화규소 반도체 장치는, 탄화규소 반도체 기판이 구비하는 높은 불순물 농도의 탄화규소 에피택셜층을 유효하게 활용할 수 있다. 또한, 탄화규소 반도체 기판의 결함이나 모폴로지의 나쁨에 기인한 탄화규소 반도체 장치의 성능 저하를 억제할 수 있고, 탄화규소 반도체 장치를 고수율로 제조할 수 있다.
(실시예)
이하, 본 발명의 실시예에 대해 설명한다.
1. 평가 시료
(i) 실시예 시료
먼저, 외부 직경이 4 인치이고 두께가 350 ㎛인 탄화규소 기판을 준비하였다.
다음으로, CVD 장치를 이용하여, 상기 탄화규소 기판의 주표면 상에 탄화규소 에피택셜층을 성장시키고, 불순물 농도가 1.0×1018 ㎝-3인 버퍼층을 두께 0.5 ㎛ 형성하였다. 이때, CVD 장치의 반응실에는, H2를 포함하는 캐리어 가스와, SiH4, C3H8 및 NH3를 포함하는 원료 가스를, C/Si비가 1.9, Si/H가 0.0004, NH3/H2가 1×10-5 ㎝-3가 되는 조건으로 도입하였다. NH3의 유량은 0.05 sccm으로 하였다. 성장실 내의 압력은 8×103 ㎩ 이상 12×103 ㎩ 이하로 하고, 성장 온도는 1580℃로 하였다.
계속해서, 상기 CVD 장치를 이용하여, 동일한 가스 및 동일한 압력 온도 조건으로, NH3의 유량을 0.05 sccm으로 하여, 버퍼층의 주표면 상에 드리프트층을 형성하였다. 드리프트층은, 불순물 농도가 7.0×1015 ㎝-3이고, 두께가 10 ㎛로 하였다.
(ii) 비교예 시료 1
상기 실시예 시료 1과 기본적으로는 동일한 구성을 가지며, 동일한 조건으로 제작하였다. 단, 버퍼층과 드리프트층의 형성에 이용한 원료 가스를 C/Si비가 2.5가 되는 조건으로 도입한 점에서 상이하다.
(iii) 비교예 시료 2
상기 실시예 시료 1과 기본적으로 동일한 구성을 가지며, 동일한 조건으로 제작하였다. 단, 버퍼층과 드리프트층의 형성에 이용한 원료 가스를 C/Si비가 1.5가 되는 조건으로 도입한 점에서 상이하다.
이렇게 하여, 각각 C/Si비가 상이한 원료 가스를 이용하여 제작한 3종류의 탄화규소 반도체 기판을 제작하였다.
2. 실험
상기한 바와 같이 하여 얻어진 3종류의 탄화규소 반도체 기판의 표면 모폴로지를, 미분 간섭 현미경을 이용하여 평가하였다. 구체적으로는, 10배의 대물 렌즈와 10배의 접안 렌즈를 이용하여 탄화규소 반도체 기판의 표면을 관찰하였다. 이때의 미분 간섭 현미경에 의해 관찰된 실시예 시료의 상(像)을 도 5에 나타내고, 비교예 시료 1의 상을 도 6에 나타내며, 비교예 시료 2의 상을 도 7에 나타낸다.
3. 결과
도 5에 나타낸 바와 같이, C/Si비를 1.9로 하여 제작된 실시예 시료의 탄화규소 반도체 기판의 표면 모폴로지는 양호하였다. 한편, 도 6에 나타낸 바와 같이, C/Si비를 2.5로 하여 제작된 비교예 시료 1의 탄화규소 반도체 기판은, 주표면에 에치 피트가 확인되었다. 또한, 도 7에 나타낸 바와 같이, C/Si비를 1.5로 하여 제작된 비교예 시료 2의 탄화규소 반도체 기판의 표면 모폴로지는 양호하였으나, C/Si비를 1.9로 하여 제작된 실시예 시료의 탄화규소 반도체 기판 쪽이 보다 양호한 표면 모폴로지를 갖고 있었다. 즉, C/Si비를 1.9로 하여 제작된 탄화규소 반도체 기판은, C/Si비를 1.5 혹은 2.5로 하여 제작된 탄화규소 반도체 기판과 비교해서 양호한 표면 모폴로지를 갖고 있었다.
이상과 같이 본 발명의 실시형태 및 실시예에 대해 설명을 행하였으나, 전술한 실시형태 및 실시예를 여러 가지로 변형하는 것도 가능하다. 또한, 본 발명의 범위는 전술한 실시형태 및 실시예로 한정되지는 않는다. 본 발명의 범위는, 청구의 범위에 의해 나타나며, 청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경을 포함하는 것이 의도된다.
본 발명의 탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법은, 고농도로 질소가 도핑된 탄화규소 에피택셜층을 구비하고, 또한, 양호한 모폴로지를 갖는 탄화규소 반도체 기판이 요구되는 탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법에 특히 유리하게 적용된다.
1: 탄화규소 기판 1A, 2A, 3A: 주표면
2: 버퍼층 3: 드리프트층
10: 탄화규소 반도체 기판 11: 기판 홀더
12: 유도 가열용 코일 13: 석영관
14: 단열재 15: 발열체
16: 배관 100: CVD 장치

Claims (4)

  1. 탄화규소 기판을 준비하는 공정과,
    상기 탄화규소 기판 상에, 제1 원료 가스를 이용하여 제1 탄화규소 반도체층을 형성하는 공정과,
    상기 제1 탄화규소 반도체층 상에, 제2 원료 가스를 이용하여 제2 탄화규소 반도체층을 형성하는 공정을 포함하고,
    상기 제1 탄화규소 반도체층을 형성하는 공정 및 제2 탄화규소 반도체층을 형성하는 공정에서는, 도펀트 가스로서 암모니아 가스를 이용하고, 상기 제1 원료 가스 중의 규소 원자수에 대한 탄소 원자수의 비 C/Si가 1.6 이상 2.2 이하인 원료 가스를 이용하는 것인 탄화규소 반도체 기판의 제조 방법.
  2. 제1항에 있어서, 상기 제1 탄화규소 반도체층의 불순물 농도는, 상기 제2 탄화규소 반도체층의 불순물 농도보다 높은 것인 탄화규소 반도체 기판의 제조 방법.
  3. 제1항에 있어서, 상기 제1 탄화규소 반도체층의 두께는, 상기 제2 탄화규소 반도체층의 두께보다 얇은 것인 탄화규소 반도체 기판의 제조 방법.
  4. 탄화규소 반도체 기판을 준비하는 공정과,
    상기 탄화규소 반도체 기판을 가공하는 공정을 포함하고,
    상기 탄화규소 반도체 기판을 준비하는 공정에서는, 제1항 내지 제3항 중 어느 한 항에 기재된 탄화규소 반도체 기판의 제조 방법에 의해, 상기 탄화규소 반도체 기판이 제조되는 것인 탄화규소 반도체 장치의 제조 방법.
KR1020157016220A 2013-02-07 2013-12-12 탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법 KR20150114461A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-022220 2013-02-07
JP2013022220A JP2014154666A (ja) 2013-02-07 2013-02-07 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
PCT/JP2013/083325 WO2014122854A1 (ja) 2013-02-07 2013-12-12 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20150114461A true KR20150114461A (ko) 2015-10-12

Family

ID=51299458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157016220A KR20150114461A (ko) 2013-02-07 2013-12-12 탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (2) US9368345B2 (ko)
EP (1) EP2955743A4 (ko)
JP (1) JP2014154666A (ko)
KR (1) KR20150114461A (ko)
CN (1) CN104885197B (ko)
TW (1) TW201432793A (ko)
WO (1) WO2014122854A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR102106722B1 (ko) * 2015-07-29 2020-05-04 쇼와 덴코 가부시키가이샤 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법
JP6090552B1 (ja) * 2015-09-29 2017-03-08 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
US10697086B2 (en) * 2015-09-29 2020-06-30 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
WO2017104751A1 (ja) * 2015-12-18 2017-06-22 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
DE112016006385T5 (de) * 2016-02-10 2018-10-18 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
US11373868B2 (en) 2018-12-05 2022-06-28 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide epitaxial substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US5709745A (en) 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
JP4042336B2 (ja) 2001-03-21 2008-02-06 富士電機ホールディングス株式会社 炭化珪素半導体素子
JP4224253B2 (ja) * 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP4463482B2 (ja) * 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
JP4839646B2 (ja) * 2005-03-18 2011-12-21 住友電気工業株式会社 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置
WO2007032214A1 (ja) * 2005-09-14 2007-03-22 The Kansai Electric Power Co., Inc. 炭化珪素半導体素子の製造方法
CN102341893B (zh) * 2009-03-05 2015-03-25 三菱电机株式会社 碳化硅半导体装置的制造方法
JP2011205059A (ja) * 2010-03-01 2011-10-13 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板製造方法及び基板処理装置
US8409352B2 (en) * 2010-03-01 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
JP5648442B2 (ja) * 2010-11-25 2015-01-07 住友電気工業株式会社 炭化珪素半導体
JP2012164790A (ja) * 2011-02-07 2012-08-30 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5897834B2 (ja) * 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP2013110388A (ja) * 2011-10-28 2013-06-06 Hitachi Ltd 半導体装置
US9496345B2 (en) * 2012-07-31 2016-11-15 National Institute Of Advanced Industrial Science And Technology Semiconductor structure, semiconductor device, and method for producing semiconductor structure

Also Published As

Publication number Publication date
TW201432793A (zh) 2014-08-16
US9368345B2 (en) 2016-06-14
JP2014154666A (ja) 2014-08-25
EP2955743A4 (en) 2016-11-02
EP2955743A1 (en) 2015-12-16
US20160254149A1 (en) 2016-09-01
WO2014122854A1 (ja) 2014-08-14
US9633840B2 (en) 2017-04-25
CN104885197A (zh) 2015-09-02
CN104885197B (zh) 2017-05-10
US20150221498A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
US9633840B2 (en) Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP4844330B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
TW201710548A (zh) 形成高ｐ型摻雜鍺錫膜的方法以及包含該等膜的結構和裝置
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
JP6245416B1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
JP5943509B2 (ja) 炭化珪素基板への成膜方法
WO2015170500A1 (ja) ＳｉＣエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
JP2015044727A (ja) ＳｉＣエピタキシャルウエハの製造方法
KR102165614B1 (ko) 에피택셜 웨이퍼
JP2017019679A (ja) 炭化珪素エピタキシャル基板
JP2009277757A (ja) 半導体装置の製造方法
JP2014232799A (ja) 炭化珪素半導体基板の製造方法
US8802546B2 (en) Method for manufacturing silicon carbide semiconductor device
CN117672815A (zh) 一种SiC外延片及其制备方法
JP2015119083A (ja) 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
JP2015042602A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2014103363A (ja) 炭化珪素半導体基板の製造方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
JP2014154587A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US9269572B2 (en) Method for manufacturing silicon carbide semiconductor substrate
KR102339608B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2008288482A (ja) 炭化珪素半導体素子及びその製造方法
CN108699726B (zh) 由碳化硅构成的半导体基板及其制造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination