JP5943509B2 - 炭化珪素基板への成膜方法 - Google Patents

炭化珪素基板への成膜方法 Download PDF

Info

Publication number
JP5943509B2
JP5943509B2 JP2012082344A JP2012082344A JP5943509B2 JP 5943509 B2 JP5943509 B2 JP 5943509B2 JP 2012082344 A JP2012082344 A JP 2012082344A JP 2012082344 A JP2012082344 A JP 2012082344A JP 5943509 B2 JP5943509 B2 JP 5943509B2
Authority
JP
Japan
Prior art keywords
dopant
film
sic
nitrogen
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012082344A
Other languages
English (en)
Other versions
JP2013211500A (ja
Inventor
俵 武志
武志 俵
原田 信介
信介 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2012082344A priority Critical patent/JP5943509B2/ja
Publication of JP2013211500A publication Critical patent/JP2013211500A/ja
Application granted granted Critical
Publication of JP5943509B2 publication Critical patent/JP5943509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

本発明は、炭化珪素基板上への成膜方法に関し、特に、導電型の炭化珪素膜をエピタキシャル成長させる方法に関する。
炭化珪素(以下、「SiC」という)を材料に用いた半導体は、シリコン(以下、「Si」という)の次世代の半導体素子として期待されている。SiC半導体は、従来のSiを材料に用いた半導体素子と比較して、オン状態における素子の抵抗を数百分の1に低減できること、及び、200℃以上のより高温の環境下で使用可能なこと等、様々な利点がある。これは、SiCのバンドギャップがSiに対して3倍程度大きく、絶縁破壊電界強度がSiより1桁近く大きいという材料自体の特性によるものである。
SiCを用いたデバイスとしては、現在までに、ショットキーバリアダイオード、プレーナー型縦型MOSFETが製品化されている。このようなSiCデバイスは、通常4H−SiC基板上に成膜されたエピタキシャルSiC膜から構成されており、半導体デバイスとしての機能を付与するために、前記エピタキシャルSiC膜に、さらに種々のデバイス構造が作りこまれるので、成膜されるエピタキシャルSiC膜の性質、特に膜面内のドーピング濃度の均一性は、最終的な半導体デバイスの特性および良品率を向上させるための重要な要件である。
SiC基板へのエピタキシャル成長プロセスでは、キャリアガスである水素と、Si系原料ガス(例えばモノシランやジクロロシランなど)、C系原料ガス(例えばプロパンやメタンなど)、及びドーパント(n型の場合は窒素やリン、p型の場合はアルミニウムやボロンなど)の原料ガス(窒素、ホスフィン、トリメチルアルミニウム、ジボランなど)を、石英管と断熱材とグラファイト発熱体からなる反応炉内に流し、ドライポンプで6kPa〜12kPaの減圧雰気に制御し、反応炉外周に巻かれた高周波加熱コイルでグラファイト発熱体を1550〜1750℃に誘導加熱し、そこからの熱輻射および伝熱で、基板と基板を支持するサセプタを加熱し、熱CVD法によって基板上にエピタキシャル薄膜を成長させる。
SiC基板へのエピタキシャル成長の場合、ドーピング濃度分布は炉内の温度分布に大きく影響されることが知られており(非特許献1)、また、ドーパント取り込み量の温度依存性は、成長面方位、ドーパントの種類および成長条件(C/Si比)により異なることも知られている(非特許文献2)が、こうしたエピタキシャル膜のドーピング濃度分布は、デバイスの逆方向耐圧、特性オン抵抗といった特性バラツキの原因になり、その均一性改善は常に求められている。
J. Nishio,M. Hasegawa, K Kojima, T. Ohno, Y. Ishida, T.Takahashi, T. Suzuki, T. Tanaka, K. Arai, Journal of Crystal Growth 258 (2003)113-122 K. Kojima, S. Kuroda, H. Okumura,K. Arai. Microelectronic Engineering 83 (2006) 79-81
そこでドーピング濃度分布の均一改善のために、炉内の温度分布を均一にすることが考えられるが、炉内の温度分布は装置固有であり、容易に変えることはできず、ウェハ面内にはドーパント取り込み量の温度依存性に対応したドーピング濃度分布ができていた。
これに対し、炉内の温度分布の与える影響を軽減するために、ウェハをトレーに乗せて炉内で回転させる方法が提案されている。しかしながら、この方式を用いても回転トレーの内部で温度分布が生じるため、ウェハが大口径化するに伴い、温度分布の影響が避けられなくなる。
また、成長条件(C/Si比)を調整して若干の改善はできるが、表面粗さ、表面欠陥密度や膜厚分布などの他の膜特性に影響を与えるために、実用困難なことが多い。
本発明は、こうした現状を鑑みてなされたものであって、前述のSiCエピタキシャル成長プロセスにおいて、ドーピング濃度分布の均一性を改善する方法を提供することを目的とするものである。
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、主たるドーパント(以下、「第1ドーパント」という。)のほかに、これとは取り込まれる原子位置が異なるドーパント(以下、「第2ドーパント」という。)を適量ドープすることにより、第1ドーパントの濃度分布を第2ドーパントの濃度分布で補償して、ドーピング濃度を均一化することができるという知見を得た。
本発明はこれらの知見に基づいて完成に至ったものであり、本発明によれば、以下の発明が提供される。
[1]SiC基板上に導電型のSiC膜をエピタキシャル成長させる方法において、
主たるドーパントである第1のドーパントを含む反応ガスを流しつつ、該第1のドーパントとは取込まれる原子位置が異なる第2のドーパントを、そのエピタキシャル膜中への取込量が、第1のドーパントの膜中への取込量と同量未満になるように流すことにより、ドーピング濃度分布を均一化することを特徴とするエピタキシャルSiC膜の成膜方法。
[2]前記第1のドーパントと前記第2のドーパントの組み合わせが、窒素とアルミニウム、窒素とリン、ボロンとアルミニウム、或いはボロンとリン、の組み合わせから選択されることを特徴とする[1]に記載のエピタキシャルSiC膜の成膜方法。
[3]前記第1ドーパントの取込量が、2.0×1015cm-3以上、5.0×1016cm-3未満である[1]又は[2]に記載のエピタキシャルSiC膜の成膜方法。
方法。
[4][1]〜[3]のいずれかに記載の方法を用いて作成した炭化珪素半導体装置。
本発明によれば、エピタキシャルSiC膜中のドーピング濃度を均一にし、それを用いて作成したデバイスの特性オン抵抗や逆方向耐圧等の特性ばらつきを抑え、歩留まりを向上させることができる。
第1ドーパントと第2ドーパントが異なる導電型の場合の、濃度分布とドーピング濃度分布を表す図。 第1ドーパントと第2ドーパントが同じ導電型の場合の、濃度分布とドーピング濃度分布を表す図。 横型ホットウォール成膜装置の加熱部の概略構成を示す断面図
本発明では、主たる第1ドーパントのほかに、これとは取り込まれる原子位置が異なる第2ドーパントを適量ドープすることにより、第1ドーパントの濃度分布を第2ドーパントの濃度分布で補償して、ドーピング濃度を均一化することを特徴とするものである。
従来の成膜では、主たる導電型のドーパント(上記の場合は第1ドーパント)以外のドーパント(上記の場合は第2ドーパント)は、濃度制御する上での外乱要因とみなされ、できる限り減らす取り組みがなされてきた。
しかし本発明では、第2ドーパントも制御して、一定量ドープすることで、濃度分布の均一性を向上させることが特徴である。
本発明の方法において、上記の第1ドーパントと第2ドーパントとは、SiCに取りこまれる原子位置が異なることが重要である。すなわち、SiCにおいては、例えば、n型のドーパントである窒素とp型のドーパントであるアルミニウムでは、原子半径の違いから、窒素が炭素サイトを置換し、アルミニウムがシリコンサイトを置換するが、n型のドーパントである窒素とp型のドーパントであるボロンとでは、いずれも炭素原子を置換することが知られている。本発明において、同じ原子位置を置換するドーパント同士の場合、原子位置の取り合いを起こし、独立に制御することができなくなってしまう。
本発明において、第1ドーパントと第2ドーパントの具体的な組み合わせは、「窒素とアルミニウム」、「窒素とリン」、「ボロンとアルミニウム」、または「ボロンとリン」である。
本発明において、第1ドーパントと第2ドーパントの選択には、両ドーパントの取り込み量の温度依存性を調べて決める必要がある。
すなわち、第1ドーパント1と第2ドーパント2が異なる導電型の場合は、図1に示すように、両者の温度依存性が同じ傾向で、かつ第2ドーパントの温度依存性が、第1ドーパントよりも大きいことが必要である。また、第1ドーパントと第2ドーパントが同じ導電型の場合は、図2に示すように、第1ドーパントと第2ドーパントの取り込み量の温度依存性が逆の傾向であることが必要である。
なお、図1、2において、横軸は、後述する図3の装置において、回転する円形トレー上に均等間隔で配置した4枚のうちの1つの基板(ウェハ)の中心(0)からの位置(mm)を表しており、+は、円形トレーの外周側の位置であることを意味し、−は、円形トレーの中心側の位置であることを意味している。
上記の各ドーパントの温度依存性は、用いる装置、成膜条件など種々の条件下でそれぞれ異なるので、所望の導電型を有すSiC膜をエピタキシャル成長させるにあたっては、事前に種々の条件下における各ドーパントの温度依存性を調べておくことが必要である。
本発明者らが調べた結果、C面基板上へのエピタキシャル成長を1600〜1700℃、6〜10kPa、C/Si比(Si系原料ガスとC系原料ガスの流量比)1.0〜1.5の範囲においては、アルミニウムの温度依存性が小さく、窒素の温度依存性が大きいことが分かった。
そこで、成長中にアルミニウムをドープする際に、窒素を同時にドープした結果、後述する実施例に示すとおり、p型のドーピング濃度の均一性が大幅に改善した。なお、図3は用いた装置の概略構成を示す断面図であるが、該装置については実施例に記載する。
この際、窒素の取込量は、アルミニウムの取込量未満でなければならない。またC面は元来、窒素を取込易いため、制御できる窒素取込量としては2.0×1015cm-3以上が望ましい。さらにまた、窒素取込量5.0×1016cm-3以上になると、不純物散乱による移動度の低下が懸念されるため、望ましくない。
また今回調べたアルミニウム取り込みの温度依存性は、窒素よりも小さかったが、上記非特許文献1にはC/Si比を0.6まで下げるとアルミニウムの方が取り込みの温度依存性が大きくなることが記載されている。そのような成膜条件の場合は、窒素をドーパント1、アルミニウムをドーパント2とすれば、本発明の方法を用いて、n型のドーピング濃度分布を改善できる。
その場合もアルミニウムの取込量は、窒素の取込量未満でなければならない。また、アルミニウムの取込量としては、制御性の観点から、2.0×1015cm-3以上が望ましい。さらにまた、アルミニウム取込量5.0×1016cm-3以上になると、不純物散乱による移動度の低下が懸念されるため、望ましくない。
なお、本発明の方法に用いる基板は、SiC基板であれば、特に限定されず、例えば、4H−SiC基板、6H−SiC基板等が用いられる。また。エピタキシャル膜を成膜する面も、特に限定されず、C面(000−1)であっても、Si面(0001)であっても良いことはいうまでもない。
以下、本発明を実施例に基づいて説明するが、本発明はこの実施例に限定されるものではない。
本実施例では図3に示す装置を用いて実験をおこなった。
図3に示す装置は、SiCのエピタキシャル膜の成膜装置として一般的な横型ホットウォール成膜装置の加熱部の概略構成を示す断面図である。加熱部は、石英管と、その内側に断熱材(図示せず)を介して配置されたホットウォールからなる反応室、該反応室内に設置されたサセプタ、該サセプタに支持された基板(ウェハ)、及び石英管に巻かれた高周波加熱コイルから構成されている。本実施例に用いた装置では、ウェハを、円形トレー上に均等間隔で4枚配置して炉内で回転させている。
基板(ウェハ)上にSiCエピタキシャル膜を成膜するための反応ガス(矢印)が、図示しない流入口から導入され加熱部に達すると、高周波加熱コイルにより誘導加熱されたホットウォールによって加熱され、反応室空間に置かれたサセプタに取り付けられるウェハ上で、熱CVD法によってエピタキシャルSiC膜が成膜される。
この装置を用いて、Φ3インチの4H−SiC基板のC面(000−1)上に、成膜温度1700℃、成膜圧力10kPa、C/Si比1.2(モノシランガス流量50sccm、プロパンガス流量20sccm)、水素ガス流量100slmの条件で、n型のドーパントである窒素を単独でドープしたところ、トレーの中心から端部の方向に単調増加する濃度分布が得られ、σ/meanで6.4%であることが分かった。
また同様に、TMA(トリメチルアルミニウム)を用いてp型のドーパントであるアルミニウムを単独でドープしたところ、こちらもトレーの中心から端部の方向に単調増加する濃度分布が得られ、σ/meanで12.6%であることが分かった。
そこで、同様の条件下で、p型エピタキシャル膜を成長させる際、p型の第1ドーパントとしてアルミニウムを取り込ませるため、TMA(トリメチルアルミニウム)を0.05sccm流した。この際、同時にn型の第2ドーパントとして窒素を取りませるため、窒素ガスを0.02sccm流した。
トレーの中心から端部の方向のp型ドーピング濃度(Na−Nd)を調べたところ、σ/mean(標準偏差/平均)で3.4%となり、アルミニウム単体の取込量分布よりも大幅に改善していることが分かった。

Claims (1)

  1. SiC基板上に型のSiC膜をエピタキシャル成長させる方法において、
    アルミニウムからなる主たるドーパントである第1のドーパントを含む反応ガスを、取込量が2.0×10 15 cm -3 以上、5.0×10 16 cm -3 未満となるように流しつつ、窒素からなる第2のドーパントを、そのエピタキシャル膜中への取込量が、前記第1のドーパントの膜中への取込量と同量未満になるように流すことを特徴とするエピタキシャルSiC膜の成膜方法。
JP2012082344A 2012-03-30 2012-03-30 炭化珪素基板への成膜方法 Active JP5943509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012082344A JP5943509B2 (ja) 2012-03-30 2012-03-30 炭化珪素基板への成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012082344A JP5943509B2 (ja) 2012-03-30 2012-03-30 炭化珪素基板への成膜方法

Publications (2)

Publication Number Publication Date
JP2013211500A JP2013211500A (ja) 2013-10-10
JP5943509B2 true JP5943509B2 (ja) 2016-07-05

Family

ID=49529067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012082344A Active JP5943509B2 (ja) 2012-03-30 2012-03-30 炭化珪素基板への成膜方法

Country Status (1)

Country Link
JP (1) JP5943509B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127201A (ja) * 2015-01-07 2016-07-11 三菱電機株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP6374354B2 (ja) 2015-06-22 2018-08-15 トヨタ自動車株式会社 SiC結晶の製造方法
JP6857351B2 (ja) * 2017-02-28 2021-04-14 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7185088B1 (ja) 2022-06-02 2022-12-06 昭和電工株式会社 SiC基板及びSiCインゴット
JP7214034B1 (ja) 2022-06-02 2023-01-27 昭和電工株式会社 SiCデバイスの製造方法
JP7185089B1 (ja) 2022-06-02 2022-12-06 昭和電工株式会社 SiC基板及びSiCインゴット
JP7214032B1 (ja) 2022-06-02 2023-01-27 昭和電工株式会社 SiCデバイスの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334214A (ja) * 1993-05-24 1994-12-02 Sharp Corp pn接合型発光ダイオード
JPH07131067A (ja) * 1993-11-08 1995-05-19 Sanyo Electric Co Ltd 炭化ケイ素ウエハの製造方法及び炭化ケイ素発光ダイオード素子の製造方法
JP3647515B2 (ja) * 1995-08-28 2005-05-11 株式会社デンソー p型炭化珪素半導体の製造方法
US6660084B1 (en) * 1999-09-06 2003-12-09 Sixon, Inc. Sic single crystal and method for growing the same
SE520968C2 (sv) * 2001-10-29 2003-09-16 Okmetic Oyj Högresistiv monokristallin kiselkarbid och metod för dess framställning
WO2006017074A2 (en) * 2004-07-07 2006-02-16 Ii-Vi Incorporated Low-doped semi-insulating sic crystals and method
JP2007320790A (ja) * 2006-05-30 2007-12-13 Nippon Steel Corp 炭化珪素単結晶の製造方法、炭化珪素単結晶インゴット及び炭化珪素単結晶基板
JP2011205059A (ja) * 2010-03-01 2011-10-13 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板製造方法及び基板処理装置

Also Published As

Publication number Publication date
JP2013211500A (ja) 2013-10-10

Similar Documents

Publication Publication Date Title
JP5943509B2 (ja) 炭化珪素基板への成膜方法
WO2015114961A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
JP6755524B2 (ja) p型4H−SiC単結晶及びp型4H−SiC単結晶の製造方法
JP6748572B2 (ja) p型SiCエピタキシャルウェハ及びその製造方法
WO2014122854A1 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
WO2017056691A1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP2018108916A (ja) 炭化珪素エピタキシャル基板の製造方法
JP2017019679A (ja) 炭化珪素エピタキシャル基板
JP6915627B2 (ja) 炭化珪素エピタキシャル基板の製造方法
JP2016052961A (ja) 炭化珪素単結晶、及びその製造方法
JP2016154223A (ja) Cvd装置および化合物半導体エピタキシャル基板の製造方法
JP2014232799A (ja) 炭化珪素半導体基板の製造方法
JP2018168052A (ja) 炭化珪素単結晶インゴットの製造方法
JP2015119083A (ja) 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
JP2015042602A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
CN110117814A (zh) 具有低密度c空位缺陷的碳化硅外延的制备方法
JP2014103363A (ja) 炭化珪素半導体基板の製造方法
JP7143638B2 (ja) 炭化珪素エピタキシャル基板の製造方法
JP5648442B2 (ja) 炭化珪素半導体
JP2014166957A5 (ja)
JP5896346B2 (ja) 炭化珪素半導体
JP2014166957A (ja) 炭化珪素半導体およびその製造方法と製造装置
US11453959B2 (en) Crystal growth apparatus including heater with multiple regions and crystal growth method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5943509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250