TW201432793A - 碳化矽半導體基板之製造方法及碳化矽半導體裝置之製造方法 - Google Patents

碳化矽半導體基板之製造方法及碳化矽半導體裝置之製造方法 Download PDF

Info

Publication number
TW201432793A
TW201432793A TW102147259A TW102147259A TW201432793A TW 201432793 A TW201432793 A TW 201432793A TW 102147259 A TW102147259 A TW 102147259A TW 102147259 A TW102147259 A TW 102147259A TW 201432793 A TW201432793 A TW 201432793A
Authority
TW
Taiwan
Prior art keywords
tantalum carbide
carbide semiconductor
semiconductor substrate
substrate
layer
Prior art date
Application number
TW102147259A
Other languages
English (en)
Inventor
Jun Genba
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201432793A publication Critical patent/TW201432793A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

本發明之碳化矽半導體基板之製造方法包括：步驟(S11)，其係準備碳化矽基板；步驟(S12)，其係於碳化矽基板上，使用第1原料氣體形成第1碳化矽半導體層；及步驟(S13)，其係於第1碳化矽半導體層上，使用第2原料氣體形成第2碳化矽半導體層；且於形成第1碳化矽半導體層之步驟(S12)及形成第2碳化矽半導體層之步驟(S13)中，使用氨氣作為摻雜氣體，且使用第1原料氣體中之碳原子數相對於矽原子數之比C/Si為1.6以上且2.2以下之原料氣體。

Description

碳化矽半導體基板之製造方法及碳化矽半導體裝置之製造方法
本發明係關於一種碳化矽半導體基板之製造方法及碳化矽半導體裝置之製造方法，尤其關於一種可容易地製造雜質濃度較高之碳化矽半導體基板的碳化矽半導體基板之製造方法、及使用該碳化矽半導體基板而實施的碳化矽半導體裝置之製造方法。
近年來，為使半導體裝置可高耐壓化、低損失化等，正在發展採用碳化矽(SiC)作為構成半導體裝置之材料。碳化矽為帶隙寬於先前以來廣泛用作構成半導體裝置之材料之矽的寬帶隙半導體。因此，藉由採用碳化矽作為構成半導體裝置之材料，可達成半導體裝置之高耐壓化、導通電阻之降低等。又，採用碳化矽作為材料之半導體裝置與採用矽作為材料之半導體裝置相比，亦有於高溫環境下使用時特性之降低較小之優點。
碳化矽由於雜質之擴散係數極低，故而難以藉由熱擴散處理進行雜質之摻雜。作為於碳化矽材料形成活性區域之方法，存在對磊晶成長層進行離子注入之方法、或伴有利用摻雜氣體之雜質添加之磊晶成長方法(例如參照日本專利特開2002-280573號公報(專利文獻1))。
通常，於在碳化矽基板上使n型之磊晶層成長之情形時，使用氮氣(N2)作為摻雜氣體。此時之成長溫度通常約為1400℃以上且1700℃以下。
然而，氮分子包含氮原子間之三鍵。因此，難以使氮分子熱分 解而將氮原子作為活性物質摻入至碳化矽磊晶層中。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2002-280573號公報
作為增加氮原子向碳化矽磊晶層中之摻入量而提高碳化矽磊晶層之雜質濃度之方法，考慮有降低磊晶成長時所使用之原料氣體之碳(C)原子之原子數相對於矽(Si)原子之原子數之比(C/Si比)的方法。
通常，於使用氮氣作為摻雜氣體而進行n型碳化矽膜之磊晶成長時，於原料氣體中之碳(C)相對於矽(Si)之比率C/Si成為約1.0以上且1.5以下之條件下進行。其原因在於：於使用氮氣作為摻雜氣體之情形時，於C/Si比大於1.5之情形時，N難以作為雜質充分添加至磊晶層中。又，原因在於：認為於使用氮氣作為摻雜氣體之情形時，於C/Si比低於1.0之情形時，雖可將N作為活性物質充分添加至磊晶層中，但成長後之磊晶層之形態變差。
由此，認為於為提高碳化矽磊晶層之雜質濃度而使用C/Si比較上述先前之值進一步降低之原料氣體進行磊晶成長之情形時，所獲得之碳化矽磊晶層之形態進一步變差。
本發明係為了解決如上所述之問題而成者。本發明之主要目的在於提供一種可容易地製造包含雜質濃度較高之n型碳化矽磊晶膜且具有良好形態之碳化矽半導體基板的碳化矽半導體基板之製造方法、及碳化矽半導體裝置之製造方法。
本發明者等人為解決上述問題而反覆努力研究，結果發現：藉由使用氨氣(NH3)作為摻雜氣體，且使用C原子之原子數相對於Si原子 之原子數之比C/Si為1.6以上且2.2以下的原料氣體使n型碳化矽磊晶層成長，可製造包含具有較高雜質濃度之n型碳化矽磊晶膜且具有良好形態之碳化矽半導體基板。
本發明之碳化矽半導體基板之製造方法包括以下步驟：準備碳化矽基板；於碳化矽基板上，使用第1原料氣體形成第1碳化矽半導體層；及於第1碳化矽半導體層上，使用第2原料氣體形成第2碳化矽半導體層；且於形成第1碳化矽半導體層之步驟及形成第2碳化矽半導體層之步驟中，使用氨氣作為摻雜氣體，且使用第1原料氣體中之碳原子數相對於矽原子數之比C/Si為1.6以上且2.2以下之原料氣體。
藉此，本發明之碳化矽半導體基板之製造方法可容易地製造包含具有較高雜質濃度之n型碳化矽磊晶膜且具有良好表面形態之碳化矽半導體基板。
上述第1碳化矽半導體層之雜質濃度高於第2碳化矽半導體層之雜質濃度。上述第1碳化矽半導體層之厚度薄於第2碳化矽半導體層之厚度。
本發明之碳化矽半導體裝置之製造方法包括準備碳化矽半導體基板之步驟、及加工碳化矽半導體基板之步驟。於準備碳化矽半導體基板之步驟中，藉由上述本發明之碳化矽半導體基板之製造方法而製造碳化矽半導體基板。
藉此，可抑制由包含具有較高雜質濃度之n型磊晶膜之碳化矽半導體基板之缺陷或形態之不良導致的碳化矽半導體裝置之性能降低，而能以高良率製造碳化矽半導體裝置。
根據本發明之碳化矽半導體基板之製造方法，可容易地製造包含具有較高雜質濃度之n型碳化矽磊晶膜且具有良好形態之碳化矽半導體基板。又，根據本發明之碳化矽半導體裝置之製造方法，可抑制 由碳化矽半導體基板之缺陷或形態之不良導致的碳化矽半導體裝置之性能降低。
1‧‧‧碳化矽基板
1A、2A、3A‧‧‧主表面
2‧‧‧緩衝層
3‧‧‧漂移層
10‧‧‧碳化矽半導體基板
11‧‧‧基板固持器
12‧‧‧感應加熱用線圈
13‧‧‧石英管
14‧‧‧隔熱材料
15‧‧‧發熱體
16‧‧‧配管
100‧‧‧CVD裝置
圖1係本實施形態之碳化矽半導體基板之剖面圖。
圖2係本實施形態之碳化矽半導體基板之製造方法之流程圖。
圖3係本實施形態之碳化矽半導體基板之製造方法所使用之氣相磊晶成長裝置之概略圖。
圖4係本實施形態之碳化矽半導體裝置之製造方法之流程圖。
圖5係利用微分干涉顯微鏡觀察本實施例之實施例試樣所得之像。
圖6係利用微分干涉顯微鏡觀察本實施例之比較例試樣1所得之像。
圖7係利用微分干涉顯微鏡觀察本實施例之比較例試樣2所得之像。
以下，對本發明之實施形態之碳化矽半導體基板之製造方法進行說明。本實施形態之碳化矽半導體基板之製造方法係於碳化矽基板上積層雜質濃度不同之複數層碳化矽磊晶層而製造碳化矽半導體基板的方法。首先，參照圖1對本實施形態之碳化矽半導體基板10進行說明。本實施形態之碳化矽半導體基板10包括碳化矽基板1、形成於碳化矽基板1上之包含碳化矽之緩衝層2、及形成於緩衝層2上之包含碳化矽之漂移層3。
碳化矽基板1包含例如單晶碳化矽。單晶碳化矽具有例如六方晶之結晶結構。碳化矽基板1包含主表面1A。
緩衝層2係形成於碳化矽基板1之主表面1A上。緩衝層2之導電型為n型，且其厚度為0.5μm。緩衝層2中之n型雜質濃度為1×1018cm-3 左右。緩衝層2包含主表面2A。
漂移層3係形成於緩衝層2上。漂移層3之導電型為n型，且其厚度為10μm。漂移層3中之n型雜質濃度為7×1015cm-3左右。漂移層3包含主表面3A，該主表面3A成為碳化矽半導體基板10之主表面。
其次，參照圖1及2對用以製造上述碳化矽半導體基板的本實施形態之碳化矽半導體基板之製造方法進行說明。該碳化矽半導體基板之製造方法包括：步驟(S11)，其係準備碳化矽基板；步驟(S12)，其係於碳化矽基板上，使用第1原料氣體形成緩衝層；及步驟(S13)，其係於緩衝層上，使用第2原料氣體形成漂移層。
首先，於步驟(S11)中準備碳化矽基板1。碳化矽基板1包含單晶碳化矽。碳化矽基板1為厚度350μm之圓板形狀。
其次，於步驟(S12)中，於前一步驟(S11)所準備之碳化矽基板1上，使用氣相磊晶成長裝置形成緩衝層2。參照圖3，於本實施形態中，使用CVD(Chemical Vapor Deposition，化學氣相沈積)裝置100作為氣相磊晶成長裝置。於CVD裝置100中，基板固持器11之周圍由感應加熱用線圈12、石英管13、隔熱材料14、及發熱體15所包圍。具體而言，發熱體15為中空構造，且於內部形成有反應室。基板固持器11係設置於發熱體15之內部，並例如以於載置有碳化矽基板1時其主表面1A與反應室表面成為同一平面之方式形成。隔熱材料14係以包圍發熱體15之外周圍之方式配置。石英管13係以包圍隔熱材料14之外周側之方式配置。感應加熱用線圈12包含複數個線圈構件，並例如以捲繞於石英管13之外周側之方式設置。若將感應加熱用線圈12設為高頻線圈並使其中流通高頻電流，則發熱體15於電磁感應作用下被感應加熱。藉此，可將碳化矽基板1及供給至碳化矽基板1之原料氣體等加熱至特定之溫度。
首先，於設置於CVD裝置100內之基板固持器11配置碳化矽基板 1。其次，經由配管16向CVD裝置100內導入包含氫氣(H2)之載氣、與包含單矽烷(SiH4)、丙烷(C3H8)及氨氣(NH3)等之原料氣體。此時，任一氣體均以於供給至碳化矽基板1之主表面1A上之時間點已充分地熱分解之方式導入至反應室內。又，各氣體可於導入至CVD裝置100之反應室內之前混合，亦可於CVD裝置100之反應室內混合。
配置於基板固持器11上之碳化矽基板1一面被加熱一面接受上述載氣及原料氣體之供給，藉此於主表面1A上形成作為摻雜有氮(N)原子之磊晶成長膜之緩衝層2。具體而言，於成長溫度1500℃以上且1650℃以下、壓力8×103Pa以上且12×103Pa以下之條件下形成緩衝層2。此時，藉由調整氨氣之流量而使緩衝層2中之n型雜質濃度為1×1018cm-3左右。又，緩衝層2之厚度設為0.5μm左右。
於本步驟(S12)中用於形成緩衝層2之第1原料氣體中，C原子之原子數相對於Si原子之原子數的比(C/Si比)為1.6以上且2.2以下。其原因在於：於使用C/Si比超過2.2之原料氣體之情形時，所形成之緩衝層2會產生結晶缺陷。又，原因在於：於使用C/Si比未達1.6之原料氣體之情形時，所形成之緩衝層2中N原子之背景濃度會上升。再者，於N原子之背景濃度為可容許之範圍內，即便C/Si比設為1.0以上，仍可具有所要形成之緩衝層2之表面形態。又，Si原子之原子數相對於H原子之原子數的比(Si/H比)為0.0002以上且0.0006以下。氨分子之分子數相對於氫分子之分子數的比(NH3/H2比)為2.0×10-8以上且1.0×10-6以下。
繼而，於步驟(S13)中，於前一步驟(S12)所形成之緩衝層2上，使用CVD裝置形成漂移層3。首先，向反應室內導入包含H2之載氣、與包含SiH4、C3H8及NH3等之原料氣體。此時，任一氣體均以於供給至碳化矽基板1之主表面1A上之時間點已充分地熱分解之方式導入至反應室內。
配置於反應室內之碳化矽基板1一面被加熱一面接受上述載氣及 原料氣體之供給，藉此於緩衝層2上形成作為摻雜有N原子之磊晶成長膜之漂移層3。具體而言，於成長溫度1500℃以上且1650℃以下、壓力8×103Pa以上且12×103Pa以下之條件下形成漂移層3。此時，藉由調整氨氣之流量而使漂移層3中之n型雜質濃度為7×1015cm-3左右。又，漂移層3之厚度設為約10μm以上且15μm以下。
於本步驟(S13)中用於形成漂移層3之第2原料氣體中，C原子之原子數相對於Si原子之原子數的比(C/Si比)為1.6以上且2.2以下。其原因與前一步驟(S12)中之第1原料氣體相同。又，此時，Si原子之原子數相對於H原子之原子數的比(Si/H比)為0.0002以上且0.0006以下。氨分子之分子數相對於氫分子之分子數的比(NH3/H2比)為2.0×10-8以上且1.0×10-6以下。
本步驟(S13)亦可藉由於前一步驟(S12)中之緩衝層2之形成結束後，直接於碳化矽基板1設置於基板固持器11上之狀態下變更原料氣體之流量或分壓，而與前一步驟(S12)連續地實施。即，於本實施形態之碳化矽半導體基板之製造方法中，第1原料氣體與第2原料氣體所包含之氣體種類相同，而氣體之流量或分壓不同。因此，可容易地連續成長緩衝層2與漂移層3。
於本實施形態之碳化矽半導體基板之製造方法中，尤為重要的是步驟(S12)中所使用之第1原料氣體及步驟(S13)中所使用之第2原料氣體之C/Si比。
於使用高C/Si比之原料氣體之情形時，雖所形成之碳化矽磊晶層之形態變得良好，但N原子向該碳化矽磊晶層中之摻雜量受到限制。由此，於使用高C/Si比之原料氣體之情形時，難以形成高雜質濃度之碳化矽磊晶層。
另一方面，於使用低C/Si比之原料氣體之情形時，雖可形成更高濃度地摻雜形成有N原子之碳化矽磊晶層，但該碳化矽磊晶層之形態 變差。由此，於使用低C/Si比之原料氣體之情形時，難以形成具有良好形態之碳化矽磊晶層。
於先前之碳化矽半導體基板之製造方法中，使用氮氣作為摻雜氣體，且不論雜質濃度如何均使用C/Si比為1.0以上且1.5以下之原料氣體而形成各碳化矽磊晶層。然而，用於摻雜氣體之氮分子包含氮原子間之三鍵。因此，難以使氮分子熱分解而將氮原子作為活性物質摻入至碳化矽磊晶層中。又，更難以於碳化矽基板之主表面1A上，面內均勻地摻雜N原子。另一方面，所獲得之碳化矽半導體基板之形態較差，存在大量缺陷。於以先前之方法使用C/Si比為1.0以上且1.5以下之原料氣體而形成各碳化矽磊晶層之情形時，雖氮原子之摻入量最大可設為2×1018cm-3左右，但該碳化矽磊晶層包含大量缺陷。
即，於使用N2作為摻雜氣體之先前之碳化矽半導體基板之製造方法中，若為形成具有高於現狀之雜質濃度之n型碳化矽磊晶層而較低地降低原料氣體之C/Si比，則會導致所獲得之碳化矽半導體基板之形態進一步變差。另一方面，若為較現狀進一步改善形態而較高地提高原料氣體之C/Si比，則更難以製造包含具有較高雜質濃度之n型碳化矽磊晶層的碳化矽半導體基板。
因此，於本實施形態之碳化矽半導體基板之製造方法中，使用NH3作為摻雜氣體，且使用C/Si比高於先前之碳化矽半導體基板之製造方法的原料氣體。
NH3之熱分解所需之溫度低於N2，於形成碳化矽磊晶層時之通常之成長溫度(上述1400℃~1700℃左右)下便容易地分解。因此，容易將N原子作為活性物質摻入至碳化矽磊晶層。其結果，即便與先前之碳化矽半導體基板之製造方法相比較高地提高C/Si比，亦可形成雜質濃度高於該先前之製造方法之碳化矽磊晶層。具體而言，即便將C/Si比設為1.6以上且2.2以下，亦可形成具有2×1018cm-3左右之較高雜質 濃度之碳化矽磊晶層。又，由於與先前之碳化矽半導體基板之製造方法相比可較高地提高C/Si比，故而可製作具有較先前更良好之形態之碳化矽半導體基板。
又，如上所述，於如先前之碳化矽半導體基板之製造方法般使用氮氣作為摻雜氣體之情形時，為形成雜質濃度較高之碳化矽磊晶層，較佳為較低地降低C/Si比，但另一方面形態會變差。因此，就形態之觀點而言，於碳化矽半導體基板中，難以將雜質濃度較高之碳化矽磊晶層設置於最上層。於此情形時，必須藉由將利用經較高地提高C/Si比之原料氣體所形成之雜質濃度較低之碳化矽磊晶層設置於上述雜質濃度較高之碳化矽磊晶層之上層，而抑制碳化矽半導體基板之形態變差。
與此相對，本實施形態之碳化矽半導體基板之製造方法可使用高C/Si比之原料氣體形成雜質濃度較高之碳化矽磊晶層，故而該碳化矽磊晶層可具有良好之形態。因此，根據本實施形態之碳化矽半導體基板之製造方法，就形態之觀點而言，可不受限制地製作任意構成之碳化矽半導體基板。
又，於積層形成雜質濃度相對較高之碳化矽磊晶層、及雜質濃度相對較低之碳化矽磊晶層之情形時，可使用C/Si比相同之原料氣體，故而亦可不變更氨氣之流量以外之成長條件而連續成長。
如上所述，本實施形態之碳化矽半導體基板之製造方法藉由將氮氣用作摻雜氣體，且將用於成長該碳化矽磊晶層之原料氣體之C/Si比設為1.6以上且2.2以下，可容易地製造包含高雜質濃度之碳化矽磊晶層，並且結晶缺陷較少且具有良好之形態的碳化矽半導體基板。
本實施形態之碳化矽半導體基板包含作為第1碳化矽半導體層之厚度0.5μm且雜質濃度為1×1018cm-3之緩衝層2、及作為第2碳化矽半導體層之厚度10μm且雜質濃度為7×1015cm-3之漂移層3，但並不限於 此。例如，亦可設為如下構成，即，於雜質濃度約為2×1018cm-3以下之高雜質濃度層上，以20μm之厚度積層有雜質濃度約為1×1014cm-3以上且5×1015cm-3以下之低雜質濃度層。以此方式，亦可使用上述C/Si比相同之原料氣體而獲得具有良好形態之碳化矽半導體基板。
又，本實施形態之碳化矽半導體基板具有於碳化矽基板上積層雜質濃度不同之2層而成之構造，但亦可為於碳化矽基板上以任意構成積層雜質濃度不同之3層以上而成之構造。以此方式，亦可獲得如下之碳化矽半導體基板：與藉由先前之碳化矽半導體基板之製造方法所獲得之碳化矽半導體基板相比，包含具有較高雜質濃度之碳化矽磊晶層，且結晶缺陷較少，具有良好之形態。
又，於本實施形態之碳化矽半導體基板之製造方法中，使用CVD(Chemical Vapor Deposition)裝置作為氣相磊晶成長裝置，但並不限於此。可使用能藉由氣相成長法而形成碳化矽磊晶層之任意裝置。
再者，於碳化矽磊晶層之形成步驟中，藉由提高成長溫度，亦可改善形態。為藉由成長溫度而改善形態，必須將成長溫度設為1700℃以上之高溫條件。然而，即便將成長溫度設為1700℃以上，亦存在所形成之碳化矽磊晶層包含結晶缺陷，進而磊晶成長裝置會劣化等問題。本實施形態之碳化矽半導體基板之製造方法與先前之碳化矽半導體基板之製造方法相比，可不提高成長溫度而製造具有良好之形態之碳化矽半導體基板。
於本實施形態之碳化矽半導體基板之製造方法中，較佳為於步驟(S12)及步驟(S13)中，均將成長溫度設為1500℃以上且1650℃以下。藉由設為上述溫度範圍，可更確實地抑制缺陷之產生，獲得表面形態良好之碳化矽半導體基板。
其次，參照圖4對本實施形態之碳化矽半導體裝置之製造方法進行說明。本實施形態之碳化矽半導體裝置之製造方法包括準備碳化矽 半導體基板之步驟(S10)、及加工碳化矽半導體基板之步驟(S20)。
於步驟(S10)中，藉由本實施形態之碳化矽半導體之製造方法而製造碳化矽半導體基板。藉此，可準備具有良好之形態之碳化矽半導體基板。
於步驟(S20)中，對前一步驟(S10)中所準備之碳化矽半導體基板進行加工而製造碳化矽半導體裝置。具體而言，藉由對碳化矽半導體基板實施離子注入步驟、溝槽形成步驟、成膜步驟、電極形成步驟等而製造碳化矽半導體裝置。藉此，該碳化矽半導體裝置可有效地活用碳化矽半導體基板所包含之雜質濃度較高之碳化矽磊晶層。又，可抑制由碳化矽半導體基板之缺陷或形態之不良導致的碳化矽半導體裝置之性能降低，而能以高良率製造碳化矽半導體裝置。
(實施例)
以下，對本發明之實施例進行說明。
1.評價試樣 (i)實施例試樣
首先，準備外徑為4英吋且厚度為350μm之碳化矽基板。
其次，使用CVD裝置，於該碳化矽基板之主表面上使碳化矽磊晶層成長，而以0.5μm之厚度形成雜質濃度為1.0×1018cm-3之緩衝層。此時，向CVD裝置之反應室中，以C/Si比成為1.9、Si/H成為0.0004、NH3/H2成為1×10-5cm-3之條件導入包含H2之載氣、與包含SiH4、C3H8及NH3之原料氣體。NH3之流量設為0.05sccm。成長室內之壓力設為8×103Pa以上且12×103Pa以下，成長溫度設為1580℃。
繼而，使用上述CVD裝置，於相同氣體及相同壓力溫度條件下，將NH3之流量設為0.05sccm，而於緩衝層之主表面上形成漂移層。漂移層之雜質濃度設為7.0×1015cm-3，且厚度設為10μm。
(ii)比較例試樣1
具有與上述實施例試樣1基本相同之構成，並以相同之條件製作。惟，於以C/Si比成為2.5之條件導入用於形成緩衝層及漂移層之原料氣體方面不同。
(iii)比較例試樣2
具有與上述實施例試樣1基本相同之構成，並以相同之條件製作。惟，於以C/Si比成為1.5之條件導入用於形成緩衝層及漂移層之原料氣體方面不同。
以此方式分別製作使用C/Si比不同之原料氣體製作而成之3種碳化矽半導體基板。
2.實驗
使用微分干涉顯微鏡評價以上述方式獲得之3種碳化矽半導體基板之表面形態。具體而言，使用10倍之物鏡及10倍之目鏡觀察碳化矽半導體基板之表面。將此時之藉由微分干涉顯微鏡觀察到之實施例試樣之像示於圖5，將比較例試樣1之像示於圖6，將比較例試樣2之像示於圖7。
3.結果
如圖5所示，將C/Si比設為1.9而製作出之實施例試樣之碳化矽半導體基板之表面形態良好。另一方面，如圖6所示，將C/Si比設為2.5而製作出之比較例試樣1之碳化矽半導體基板於主表面確認到腐蝕坑。又，如圖7所示，將C/Si比設為1.5而製作出之比較例試樣2之碳化矽半導體基板之表面形態良好，但將C/Si比設為1.9而製作出之實施例試樣之碳化矽半導體基板具有更良好之表面形態。即，將C/Si比設為1.9而製作出之碳化矽半導體基板與將C/Si比設為1.5或2.5而製作出之碳化矽半導體基板相比，具有良好之表面形態。
如上所述對本發明之實施形態及實施例進行了說明，但亦可對上述實施形態及實施例進行各種變化。又，本發明之範圍並不限定於 上述實施形態及實施例。本發明之範圍係由申請專利範圍所示，並意圖包含與申請專利範圍均等之意義及範圍內之所有變更。
[產業上之可利用性]
本發明之碳化矽半導體基板之製造方法及碳化矽半導體裝置之製造方法可尤為有利地應用於要求包含高濃度地摻雜有氮之碳化矽磊晶層且具有良好形態之碳化矽半導體基板的碳化矽半導體基板之製造方法、及碳化矽半導體裝置之製造方法。

Claims (4)

  1. 一種碳化矽半導體基板之製造方法，其包括以下步驟：準備碳化矽基板；於上述碳化矽基板上，使用第1原料氣體形成第1碳化矽半導體層；及於上述第1碳化矽半導體層上，使用第2原料氣體形成第2碳化矽半導體層；且於上述形成第1碳化矽半導體層之步驟及形成第2碳化矽半導體層之步驟中，使用氨氣作為摻雜氣體，且使用上述第1原料氣體中之碳原子數相對於矽原子數之比C/Si為1.6以上且2.2以下之原料氣體。
  2. 如請求項1之碳化矽半導體基板之製造方法，其中上述第1碳化矽半導體層之雜質濃度高於上述第2碳化矽半導體層之雜質濃度。
  3. 如請求項1之碳化矽半導體基板之製造方法，其中上述第1碳化矽半導體層之厚度薄於上述第2碳化矽半導體層之厚度。
  4. 一種碳化矽半導體裝置之製造方法，其包括以下步驟：準備碳化矽半導體基板；及加工上述碳化矽半導體基板；且於上述準備碳化矽半導體基板之步驟中，藉由如請求項1至3中任一項之碳化矽半導體基板之製造方法而製造上述碳化矽半導體基板。
TW102147259A 2013-02-07 2013-12-19 碳化矽半導體基板之製造方法及碳化矽半導體裝置之製造方法 TW201432793A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013022220A JP2014154666A (ja) 2013-02-07 2013-02-07 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201432793A true TW201432793A (zh) 2014-08-16

Family

ID=51299458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147259A TW201432793A (zh) 2013-02-07 2013-12-19 碳化矽半導體基板之製造方法及碳化矽半導體裝置之製造方法

Country Status (7)

Country Link
US (2) US9368345B2 (zh)
EP (1) EP2955743A4 (zh)
JP (1) JP2014154666A (zh)
KR (1) KR20150114461A (zh)
CN (1) CN104885197B (zh)
TW (1) TW201432793A (zh)
WO (1) WO2014122854A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP6524233B2 (ja) * 2015-07-29 2019-06-05 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウェハの製造方法
WO2017056691A1 (ja) * 2015-09-29 2017-04-06 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP6090552B1 (ja) * 2015-09-29 2017-03-08 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
CN107636808B (zh) * 2015-12-18 2021-03-23 富士电机株式会社 碳化硅半导体基板、碳化硅半导体基板的制造方法、半导体装置及半导体装置的制造方法
JPWO2017138247A1 (ja) * 2016-02-10 2018-11-29 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
WO2020115950A1 (ja) * 2018-12-05 2020-06-11 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5709745A (en) 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
JP4042336B2 (ja) 2001-03-21 2008-02-06 富士電機ホールディングス株式会社 炭化珪素半導体素子
JP4224253B2 (ja) * 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP4463482B2 (ja) * 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
JP4839646B2 (ja) * 2005-03-18 2011-12-21 住友電気工業株式会社 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置
JP5011493B2 (ja) * 2005-09-14 2012-08-29 関西電力株式会社 炭化珪素半導体素子の製造方法
WO2010101016A1 (ja) * 2009-03-05 2010-09-10 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2011205059A (ja) * 2010-03-01 2011-10-13 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板製造方法及び基板処理装置
US8409352B2 (en) * 2010-03-01 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
JP5648442B2 (ja) * 2010-11-25 2015-01-07 住友電気工業株式会社 炭化珪素半導体
JP2012164790A (ja) 2011-02-07 2012-08-30 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5897834B2 (ja) 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP2013110388A (ja) * 2011-10-28 2013-06-06 Hitachi Ltd 半導体装置
WO2014021365A1 (ja) * 2012-07-31 2014-02-06 独立行政法人産業技術総合研究所 半導体構造物、半導体装置及び該半導体構造物の製造方法

Also Published As

Publication number Publication date
EP2955743A1 (en) 2015-12-16
EP2955743A4 (en) 2016-11-02
US9633840B2 (en) 2017-04-25
KR20150114461A (ko) 2015-10-12
CN104885197A (zh) 2015-09-02
US20160254149A1 (en) 2016-09-01
US9368345B2 (en) 2016-06-14
WO2014122854A1 (ja) 2014-08-14
US20150221498A1 (en) 2015-08-06
JP2014154666A (ja) 2014-08-25
CN104885197B (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
TW201432793A (zh) 碳化矽半導體基板之製造方法及碳化矽半導體裝置之製造方法
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP5865777B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
WO2015114961A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP2013014469A (ja) ＳｉＣエピタキシャル基板およびその製造方法
US20180053649A1 (en) Method to grow a semi-conducting sic layer
JP2019189522A (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP2009277757A (ja) 半導体装置の製造方法
US8802546B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2014232799A (ja) 炭化珪素半導体基板の製造方法
JP6786939B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP2014103363A (ja) 炭化珪素半導体基板の製造方法
JP2015042602A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
US9269572B2 (en) Method for manufacturing silicon carbide semiconductor substrate
JP2014154587A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2010024066A (ja) ダイヤモンド単結晶基板とその製造方法
CN117878138A (zh) 碳化硅半导体外延片及其制备方法、碳化硅半导体器件