JP2010024066A - ダイヤモンド単結晶基板とその製造方法 - Google Patents
ダイヤモンド単結晶基板とその製造方法 Download PDFInfo
- Publication number
- JP2010024066A JP2010024066A JP2008184464A JP2008184464A JP2010024066A JP 2010024066 A JP2010024066 A JP 2010024066A JP 2008184464 A JP2008184464 A JP 2008184464A JP 2008184464 A JP2008184464 A JP 2008184464A JP 2010024066 A JP2010024066 A JP 2010024066A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- ppm
- layer
- diamond
- diamond single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】ダイヤモンド単結晶基板であって窒素原子含有量の異なる少なくとも二以上の層から形成されており、窒素原子を含有した第一層と、該第一層に比較して窒素原子の含有量が低い第二層とを有し、これらの層が気相合成法によって形成されていることを特徴とするダイヤモンド単結晶基板である。好ましくは前記第一層における窒素含有量が20ppm以上100ppm以下であり、前記第二層の窒素含有量が5ppm以上20ppm未満であるダイヤモンド単結晶基板である。
【選択図】なし
Description
これまでのところ、ダイヤモンドをヘテロエピタキシャル成長により大面積の単結晶を得る方法が試みられているが、結晶欠陥が多く、光学用や半導体基板としては充分な品質ではない。
特許文献2では、一又は複数の層に窒素、ホウ素などの不純物を含有させて、成膜速度を落とすことなく特性を向上させたダイヤモンド単結晶を製造する方法が述べられている。また特許文献3では、窒素を含有させることで成膜速度を向上させられることが示されている。また特許文献4では窒素原子含有量が異なる層を積み重ねた構造が示されている。
また、特許文献2の製造方法では成膜開始直後に成膜条件の制御、特に基板温度の制御が困難であり、多結晶が成長してしまうことがある。
特許文献4の製造方法では、ダイヤモンド作成に時間がかかるために、製造コストが高くなってしまう。
また接触する2層間の窒素含有量の差が大きいと格子不整合が大きくなり、割れなどの
原因となる等の問題があった。
さらに、半導体への利用可能なダイヤモンド単結晶基板を、従来よりも短時間で作製し、かつコストを低廉化させるダイヤモンド単結晶基板の製造方法を提供する。
また窒素の導入量を調整することによってダイヤモンド単結晶を高速で作製することも可能となり作製コストの低減が可能であることを見出した。さらに含有窒素濃度基板内で急激に変化することで発生する格子不整合を小さくし、歪を低減することも可能であることを見出し、以下の発明を創作した。
(2)前記第1層における窒素含有量が5ppm以上10ppm以下であり、前記第二層の窒素含有量が5ppm未満であることを特徴とする上記(1)に記載されたダイヤモンド単結晶基板である。
(3)前記第1層における窒素含有量が20ppm以上100ppm以下であり、前記第二層の窒素含有量が5ppm以上20ppm未満であることを特徴とする特徴とする上記(1)に記載されたダイヤモンド単結晶基板である。
(5)前記ダイヤモンド単結晶層を形成する工程が、炭素原子に対する窒素原子含有量5ppm以上10ppm以下のダイヤモンド層を成膜する工程と、5ppm未満のダイヤモンド層を成膜する工程と、を有することを特徴とする上記(4)に記載されたダイヤモンド単結晶基板の製造方法である。
(6)前記ダイヤモンド単結晶層を形成する工程が、炭素原子に対する窒素原子含有量20ppm以上100ppm以下のダイヤモンド層を成膜する工程と、5ppm以上20ppm未満のダイヤモンド層を成膜する工程と、を有することを特徴とする上記(4)に記載されたダイヤモンド単結晶基板の製造方法である。
さらに本発明は、従来よりも短時間でコストを低廉化できるダイヤモンド単結晶基板の製造方法を提供するという効果を奏する。
本発明に係るダイヤモンド単結晶基板は、窒素含有量の異なる層を少なくともニ以上有する。例えば、以下の実施形態が挙げられる。
本発明に係る実施形態であるダイヤモンド単結晶基板は、窒素含有量が5ppm未満の層と5ppm以上10ppm以下である層の両方を少なくとも有し、それらの層が気相合成法によって作製されることを特徴とする。
以下に発明者らが創作したダイヤモンド単結晶基板を比較的容易に入手できる方法の一例を示す。
高温高圧合成、もしくは気相合成法で作製した単結晶基板を用意し、この基板上に気相合成法によりダイヤモンド単結晶を成長させる。成膜開始時には、窒素含有量が5ppm以上10ppm以下となる層を作製する。この場合の層とは種基板の面積を持ち10μm以上の厚みを持つ部分を指す。また同一層の製作時に導入する炭素原子に対する窒素原子を含んだガス量は±10%以内とする。そして、窒素を添加することで成膜速度を向上させることができ、製造スピードが上がるとともに、コストも低減することができる。
これにより、初期層は5ppm以上10ppm以下となる層が好ましい。窒素含有量が5ppmより小さい場合では多結晶化しやすく、10ppmより大きい場合では不純物量が多くなりすぎ、作製したものの用途が限定されてしまう、また100ppmより大きいといった様に、あまりに含有量が大きくなると新たな多結晶化の原因となってしまう。気相合成で作製したものと、その他の製法によるものとの判別は、水素原子の含有量の差で見ることができる。
また、接触する2層間の窒素含有量の差を小さくすることで、2層間の格子不整合を小さくし、割れを引き起こすような歪を低減することも可能である。厚みをもった気相合成基板を作製することで、一枚の高温高圧単結晶基板から、複数の基板を作製することが可能となる。
本発明に係る他の実施形態であるダイヤモンド単結晶基板は、窒素含有量の異なる少なくとも二以上の層を有する。例えば、窒素含有量が5ppm以上20ppm未満の層と20ppm以上100ppm以下である層の両方を有し、これらの層が気相合成法で作られることを特徴とする。
板を用意して、各基板に対してマイクロ波プラズマCVDによるエピタキシャル成長を行った。基板温度は1050℃、圧力100torrの条件で行った。導入したガスはメタン150sccm(standard cubiccm)、水素1000sccmとした。
添加する窒素ガス量は夫々について表1に示す通りとした。全ての基板に対して2種類の添加窒素量となるように成長を行なった。第一層目は20時間成長、第二層目は40時間成長を行なった。各層に対してSIMS(secondary ion mass spectrometry:2次イオン質量分析法)による炭素原子に対する窒素原子含有量の計測を行った。
*:参考例
No.7はNo.8−13に比べて成長速度が遅かった。No.8−10ではNo.2−4に比べれば、ホール測定の値は小さいが、成長速度は速く、完全な単結晶ができていることが確認された。No.11は多結晶化が起こり、No.12では割れが起こった。No.13は、No.8−10に比べてホール測定の値が小さくなった。
Claims (6)
- ダイヤモンド単結晶基板であって窒素原子含有量の異なる少なくとも二以上の層から形成されており、窒素原子を含有した第一層と、該第一層に比較して窒素原子の含有量が低い第二層と、を有し、これらの層が気相合成法によって形成されていることを特徴とするダイヤモンド単結晶基板。
- 前記第一層における窒素含有量が5ppm以上10ppm以下であり、前記第二層の窒素含有量が5ppm未満であることを特徴とする請求項1に記載されたダイヤモンド単結晶基板。
- 前記第一層における窒素含有量が20ppm以上100ppm以下であり、前記第二層の窒素含有量が5ppm以上20ppm未満であることを特徴とする特徴とする請求項1に記載されたダイヤモンド単結晶基板。
- 少なくとも、気相合成法における窒素原子を含む導入ガスの導入量を調整することにより窒素原子含有量の異なるニ以上のダイヤモンド単結晶層を形成する工程を有することを特徴とするダイヤモンド単結晶基板の製造方法。
- 前記ダイヤモンド単結晶層を形成する工程が、炭素原子に対する窒素原子含有量5ppm以上10ppm以下のダイヤモンド層を成膜する工程と、5ppm未満のダイヤモンド層を成膜する工程と、を有することを特徴とする請求項4に記載されたダイヤモンド単結晶基板の製造方法。
- 前記ダイヤモンド単結晶層を形成する工程が、炭素原子に対する窒素原子含有量20ppm以上100ppm以下のダイヤモンド層を成膜する工程と、5ppm以上20ppm未満のダイヤモンド層を成膜する工程と、を有することを特徴とする請求項4に記載されたダイヤモンド単結晶基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184464A JP5067571B2 (ja) | 2008-07-16 | 2008-07-16 | ダイヤモンド単結晶基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184464A JP5067571B2 (ja) | 2008-07-16 | 2008-07-16 | ダイヤモンド単結晶基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010024066A true JP2010024066A (ja) | 2010-02-04 |
JP5067571B2 JP5067571B2 (ja) | 2012-11-07 |
Family
ID=41730229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008184464A Expired - Fee Related JP5067571B2 (ja) | 2008-07-16 | 2008-07-16 | ダイヤモンド単結晶基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5067571B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013540198A (ja) * | 2010-08-04 | 2013-10-31 | エレメント シックス リミテッド | ダイヤモンド光学素子 |
JPWO2014003110A1 (ja) * | 2012-06-29 | 2016-06-02 | 住友電気工業株式会社 | ダイヤモンド単結晶及びその製造方法並びに単結晶ダイヤモンド工具 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0769794A (ja) * | 1993-08-30 | 1995-03-14 | Sumitomo Electric Ind Ltd | 半導体ダイヤモンド及びその形成方法 |
JP2008179505A (ja) * | 2007-01-24 | 2008-08-07 | Sumitomo Electric Ind Ltd | ダイヤモンド単結晶基板及び、その製造方法 |
-
2008
- 2008-07-16 JP JP2008184464A patent/JP5067571B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0769794A (ja) * | 1993-08-30 | 1995-03-14 | Sumitomo Electric Ind Ltd | 半導体ダイヤモンド及びその形成方法 |
JP2008179505A (ja) * | 2007-01-24 | 2008-08-07 | Sumitomo Electric Ind Ltd | ダイヤモンド単結晶基板及び、その製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013540198A (ja) * | 2010-08-04 | 2013-10-31 | エレメント シックス リミテッド | ダイヤモンド光学素子 |
JPWO2014003110A1 (ja) * | 2012-06-29 | 2016-06-02 | 住友電気工業株式会社 | ダイヤモンド単結晶及びその製造方法並びに単結晶ダイヤモンド工具 |
Also Published As
Publication number | Publication date |
---|---|
JP5067571B2 (ja) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9200379B2 (en) | Base material for growing single crystal diamond and method for producing single crystal diamond substrate | |
CN104451868B (zh) | 单晶金刚石的制造方法 | |
JP4694144B2 (ja) | SiC単結晶の成長方法およびそれにより成長したSiC単結晶 | |
EP2484816B1 (en) | Method for production of laminate | |
US20110315074A1 (en) | Single-crystal diamond growth base material and method for manufacturing single-crystal diamond substrate | |
US9633840B2 (en) | Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device | |
JP2011079683A (ja) | 単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法 | |
WO2016075957A1 (ja) | 炭化珪素エピタキシャル基板の製造方法および炭化珪素エピタキシャル基板 | |
US20180053649A1 (en) | Method to grow a semi-conducting sic layer | |
JP2009218575A (ja) | 半導体基板の製造方法 | |
JP5454867B2 (ja) | 単結晶ダイヤモンド基板 | |
JP2023089079A (ja) | Soiウェーハ | |
JP4986131B2 (ja) | ダイヤモンド単結晶基板及び、その製造方法 | |
JP2002234799A (ja) | SiC膜の製造方法、及びSiC多層膜構造の製造方法 | |
US20160168752A1 (en) | Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate | |
JP5378128B2 (ja) | 電子デバイス用エピタキシャル基板およびiii族窒化物電子デバイス用エピタキシャル基板 | |
JP5067571B2 (ja) | ダイヤモンド単結晶基板とその製造方法 | |
JP6527667B2 (ja) | 窒化物半導体基板の製造方法 | |
JP5887742B2 (ja) | ダイヤモンド基板 | |
Lee et al. | Study on the variation of surface morphology and residual stress under various thermal annealing conditions with bulk GaN substrates grown by HVPE | |
JP5239574B2 (ja) | 気相合成法で作製されたダイヤモンド単結晶基板及びその製造方法 | |
Cui et al. | The property optimization of n-GaN films grown on n-SiC substrates by incorporating a SiN x interlayer | |
JP2010225733A (ja) | 半導体基板の製造方法 | |
KR102165615B1 (ko) | 에피택셜 웨이퍼 | |
EP3050075A1 (en) | A semiconductor wafer and a method for producing the semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120718 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120731 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5067571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |