JP2009507362A - ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法 - Google Patents

ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法 Download PDF

Info

Publication number
JP2009507362A
JP2009507362A JP2008522768A JP2008522768A JP2009507362A JP 2009507362 A JP2009507362 A JP 2009507362A JP 2008522768 A JP2008522768 A JP 2008522768A JP 2008522768 A JP2008522768 A JP 2008522768A JP 2009507362 A JP2009507362 A JP 2009507362A
Authority
JP
Japan
Prior art keywords
layer
electronic device
device structure
substrate
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008522768A
Other languages
English (en)
Inventor
ブランデス，ジョージ，アール．
シュ，シェピン
ディオン，ジョセフ
ヴァウド，ロバート，ピー．
フリン，ジェフリー，エス．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2009507362A publication Critical patent/JP2009507362A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半絶縁性ＡｌｘＧａｙＩｎｚＮの基板層と、ＡｌｘＧａｙＩｎｚＮを含む第１の層と、Ａｌｘ−ＧａｙＩｎｚ，Ｎを含む第２の層と、上述の層のいずれか内に又は上に配置された少なくとも１つの導電性端子とを含み、第１および第２の層が二次元電子ガスを形成するように構成される電子デバイス構造が提供される。薄い（＜１０００ｎｍ）ＩＩＩ−窒化物層が、ネイティブ半絶縁性ＩＩＩ−Ｖ基板上にホモエピタキシャル成長されて、向上された電子デバイス（例えば、ＨＥＭＴ）構造を提供する。

Description

関連出願の相互参照
本出願は、２００５年７月２０日に出願された米国特許出願第１１／１８６，００１号明細書の利益および優先権を主張する。
発明における政府の権利
本明細書の対象に関連する研究が、ＤＡＲＰＡ契約番号Ｎ０００１４−０２−Ｃ−０３２１の履行において行われた。合衆国政府は、本発明における特定の権利を有することができる。
発明の分野
本発明は、ネイティブ（ｎａｔｉｖｅ）絶縁性基板上に成長したＩＩＩ−窒化物デバイス層を含む電子デバイス（例えば、高電子移動度トランジスタ）構造、およびそれらを製造するための方法に関する。
関連技術の説明
窒化ガリウムおよび関連するＩＩＩ−Ｖ合金が、高パワーおよび／又は高周波電子用途の大きな可能性を示している。特に望ましい用途としては、ゲート、ドレイン、およびソースを含む３つの端子を有する電子デバイスである高電子移動度トランジスタ（ＨＥＭＴ）が挙げられる。ゲート上の電位が、ソースとドレインとの間の電流を制御する。ＡｌＧａＮ／ＧａＮヘテロ構造ベースのＨＥＭＴは、電子輸送能力を向上させる二次元電子ガス（２ＤＥＧ、チャネル電荷とも呼ばれる）がヘテロ界面に沿って自発的に形成されるため、興味があるものである。
大面積高品質ネイティブＧａＮ基板がないことによって、従来のＧａＮベースのＨＥＭＴデバイスは、サファイアおよび炭化ケイ素などのネイティブではない（ヘテロエピタキシャル）基板上に成長するものであった。基板とバッファとの間の潜在的に深刻な格子不整合のため、基板に対するＧａＮバッファを改良させようとする試みにおいて、ＡｌＮ、ＧａＮ、又はＡｌＧａＮからなる核形成層が通常用いられる。核形成層は、典型的には、ＡｌＮ又はＡｌＧａＮである。歪みを低減するためにＧａＮバッファ品質を改良することの重要性は、核形成層の技術を、ＧａＮベースのＨＥＭＴデバイスの製造における最も重要な工程の１つにする。
ＧａＮベースのＨＥＭＴデバイスの多様な例の中で、カーン（Ｋｈａｎ）らの米国特許第５，１９２，９８７号明細書は、サファイア基板を用いるＨＥＭＴ構造であって、まずＡｌＮバッファ層がサファイア基板上に堆積し、ＧａＮ層がＡｌＮバッファ層上に堆積し、ＡｌＧａＮ層がＧａＮ層上に堆積したＨＥＭＴ構造を開示している。シェパード（Ｓｈｅｐｐａｒｄ）らの米国特許第６，３１６，７９３号明細書は、炭化ケイ素基板上に成長したＡｌＧａＮ／ＧａＮヘテロ構造をベースとしたＨＥＭＴを開示している。
従来のＨＥＭＴに用いる多層構造１が、図１に示されている。核形成層１３が、サファイア又は炭化ケイ素の基板１０上に成長する。典型的な厚さが約２〜３ミクロンであるＧａＮ層２０が、核形成層１３上に成長する。その後、ＡｌＧａＮ層３０がＧａＮ上に成長して、２つの窒化物層２０、３０の間の界面において２ＤＥＧを形成する。これらの基本的なＡｌＧａＮ／ＧａＮのＨＥＭＴ構造の多様な改良が、例えば、ヨシダ（Ｙｏｓｈｉｄａ）の米国特許第６，５３４，８０１号明細書、スミス（Ｓｍｉｔｈ）の米国特許第６，５４８，３３３号明細書、およびユー（Ｙｕ）らの米国特許第６，６２４，４５３号明細書に開示されている。
核形成層の使用にもかかわらず、異質の基板上に成長したエピタキシャルデバイス層の結晶品質は、結晶ネイティブ基板上に成長したエピタキシャルデバイス層よりも劣っている。高品質ＡｌＧａＮ／ＧａＮデバイス層をネイティブ絶縁性基板上に成長させることが有利であろう。高結晶品質ネイティブ基板上のホモエピタキシャル成長は、ネイティブではない基板材料上に成長した対応するデバイス層と比較して著しく低減した結晶欠陥を有するデバイス層を製造する可能性を示す。低減された欠陥密度が、デバイス性能（例えば、漏れ電流低減、ＰＡＥ増加、Ｐｏｕｔ増加、雑音低減など）および寿命（例えば、増加した平均故障間隔、低減したデバイスならし効果（ｄｅｖｉｃｅ ｂｒｅａｋ−ｉｎ ｅｆｆｅｃｔ））を実質的に向上させる。さらに、ネイティブ基板上のホモエピタキシャルデバイス層成長が、異質の基板とＧａＮデバイス層との間の熱膨張差から生じる応力を実質的になくし、デバイス性能および歩留りを向上させる。異質の基板上に成長されたエピタキシャルデバイス層が劣っていることによって、ＡｌＧａＮ／ＧａＮシステムの固有材料の潜在能力が従来のＨＥＭＴにおいて実現されない。
絶縁性ネイティブＩＩＩ−窒化物（例えば、ＧａＮ）基板材料が、最近、知られるようになっている。例えば、「半絶縁性ＧａＮおよびそれを製造する方法（Ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ＧａＮ ａｎｄ ｍｅｔｈｏｄ ｏｆ ｍａｋｉｎｇ ｔｈｅ ｓａｍｅ）」についての、同一譲受人による（２００５年１月１３日に公開された）米国特許公開第２００５／０００９３１０号明細書は、大面積単結晶半絶縁性ＧａＮ（「ＳＩ ＧａＮ」）を製造するための方法を開示している。出願人は、エピタキシャルデバイス層を用いて製造されるＨＥＭＴデバイスの基板材料としてＳＩ ＧａＮを用いる様々な方法で実験した。驚いたことに、出願人は、従来の方法を用いてホモエピタキシャルＧａＮ層がネイティブＳＩ ＧａＮ基板上に成長する際、予測しない問題が生じること、すなわち、意図されない非チャネル電荷（ｎｏｎ−ｃｈａｎｎｅｌ ｃｈａｒｇｅ）の形成、を見出した。ＨＥＭＴは望ましくは、ＡｌＧａＮ／ＧａＮ界面（２ＤＥＧ）に沿って１つの導電性チャネルを有するところ、ネイティブＳＩ ＧａＮ基板上の窒化物層のホモエピタキシャル成長によってＨＥＭＴデバイスを構成しようとする試みが、非チャネル電荷が２ＤＥＧから十分離れて（例えば、下に）形成することを引き起こした。非チャネル電荷がＧａＮエピ層（ｅｐｉｌａｙｅｒ）とＳＩ ＧａＮ基板との間の界面に密に近接して形成されると考えられる。非チャネル電荷の正確な原因は十分に判明していないが、そのような電荷は、少なくとも部分的に、界面領域内のケイ素および酸素などの不純物の存在によると考えられる。増加した不純物濃度は、おそらくは、成長モードの差、プロセス条件、およびＳＩ ＧａＮの成長とＳＩ ＧａＮ上のＧａＮのエピタキシャル成長との間の補償機構差から、および／又は、ＳＩ ＧａＮ上に残存する表面調製残留物の存在によって生じる。非チャネル電荷が、初期エピタキシャル層内の、および／又は、エピタキシャル層と基板との間の界面に沿った、歪みおよびその他の構造的欠陥から圧電特性によって発生することも可能である。
非チャネル電荷は、例えば、２ＤＥＧの外側に代替の電流経路を提供し、その代替の電流経路は従来のゲート形成および動作条件を用いてピンチオフする（ｐｉｎｃｈ ｏｆｆ）ことが困難であるため、ＨＥＭＴデバイスにおいて望ましくない。したがって、非チャネル電荷の存在は、得られたＨＥＭＴデバイス内の電流を調整することを困難にし、その有用性を実質的に制限する。
結果として、当該技術は、高電子移動度電子デバイス構造の向上を求め続ける。ネイティブ基板を用いて高電子移動度デバイス構造を製造すること、並びに、得られる構造が制御できない非チャネル電荷の影響を実質的に有しないことが望ましいであろう。
発明の概要
本発明は、ネイティブ絶縁性ＩＩＩ−Ｖ基板上に成長した高品質ＩＩＩ−窒化物層と、導電性材料を含む少なくとも１つの端子とを含む電子デバイス構造、およびこれらの構造を製造するための方法に関する。結果として得られる構造は、高電子移動度トランジスタ、電子／マイクロエレクトロニクスデバイス、および対応するデバイス前駆体（ｄｅｖｉｃｅ ｐｒｅｃｕｒｓｏｒ）構造での使用に適している。
一態様において、本発明は、半絶縁性ＡｌｘＧａｙＩｎｚＮ材料（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１）を含む基板層と、ＡｌｘＧａｙＩｎｚＮ材料を含む第１の層と、Ａｌｘ’Ｇａｙ’Ｉｎｚ’Ｎ材料（０≦ｘ’≦１、０≦ｙ’≦１、０≦ｚ’≦１、ｘ’＋ｙ’＋ｚ’＝１）を含む第２の層と、導電性材料を含む少なくとも１つの端子とを有する電子デバイス構造に関する。第１の層は、第２の層と基板との間に配置され、第１および第２の層の材料は、ヘテロ界面に沿って二次元電子ガスを形成するように構成される。第１の層と基板との間の格子整合は、中間核形成層を用いずに達成される。第１の層の厚さは、好ましくは約１０００ナノメートル未満、より好ましくは約５００ナノメートル未満、更に好ましくは約２００ナノメートル未満である。
別の態様において、本発明は、半絶縁性基板層と、二次元電子ガスを形成するように構成される第１および第２の層と、導電性材料を含む少なくとも１つの端子とを有する電子デバイス構造に関する。基板は、第１のＩＩＩ−窒化物材料とドーパントとを含み、第１の層は第１のＩＩＩ−窒化物材料を含み、第２の層は第２のＩＩＩ−窒化物材料を含む。
別の態様において、本発明は、半絶縁性の第１のＩＩＩ−窒化物材料を含む基板層と、基板層に格子整合された第１のＩＩＩ−窒化物材料を含むエピタキシャルに成長した第１の層と、第２のＩＩＩ−窒化物材料を含むエピタキシャルに成長した第２の層と、導電性材料を含む少なくとも１つの端子とを有する電子デバイス構造に関する。第１の層および第２の層は、二次元電子ガスを形成するように構成されるヘテロ接合を規定する。
別の態様において、本発明は、いくつかの方法の工程を含む電子デバイス構造を製造する方法に関する。第１の方法の工程は、ＡｌｘＧａｙＩｎｚＮ材料（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１）を含む半絶縁性基板を準備する工程を含む。第２の方法の工程は、ＡｌｘＧａｙＩｎｚＮ材料を含む第１の層を、基板上に又は基板に隣接してエピタキシャル成長させる工程を含む。第３の方法の工程は、Ａｌｘ’Ｇａｙ’Ｉｎｚ’Ｎ材料（０≦ｘ’≦１、０≦ｙ’≦１、０≦ｚ’≦１、およびｘ’＋ｙ’＋ｚ’＝１）を含む第２の層を、第１の層上に又は第１の層に隣接してエピタキシャル成長させる工程であって、第１の層および第２の層が、二次元電子ガスを形成するように構成される工程を含む。第４の方法の工程は、二次元電子ガスと電気的に導通する少なくとも１つの端子を堆積させる工程を含む。
本発明の他の態様、特徴、および実施形態は、以下の開示および添付の特許請求の範囲から、より十分に明らかになるであろう。
図面において、同様の番号が、同様の要素又は構造を指すことが意図される。特に示さない限り、どの図面も原寸に比例して記載されたものではない。
発明の詳細な説明およびその好ましい実施形態
以下の特許および特許出願の開示は、これによって、それらそれぞれの全体を引用によりここに援用される：
「半絶縁性ＧａＮおよびそれを製造する方法（Ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ＧａＮ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ ｔｈｅ Ｓａｍｅ）」についての、２００５年１月１２日に公開された米国特許出願公開第２００５／０００９３１０号明細書、
「単結晶Ｇａ＊Ｎ物品を製造する方法（Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ ａ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｇａ＊Ｎ Ａｒｔｉｃｌｅ）」についての、１９９７年１０月２１日に発行された米国特許第５，６７９，１５２号明細書、
「（Ｇａ、Ａｌ、Ｉｎ）Ｎベース層を使用するＧａＮベースのデバイス（ＧａＮ−Ｂａｓｅｄ Ｄｅｖｉｃｅｓ Ｕｓｉｎｇ （Ｇａ， Ａｌ， Ｉｎ）Ｎ Ｂａｓｅ Ｌａｙｅｒｓ）」についての、２０００年１２月５日に発行された米国特許第６，１５６，５８１号明細書、
「低欠陥密度（Ｇａ、Ａｌ、Ｉｎ）Ｎおよびそれを製造するためのＨＶＰＥプロセス（Ｌｏｗ Ｄｅｆｅｃｔ Ｄｅｎｓｉｔｙ （Ｇａ， Ａｌ， Ｉｎ）Ｎ ａｎｄ ＨＶＰＥ Ｐｒｏｃｅｓｓ ｆｏｒ Ｍａｋｉｎｇ Ｓａｍｅ）」についての、２００２年８月２７日に発行された米国特許第６，４４０，８２３号明細書、
「光電子デバイスおよび電子デバイスのための自立型（アルミニウム、インジウム、ガリウム）窒化物（（Ａｌ、Ｉｎ、Ｇａ）Ｎ）基板上の向上されたエピタキシ性質（表面テクスチャーおよび欠陥密度）を達成するための方法（Ｍｅｔｈｏｄ ｆｏｒ Ａｃｈｉｅｖｉｎｇ Ｉｍｐｒｏｖｅｄ Ｅｐｉｔａｘｙ Ｑｕａｌｉｔｙ （Ｓｕｒｆａｃｅ Ｔｅｘｔｕｒｅ ａｎｄ Ｄｅｆｅｃｔ Ｄｅｎｓｉｔｙ） ｏｎ Ｆｒｅｅ−Ｓｔａｎｄｉｎｇ （Ａｌｕｍｉｎｕｍ， Ｉｎｄｉｕｍ， Ｇａｌｌｉｕｍ） Ｎｉｔｒｉｄｅ （（Ａｌ， Ｉｎ， Ｇａ）Ｎ） Ｓｕｂｓｔｒａｔｅｓ ｆｏｒ Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅｓ）」についての、２００２年９月１０日に発行された米国特許第６，４４７，６０４号明細書、
「高表面品質ＧａＮウェーハおよびそれを製造する方法（Ｈｉｇｈ Ｓｕｒｆａｃｅ Ｑｕａｌｉｔｙ ＧａＮ Ｗａｆｅｒ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍｅ）」についての、２００２年１２月３日に発行された米国特許第６，４８８，７６７号明細書、
「厚い（Ｇａ、Ａｌ、Ｉｎ）Ｎベース層を使用するＧａＮベースのデバイス（ＧａＮ−Ｂａｓｅｄ Ｄｅｖｉｃｅｓ Ｕｓｉｎｇ Ｔｈｉｃｋ （Ｇａ， Ａｌ， Ｉｎ）Ｎ Ｂａｓｅ Ｌａｙｅｒｓ）」についての、２００３年３月１８日に発行された米国特許第６，５３３，８７４号明細書、
「ＩＩＩ−窒化物基板ブールおよびそれを製造し使用する方法（ＩＩＩ−ｎｉｔｒｉｄｅ Ｓｕｂｓｔｒａｔｅ Ｂｏｕｌｅ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ ａｎｄ Ｕｓｉｎｇ ｔｈｅ Ｓａｍｅ）」についての、２００３年７月２２日に発行された米国特許第６，５９６，０７９号明細書
「バルク単結晶窒化ガリウムおよびそれを製造する方法（Ｂｕｌｋ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ Ｓａｍｅ）」についての、２００４年７月２０日に発行された米国特許第６，７６５，２４０号明細書、
「バルク単結晶窒化ガリウムおよびそれを製造する方法（Ｂｕｌｋ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ Ｓａｍｅ）」についての、２００１年７月１９日に公開された米国特許出願公開第２００１／０００８６５６号明細書、
「バルク単結晶窒化ガリウムおよびそれを製造する方法（Ｂｕｌｋ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ Ｓａｍｅ）」についての、２００２年３月７日に公開された米国特許出願公開第２００２／００２８３１４号明細書、および
「自立型（Ａｌ、Ｉｎ、Ｇａ）Ｎおよびそれを形成するためのパーティング方法（Ｆｒｅｅ−Ｓｔａｎｄｉｎｇ （Ａｌ， Ｉｎ， Ｇａ）Ｎ ａｎｄ Ｐａｒｔｉｎｇ Ｍｅｔｈｏｄ ｆｏｒ Ｆｏｒｍｉｎｇ Ｓａｍｅ）」についての、２００２年６月６日に公開された米国特許出願公開第２００２／００６８２０１号明細書。
ここで使用され、材料に適用される「半絶縁性」という用語は、それを電子デバイス構造における基板としての使用に適したものにするのに十分に高い抵抗率を有するという特性を指す。半絶縁性材料は、好ましくは少なくとも約１×１０３オーム−ｃｍ、より好ましくは少なくとも約１×１０４オーム−ｃｍ、更に好ましくは少なくとも約１×１０５オーム−ｃｍの（デバイス動作温度における）抵抗率を有すべきである。ＩＩＩ−窒化物材料の基板の場合、不十分に純粋で高い結晶品質を生じさせることができない場合、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕなどの深いアクセプタドーパント種が、好ましくは、ＡｌｘＧａｙＩｎｚＮ中の意図されないドナー種を補償し、少なくとも半絶縁性の特徴を基板に与えるために含まれる。
本発明によれば、異なるＩＩＩ−窒化物デバイス層を含むマイクロエレクトロニクスデバイス構造の性能は、ネイティブ基板の使用によって改良される一方で、エピ層設計によって、非チャネル電荷の形成が回避され、それらの影響が最小化される。
基板と、第１の層と、第２の層とを含む構造であって、第１の層および第２の層が異なるＩＩＩ−窒化物を含む構造において、隣接した半絶縁性ネイティブ基板に格子整合された薄い第１の層の成長により、非チャネル電荷を制御し、上述の困難を回避しながら、改良された性能特性を有する高品質ＩＩＩ−窒化物層構造を得ることが発見された。基板（例えば、ＳＩ ＧａＮ）に隣接して成長した第１のＩＩＩ−窒化物（例えば、ＧａＮ）層の厚さは、好ましくは約１０００ｎｍ未満、より好ましくは約５００ｎｍ未満、更に好ましくは約２００ｎｍ未満である。
対照的に、異質の基板を用いる従来のＨＥＭＴデバイス内のＧａＮ層は比較的厚く−典型的な厚さが２から３ミクロンの範囲内である。そのような厚いＧａＮ層を用いる１つの理由は、転位密度を低減するか、あるいは、材料品質を高めてデバイス性能を改良するためである。先に言及したように、ＧａＮ層とネイティブではない基板との間の格子不整合を緩和するために、ＧａＮベースのＨＥＭＴデバイスにおいて通常核形成層が用いられるが、核形成層は格子不整合問題を完全に消滅することができない。さまざまな転位除去機構によって、ＧａＮ層のエピタキシャル成長が転位密度を著しく低減することができ、エピ層厚さが増加するにつれて、転位密度は減少する。特定のエピ層厚さが得られると、低減率は小さくなる。例えば、出願人は、核形成層を用いて炭化ケイ素上のＧａＮベースのＨＥＭＴ構造を製造した経験がある。出願人の経験において、厚さ３ミクロンのＧａＮ層の使用は、核形成層表面に沿った１平方センチメートルあたり約１×１０１０の転位の転位密度を、その上に堆積されたＧａＮ層の末端（ｄｉｓｔａｌ）表面に沿った１平方センチメートルあたり約５×１０８の転位に低減するのに十分である。
ネイティブ基板を用いてＧａＮベースのＨＥＭＴ構造を製造しようとする出願人の初期の試みの１つにおいて、中間核形成層を用いずに、厚さが３ミクロンであるアンドープのＧａＮ層を（補償ドーパントを含有する）半絶縁性ＧａＮ基板上にホモエピタキシャルに堆積させた。ＡｌＧａＮの約２３ナノメートルの層がＧａＮ層上にエピタキシャル成長し、導電性材料のソース端子、ドレイン端子、およびゲート端子が構造に加えられた。ゲート端子は、アンドープのＧａＮ層の３ミクロンの厚さによって半絶縁性基板層から分離された。出願人が驚いたことに、結果として得られたデバイスは、非チャネル電荷の影響を示し、デバイスの機能は不十分であった。非チャネル電荷は、アンドープのＧａＮ層と半絶縁性ＧａＮ基板との間への二次導電性チャネルの形成を可能にし、厚い（３ミクロン）アンドープのＧａＮ層に起因して、その二次チャネルがゲート端子からの信号によってピンチオフされないと考えられる。
半絶縁性ＧａＮ基板を使用するＧａＮベースのＨＥＭＴ構造において、本発明によるそのような基板上のより薄いＧａＮ層の成長は、非チャネル電荷から生じる伝導影響を制御するという問題を実質的になくす。ＧａＮ層の厚さは、好ましくは約１０００ｎｍ未満、より好ましくは約５００ｎｍ未満、更に好ましくは約２００ｎｍ未満である。二次導電性チャネルがそのようなデバイス内に存在するままであるが、ＧａＮ層の厚さの低減が、より遠くないゲート端子からの信号が二次チャネルをピンチオフすることを可能にすることが考えられる。好ましくは、非チャネル電荷は、当業者に知られている技術によって、できるだけ低減される。そのような技術としては、例えば、表面を適切に仕上げクリーニングすること、成長に対するランピング（ｒａｍｐｉｎｇ ｔｏ ｇｒｏｗｔｈ）と関連する条件の選択を最適化すること、成長条件を注意深く選択し制御すること、および／又は補償不純物を使用することが挙げられる。二次元電子ガスの外側の第１の層および基板のいずれかの中に存在することのある非チャネル電荷は、好ましくは約１×１０１３ｃｍ−２未満、より好ましくは約１×１０１２ｃｍ−２未満、更に好ましくは約１×１０１１ｃｍ−２未満である。
ＨＥＭＴデバイス内の薄いＧａＮ層が、二次導電性チャネルの制御を促進することに加えて、さらなる利点をもたらす。ＧａＮ層の厚さを低減することは、シート抵抗を増加させ、かつ、それが、下層のＧａＮ基板の表面に、より密接に構成することを可能にする。好ましくは、基板は、第１のＧａＮ層の成長の前、化学機械研磨（ＣＭＰ）プロセス（米国特許第６，４８８，７６７号明細書に開示されているような）で処理され、次に、クリーニングされる。ＣＭＰプロセスがＧａＮ基板上で用いられ、薄いＧａＮ層がその上に成長する場合、滑らかな層およびはっきりした（ｓｈａｒｐ）ヘテロ接合界面が、結果として生じる２ＤＥＧの向上された電子移動度およびシート電荷の閉じ込めをもたらし、したがって、結果として生じるデバイスの周波数応答および一般的な電気的特徴を向上させる。
ＧａＮは極性結晶であり、ｃ面は２つの異なる表面を有する。ｃ面基板の場合、１つの表面はガリウムで終端し、他の表面は窒素で終端する。ウェーハ表面の方向は、ｃ軸に厳密に平行であってもよく、結晶ｃ面に対して小さい角度（例えば、≦１０度）で傾斜させてもよい。そのような面は微斜面と呼ばれる。ＨＥＭＴにおける使用に適したエピタキシャルデバイス層が、好ましくは、ｃ面基板のガリウム側に、又は微斜面基板上に成長する。しかし、他の材料および他の配向を用いることもできる。ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１）を含むウェーハを仮定すると、ウェーハ表面は、（０００１）配向におけるＡｌｘＧａｙＩｎｚＮのＡｌｘＧａｙＩｎｚ終端表面、（０００１）配向におけるＡｌｘＧａｙＩｎｚＮのＡｌｘＧａｙＩｎｚ終端表面のオフカット（ｏｆｆｃｕｔｓ）、（０００１）配向におけるＡｌｘＧａｙＩｎｚＮのＮ終端表面のオフカット、Ａ面表面、Ｍ面表面、Ｒ面表面、Ａ面表面のオフカット、Ｍ面表面のオフカット、およびＲ面表面のオフカットからなる群より選択することができる。
ここでの説明は、主として、本発明の用途のための例示的なＩＩＩ−窒化物種としてのＡｌＧａＮおよびＧａＮを対象とするが、本発明が、二元化合物および二元合金を含むＩＩＩ−窒化物化合物に広く適用できることが認められるであろう。ここで使用されるように、「ＩＩＩ−窒化物」という用語は、窒素と、Ａｌ、Ｉｎ、およびＧａの少なくとも１つとを含む半導体材料を指す。そのようなＩＩＩ−窒化物材料は、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１）と記号的に示すことができる。ＡｌｘＧａｙＩｎｚＮという用語は、Ａｌ、Ｉｎ、およびＧａの１つ以上を含む窒化物のすべての順列（ｐｅｒｍｕｔａｔｉｏｎｓ）を含み、したがって、代替材料として、ＡｌＮ、ＩｎＮ、ＧａＮ、ＡｌＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＩｎＧａＮを包含し、Ａｌ、Ｉｎ、およびＧａの２つ又は３つすべてを含有する化合物中のＡｌ、Ｉｎ、およびＧａの化学量論係数は、すべてのそのような化学量論係数の和が１であるという条件で、０と１との間の任意の適切な値を有することができる。この点で、水素もしくは炭素などの不純物、ドーパント、又はホウ素などの歪み変更材料も、ＡｌｘＧａｙＩｎｚＮ材料に組み入れることができるが、すべての化学量論係数の和は、±０．１％の変動の範囲内で１である。そのような化合物の例としては、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）、およびＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１および０≦ｙ≦１）が挙げられる。したがって、以下の説明は例示的な材料としてのＧａＮおよびＡｌＧａＮを対象とするが、他のＩＩＩ−窒化物材料を、本発明によるマイクロエレクトロニクスデバイス構造に同様に使用することができる。
第１の実施形態による多層マイクロエレクトロニクスデバイス構造１００Ａが、図２Ａに示されている。ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１）を含む絶縁性基板１１０Ａが準備される。好ましくは、基板１１０Ａは、表面転位密度が１平方センチメートルあたり約１×１０７未満の転位であり、室温抵抗率が１センチメートルあたり少なくとも約１×１０５オームである。そのような特性を示す半絶縁性基板およびそれらのための製造方法の例が、同一譲受人による米国特許出願公開第２００５／０００９３１０号明細書に開示されている。基板１１０Ａは、好ましくは、研磨され（例えば、ＣＭＰプロセスなどの仕上げ研磨プロセスを用いて）、次に、クリーニングされる。ＡｌｘＧａｙＩｎｚＮを含む第１のデバイス層１２０Ａが、中間核形成層を使用せずに、基板１１０Ａ上に成長する。第１の層１２０Ａは、好ましくは、表面転位密度が、１平方センチメートルあたり約１×１０７未満の転位である。その後、Ａｌｘ’Ｇａｙ’Ｉｎｚ’Ｎ（０≦ｘ’≦１、０≦ｙ’≦１、０≦ｚ’≦１、およびｘ’＋ｙ’＋ｚ’＝１）を含む第２のデバイス層１３０Ａが、第１のデバイス層１２０Ａ上に成長される。第１の層１２０Ａおよび第２の層１３０Ａの材料および厚さは、第１の層１２０Ａおよび第２の層１３０Ａのうちの少なくとも１つの表面に沿って又は隣接して、二次元電子ガス１２５Ａを形成するように選択される。
任意の適切な成長技術を用いて、第１のデバイス層１２０Ａおよび第２デバイス層１３０Ａを成長させることができる。例えば、有機金属気相エピタキシ（ＭＯＶＰＥ）（有機金属化学蒸着（ＭＯＣＶＤ）としても知られている）、水素化物気相エピタキシ（ＨＶＰＥ）、原子層エピタキシ（ＡＬＥ）、又は分子線エピタキシなどのプロセスを用いることができる。少なくとも１つの導電性端子（図３に示された端子１４１〜１４３など）が、好ましくは、第１の層１１０Ａ、第２の層１２０Ａ、および基板層１３０Ａのいずれかの上に又は内部に設けられ配置される。
図２Ａの多層構造のサブセットを表す実施形態が、図２Ｂに示されている。多層電子デバイス構造１００Ｂが、半絶縁性ＧａＮ基板層１１０Ｂと、基板１１０Ｂのガリウム表面上に成長したＧａＮを含む第１の層１２０Ｂと、第１の層１２０Ｂ上に成長したＡｌＧａＮを含む第２の層１３０Ｂとを含む。２ＤＥＧ １２５Ｂが、第１の層１２０Ｂと第２の層１３０Ｂとの間の界面に沿って形成される。ＡｌＧａＮ合金がＡｌｘＧａｙＮとして表される場合、好ましくは０．１≦ｘ≦０．５、より好ましくは０．２≦ｘ≦０．４である。第２のＡｌＧａＮ層１３０Ｂが第１のＧａＮ層１２０Ｂ上で仮像である（ｐｓｅｏｄｕｍｏｒｐｈｉｃ）（すなわち、緩和されない）ように、第２の層１３０Ｂの厚さは臨界厚さに限定されなければならない。第２のＡｌＧａＮ層１３０Ｂの臨界厚さは、合金中に存在するＡｌパーセンテージに依存し、典型的には、より高いＡｌ含有量が第１のＧａＮ層１２０Ｂ上の第２のＡｌＧａＮ層１３０Ｂのより小さな臨界厚さをもたらす。第２のＡｌＧａＮ層１３０Ｂの厚さは、好ましくは約１０ｎｍ〜約４０ｎｍ、より好ましくは約２０ｎｍ〜約３０ｎｍの範囲内である。所望の用途のための電子デバイス構造１００Ｂの性能を向上させるために、第２のＡｌＧａＮ層１３０Ｂは、アンドープであってもよく、ドープされても、デルタドープされても、任意の適切なドーピングプロファイルに従ってドープされてもよい。
別の実施形態において、図２Ｂの構造１００Ｂを組み入れるＨＥＭＴデバイスが準備される。図３を参照すると、ＨＥＭＴデバイス１５０が半絶縁性ＧａＮ基板１１０Ｃを含む。第１の薄い（例えば、約１０００ｎｍ未満）ＧａＮ層１２０Ｃが基板１１０Ｃ上にホモエピタキシャル成長し、第２のＡｌＧａＮ層１３０Ｃが第１の層１２０Ｃ上にエピタキシャル成長して、第１の層１２０Ｃと第２の層１３０Ｃとの間のヘテロ界面に沿って２ＤＥＧ １２５Ｃを形成する。３つの端子１４１〜１４３が設けられ、中心端子１４１は、第２の（ソース）端子１４２から第３の（ドレイン）端子１４３への電流を制御するための第１の（ゲート）端子１４１として役立つ。デバイス１５０は、第１の端子１４１が第３の層１３０Ｃ上に配置され、第２の端子１４２および第３の端子１４３が、第２の層１２０Ｃ上におよび／又は第１の層１３０Ｃ内に配置された３つの端子１４１〜１４３を含むＨＥＭＴとしての機能を提供することに向けられるが、本発明によるデバイス構造が、２ＤＥＧ １２５Ｃと電気的に導通する、より好ましくは電気的に接触する少なくとも１つの端子を含むことが理解されるべきである。
図４に示された別の実施形態において、マイクロエレクトロニクスデバイスがＩＩＩ−窒化物多層デバイス構造１６０を含む。電子デバイス１７０は、好ましくは、電源１７４と、増幅されるべき信号１７８をＩＩＩ−窒化物多層デバイス構造１６０に入力するための取付具１７６とを含み、上述の構成要素１６０、１７４、および１７６のいずれも、適切なハウジング又は支持要素１７２内部に又は上に配置される。電子デバイス１７０は、ＩＩＩ−窒化物多層デバイス構造１６０の助けによって、入力信号を受取り、出力信号を発生する。ＩＩＩ−窒化物多層デバイス構造１６０は、好ましくはＨＥＭＴである。この実施形態によるマイクロエレクトロニクスデバイスの例としては、電力増幅器、放送送信機、電力変換器、音声増幅器、並びに携帯電話およびパーソナルデータアシスタントなどの無線通信デバイスが挙げられる。さらに、そのような電子デバイスは、無線通信基地局およびフェーズドアレイレーダシステムなどの望ましいシステムに組み入れることができる。
別の実施形態において、キャップ層が、薄い（例えば、≦１０００ｎｍ）第１の層と、ネイティブ基板とを有するＩＩＩ−窒化物多層デバイス構造に加えられる。図５を参照すると、ＩＩＩ−窒化物多層デバイス構造２００が、半絶縁性ＧａＮ基板２１０と、基板２１０のガリウム表面上にホモエピタキシャル成長した薄い第１のＧａＮ層２２０とを含む。第２のＡｌＧａＮ層２３０が第１の層２１０上にエピタキシャル成長して、第１の層２２０と第２の層２３０との間のヘテロ界面に沿って２ＤＥＧ ２２５を形成する。その後、好ましくは厚さ約１０ｎｍ未満の、非常に薄い第３のＧａＮキャップ層２３５が、第２の層２３０上にエピタキシャル成長する。第３のＧａＮキャップ層２３５は、表面障壁高さを著しく増大させるように機能して、ゲート漏れ電流を低減し、それによって、結果として生じるデバイス構造の性能を向上させる。しかし、第３のＧａＮキャップ層２３５は、２ＤＥＧ ２２５の密度をわずかに低減してもよい。
更に別の実施形態において、薄い第１の層と、ネイティブ基板とを有するデバイス構造内の２ＤＥＧに沿って中間障壁層として役立つように、異なったＩＩＩ−窒化物材料層の間に、第４の層を配置することができる。先に説明した第３の層（例えば、ＧａＮキャップ層２３５）が存在しようと存在しまいと、第４の層を設けることができる。図６を参照すると、ＩＩＩ−窒化物多層デバイス構造３００が、半絶縁性ＧａＮ基板３１０と、基板３１０のガリウム表面上にホモエピタキシャル成長された薄い第１のＧａＮ層３２０とを含む。次に、中間ＩＩＩ−窒化物障壁層３２８が第１のＧａＮ層３２０上に成長する。第４の層３２８の好ましい材料がＡｌＮである。ＡｌＮが使用される場合、第４の層３２８の厚さは、好ましくは約２ナノメートル未満、より好ましくは約０．５ナノメートルから約１．５ナノメートルの範囲内である。第２のＡｌＧａＮ層は、第４の層３２８上に成長し、第１のＧａＮ層３２０および第２のＡｌＧａＮ層３３０の組合せは、第４の層３２８によって向上された２ＤＥＧ ３２５を形成するように構成される。第４の層３２８は、伝導帯オフセットを増加させることによって、合金散乱を低減し、２ＤＥＧの閉じ込めを増加させる。第４の層は、ＧａＮとＡｌＧａＮとの間の分極（ｐｏｌａｒｉｚａｔｉｏｎ）差を高めることによって、２ＤＥＧ密度を増加させ、これにより、構造３００の性能を向上させる。任意に、表面障壁高さを増大させるために、第３のＧａＮキャップ層３３５を第２の層３３０上に成長させることができる。第３のＧａＮキャップ層３３５および第４のＡｌＮ中間障壁層３２８の両方を組み入れることは、増大された表面障壁高さ、より高い２ＤＥＧ密度、より良好な２ＤＥＧ閉じ込め、およびより少ない合金散乱を促進し、結果として生じるデバイス構造３００内のゲート漏れ電流を低減する。
更に別の実施形態において、付加的な底部電子障壁として役立つように、基板と第１のＧａＮ層との間に、第５の層を配置することができる。図７を参照すると、ＩＩＩ−窒化物多層デバイス構造４００が半絶縁性ＧａＮ基板４１０を含む。電子障壁材料の第５の層４１５を、半絶縁性ＧａＮ基板４１０のガリウム表面上に直接成長させることができる。しかし、より好ましくは、絶縁性ＧａＮなどの材料の薄い（例えば、厚さ約１０ｎｍ）第６の層４１４が、バッファとして役立つように、ＳＩ ＧａＮ基板４１０のガリウム表面上にホモエピタキシャル成長し、第５の電子障壁層４１５は第６の層４１４上に成長する。第５の層４１５の組成および厚さは、ＧａＮ上のＩｎＧａＮ上の第５の層４１５の構造緩和を引き起してはならない。第５の層４１５の好ましい材料がＩｎＧａＮである。ＩｎＧａＮが使用される場合、第５の層４１５の厚さは、好ましくは約５０ｎｍ未満であり、Ｉｎは、好ましくは、合金中の金属の約２０％未満に相当する。
第５の層４１５の形成後、第１のＧａＮ層４２０が第５の層４１５上に成長し、次に、第２のＡｌＧａＮ層４３０が第１の層４２０上に成長して、ヘテロ界面に沿って２ＤＥＧ ４２５を形成する。任意に、表面障壁高さを増大させるために、第３のＧａＮキャップ層４３５を第２の層４３０上に成長させることができる。第１のＧａＮ層４２０と第５のＩｎＧａＮ電子障壁層４１５との間の分極の不連続のため、電界が第５の層４１５内に生じ、熱い電子が、第１の層４２０から逃げ、第６の層４１４（存在する場合）および／又は基板層４１０内に捕捉されるようになる可能性を低減し、これにより、デバイス構造４００の性能を向上させる。
更に別の実施形態において、薄い第１の層と、ネイティブ基板とを含むＩＩＩ−窒化物多層デバイス構造が、図５〜７と関連して示され説明された改善の任意の組合せ又はすべてを含むことができる。図８を参照すると、基板層５１０と、第１の層５２０と、第２の層５３０とを含むＩＩＩ−窒化物多層デバイス構造が、第２の層５３０に隣接した第３のキャップ層５３５と、２ＤＥＧ ５２５に沿って中間障壁として役立つように、第１の層５２０と第２の層５３０との間に配置された第４の層と、底部電子障壁として役立つように、第１の層５２０と基板５１０との間に配置された第５の層５１５と、（第５の層５２０と組み合わせて）、基板５１０と第５の層５１５との間のバッファとして役立つための第６の層５１４とを更に含むことができる。
別の実施形態において、向上された２ＤＥＧ輸送を促進するために、チャネル規定層として役立つように、異なったＩＩＩ−窒化物材料層（第１および第２の層）の間に、第７の層を配置することができる。先に説明された第３の層（例えばＧａＮキャップ層）、第４の層（例えば、およびＡｌＮ中間層）、第５の層（電子障壁）、および／又は第６の層（開始層）が存在しようと存在しまいと、第７の層を設けることができる。図９を参照すると、ＩＩＩ−窒化物多層デバイス構造６００が、半絶縁性ＧａＮ基板６１０と、基板６１０のガリウム表面上にホモエピタキシャル成長された薄い第１のＧａＮ層６２０とを含む。次に、第１の層よりも小さいバンドギャップエネルギーを有する中間ＩＩＩ−窒化物チャネル層６２９が、第１のＧａＮ層６２０上に成長する。第７の層６２９の好ましい材料が、ＧａｙＩｎｚＮ（ｙ＋ｚ＝１、好ましくは０＜ｚ＜０．１）である。ＧａｙＩｎｚＮ（ｙ＋ｚ＝１、好ましくは０＜ｚ＜０．１）が使用される場合、第７の層６２９の厚さは、好ましくは約２ナノメートルを超え、好ましくは２０ｎｍ未満である。第２のＡｌＧａＮ層は第７の層６２９上に成長し、第１のＧａＮ層６２０および第２のＡｌＧａＮ層６３０の組合せは、第７の層６２９内に形成する２ＤＥＧ６２５を形成するように構成される。第７の層６２９は、向上された２ＤＥＧの電荷輸送および閉じ込めを可能にする。
当業者は、絶縁性ＩＩＩ−窒化物基板上の更に革新的な構造を製造するために、これらの実施形態のさまざまな態様を変更することおよび／又は組み合わせることを予想することができる。例えば、第１の方法は、電子閉じ込めを向上させるために、ＧａＮよりも大きいバンドギャップ材料から第１の層を製造すること（例えば、欠陥又は不純物イオン化エネルギーを増加させることによって）を含むことができる。第２の方法は、第１の層（例えば、ＧａＮ）又は第５もしくは第６の層を、Ｍｇ、Ｆｅ、Ｚｎなどの補償不純物でドープして、これらの層の抵抗を増加させることを含むことができる。第３の方法は、適切な組成のＡｌＩｎＧａＮ材料から第１の層を製造して、電界を生じさせて、有害な熱い電子の影響を抑制することを含むことができる。第４の方法は、ＡｌＩｎＧａＮ格子整合第四級合金から第１の層を製造することを含むことができる。本開示を検討すると、さまざまな他の変更および組合せが、当業者には明らかであろう。
本発明の利点および特徴を、下記の実施例を参照して更に例示するが、実施例は、決して本発明の範囲を限定すると解釈されるべきではなく、むしろ、特定の用途における本発明のさまざまな実施形態を例示すると解釈されるべきである。
実施例１
図２Ａ〜２Ｂに概略的に示されたタイプの第１のＩＩＩ−窒化物多層デバイス構造を、ｃ面ＳＩ ＧａＮ基板で構成した。窒素源としてアンモニアを使用し、ガリウム源およびアルミニウム源として、それぞれ、ＴＭＧ（トリメチルガリウム）およびＴＭＡ（トリメチルアルミニウム）を使用して、ＭＯＣＶＤによって、構造を成長させた。クリーニングされたｃ面ＳＩ ＧａＮ基板を反応器内に装填し、成長温度に加熱した。いったん、反応器が成長温度に達すると、アニール工程又は核形成工程なしで、成長が始まった。以下のプロセス条件で、厚さ１００ｎｍの第１のＧａＮ層を基板上に成長させた：１２２０Ｃのサセプタ（ｓｕｓｃｅｐｔｏｒ）温度（基板温度が、典型的には、サセプタ温度よりも約５０〜２００Ｃ低いことに留意されたい）、１００ｍｂａｒの成長圧力、および約２μｍ／ｈｒの成長速度。次に、アルミニウム源をオンにし、厚さ１０ｎｍの第２のＡｌＧａＮ層を第１の層上に成長させ、第２の層内のＡｌのパーセンテージは、窒化物合金中の金属の約２４％であった。次に、アルミニウム源およびガリウム源をオフにし、ウェーハを冷却した。図１０は、第２のＡｌＧａＮ層の表面の原子間力顕微鏡（ＡＦＭ）画像を示す。この表面の二乗平均平方根（ＲＭＳ）粗さは、ＳｉＣ基板およびサファイア基板上に成長したＨＥＭＴ構造の５オングストロームを超える典型的な値と比較して、３オングストローム未満である。
実施例２
図２Ａ〜２Ｂに概略的に示されたタイプの第２のＩＩＩ−窒化物多層デバイス構造を、微斜面ＳＩ ＧａＮ基板で構成した。窒素源としてのアンモニア、ガリウム源としてのＴＭＧ、およびアルミニウム源としてのＴＭＡを使用して、ＭＯＣＶＤによって、構造を成長させた。クリーニングされた微斜面ＳＩ ＧａＮ基板を反応器内に装填し、成長温度に加熱した。微斜面基板を＜１０−１０＞方向の方に１度だけオフカットした（ｏｆｆｃｕｔ）。いったん、反応器が成長温度に達すると、アニール工程又は核形成工程なしで、成長が始まった。以下のプロセス条件で、厚さ５０ｎｍの第１のＧａＮ層を基板上に成長させた：１１７０Ｃのサセプタ温度、１００ｍｂａｒの成長圧力、および約２μｍ／ｈｒの成長速度。次に、アルミニウム源をオンにし、厚さ１０ｎｍの第２のＡｌＧａＮ層を第１の層上に成長させ、第２の層内のＡｌのパーセンテージは、窒化物可能にする（ａｌｌｏｗ）中の金属の約２４％であった。次に、アルミニウム源およびガリウム源をオフにし、ウェーハを冷却した。ホール測定をこのウェーハ上で行い、それは、シート濃度が１平方センチメートルあたり約６．５×１０１２であり、移動度が１４００Ｃｍ２Ｖ−１ｓ−１を超えた。図１１は、多層デバイス構造の水銀プローブキャパシタンス−電圧測定を示し、鋭いピンチオフを示す。
実施例３
図５に概略的に示されたタイプのＩＩＩ−窒化物多層構造（すなわち、ＧａＮキャップ層を含む）を構成した。窒素源としてのアンモニア、ガリウム源としてのＴＭＧ、およびアルミニウム源としてのＴＭＡを使用して、ＭＯＣＶＤによって、構造を成長させた。クリーニングされたｃ面ＳＩ ＧａＮ基板を反応器内に装填し、成長温度に加熱した。いったん、反応器が成長温度に達すると、アニール工程又は核形成工程なしで、成長が始まった。すべての層の成長条件は、１１７０Ｃのサセプタ温度、１００ｍｂａｒの成長圧力、および約２μｍ／ｈｒの成長速度であった。初期成長は、基板上の厚さ１００ｎｍの第１のＧａＮ層のものであった。次に、アルミニウム源をオンにし、厚さ２２ｎｍの第２のＡｌＧａＮ層を第１の層上に成長させ、第２の層内のＡｌのパーセンテージは、窒化物合金中の金属の約２７％であった。次に、アルミニウム源をオフにし、厚さ２ｎｍの第３のＧａＮキャップ層を第２の層上に成長させた。次に、ガリウム源をオフにし、ウェーハを冷却した。このウェーハの表面を原子間力顕微鏡法（ＡＦＭ）で画像形成した。結果として生じる表面の二乗平均平方根（ＲＭＳ）粗さは、ＳｉＣ基板およびサファイア基板上に成長したＨＥＭＴ構造の５オングストロームを超える典型的な値と比較して、３オングストローム未満である。ホール測定をこのウェーハ上で行い、それは、シート濃度が約２．３×１０１３ｃｍ−２であり、移動度が８００ｃｍ２Ｖ−１ｓ−１を超えた。
実施例４
図６に概略的に示されたタイプのＩＩＩ−窒化物多層構造（しかし、任意の第３のＧａＮキャップ層がない）を構成し、構造は、第１のＧａＮ層と第２のＡｌＧａＮ層との間に配置されたＡｌＮの第４の中間障壁層を有した。窒素源としてのアンモニア、ガリウム源としてのＴＭＧ、およびアルミニウム源としてのＴＭＡを使用して、ＭＯＣＶＤによって、構造を成長させた。クリーニングされたｃ面ＳＩ ＧａＮ基板を反応器内に装填し、成長温度に加熱した。いったん、反応器が成長温度に達すると、アニール工程又は核形成工程なしで、成長が始まった。第１のＧａＮ層および第２のＡｌＧａＮ層の成長条件は、１１７０Ｃのサセプタ温度、１００ｍｂａｒの成長圧力、および約２μｍ／ｈｒの成長速度であった。第４のＡｌＮ層の成長条件は、約０．３μｍ／ｈｒである成長速度以外は、第１および第２の層と同じであった。初期成長は、基板上の厚さ１００ｎｍの第１のＧａＮ層のものであった。次に、ガリウム源をオフにし、５秒遅れて、アルミニウム源をオンにした。次に、厚さ１ｎｍの第４のＡｌＮ層を第１の層上に成長させた。次に、ガリウム源をオンにし、厚さ２５ｎｍの第２のＡｌＧａＮ層を第１の層上に成長させ、第２の層内のＡｌのパーセンテージは、窒化物合金中の金属の約２５％であった。次に、ガリウム源およびアルミニウム源をオフにし、ウェーハを冷却した。ホール測定をこのウェーハ上で行い、それは、シート濃度が約２×１０１３ｃｍ−２であり、移動度が１０００ｃｍ２Ｖ−１ｓ−１を超えた。
本発明を、本発明の特定の態様、特徴、および具体的な実施形態に関してここで説明したが、本発明の有用性はこれらに限定されるものではなく、むしろ、ここでの開示に基づいて、本発明の当業者が示唆するように、多数の他の変更、修正、および代替の実施形態にまで広がり、それらを網羅することが理解されるであろう。同様に、特許請求の範囲に記載の本発明は、その精神および範囲内で、すべてのそのような変更、修正、および代替の実施形態を含むと広く解釈され解されることが意図される。
図面の簡単な説明
ＨＥＭＴにおける使用に適した従来の多層電子構造の断面概略図であり、構造は、ＡｌＧａＮ層と、ＧａＮ層と、核形成層と、異質の基板とを含む。 第１の実施形態による多層電子構造の断面概略図であり、構造は、絶縁性第１のＩＩＩ−窒化物材料［ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１）から選択される］の基板と、第１のＩＩＩ−窒化物材料の第１の層と、第１のＩＩＩ−窒化物材料と異なり、第１および第２の層のヘレト界面（ｈｅｒｅｔｏｉｎｔｅｒｆａｃｅ）に沿って二次元電子ガスを形成するように構成された第２のＩＩＩ−窒化物材料［Ａｌｘ’Ｇａｙ’Ｉｎｚ’Ｎ（０≦ｘ’≦１、０≦ｙ’≦１、０≦ｚ’≦１、およびｘ＋ｙ＋ｚ＝１）から選択される］の第２の層とを含む。 絶縁性第１のＩＩＩ−窒化物材料が半絶縁性ＧａＮを含み、第１のＩＩＩ−窒化物材料がＧａＮを含み、第２のＩＩＩ−窒化物材料がＡｌＧａＮを含む第１の実施形態による多層電子構造のサブセットの断面概略図である。 導電性ソース端子および導電性ドレイン端子並びに電気的に絶縁されたゲート端子が加えられてＨＥＭＴを形成する、図２Ｂの多層電子構造の断面概略図である。 図２Ａ又は２Ｂに示されたような多層電子デバイス構造を組み入れる電子デバイスの概略図である。 第２の実施形態による多層電子構造の断面概略図であり、構造は、半絶縁性ＧａＮ基板と、ＧａＮの第１の層と、ＡｌＧａＮの第２の層と、ＧａＮの第３の（キャップ）層とを有し、２ＤＥＧが、第１の層と第２の層との間のヘテロ接合に沿って又は隣接して形成される。 図５に示された第２の実施形態と実質的に同様であるが、ＧａＮの第１の層とＡｌＧａＮの第２の層との間に配置されたＡｌＮのナノ層（ｎａｎｏｌａｙｅｒ）が加えられ、２ＤＥＧがＡｌＮの薄い層に沿って又は隣接して形成された第３の実施形態による多層電子構造の断面概略図である。 第４の実施形態による多層電子構造の断面概略図であり、構造は、半絶縁性ＧａＮ基板と、ＧａＮの微小層（ｍｉｃｒｏｌａｙｅｒ）と、ＩｎＧａＮの微小層と、ＧａＮの第１の層と、ＡｌＧａＮの第２の層と、ＧａＮの第３の（キャップ）層とを含み、２ＤＥＧが、第１の層と第２の層との間のヘテロ接合に沿って又は隣接して形成される。 図６に示された第３の実施形態と実質的に同様であるが、半絶縁性ＧａＮ基板層と第１のＧａＮ層との間に配置されたＧａＮおよびＩｎＧａＮの各１つの微小層層が加えられ、２ＤＥＧがＡｌＮのナノ層に沿って又は隣接して形成された第５の実施形態による多層電子構造の断面概略図である。 図２Ｂに示された第２の実施形態と実質的に同様であるが、ＧａＮの第１の層とＡｌＧａＮの第２の層との間に配置されたＩｎＧａＮチャネルが加えられ、２ＤＥＧがＩｎＧａＮ層内に形成された第６の実施形態による多層電子構造の断面概略図である。 半絶縁性ＧａＮ基板上に成長されたＡｌＧａＮ／ＧａＮヘテロ構造を含む多層電子構造の表面の原子間力顕微鏡走査である。 半絶縁性ＧａＮ基板上に成長されたＡｌＧａＮ／ＧａＮヘテロ構造を含む電子構造の、水銀プローブキャパシタンス−電圧測定によって得られたキャパシタンス対電圧のプロットである。
従来のＨＥＭＴに用いる多層構造１が、図１に示されている。核形成層１３が、サファイア又は炭化ケイ素の基板１０上に成長する。典型的な厚さが約２〜３ミクロンであるＧａＮ層２０が、核形成層１３上に成長する。その後、ＡｌＧａＮ層３０がＧａＮ上に成長して、２つの窒化物層２０、３０の間の界面において２ＤＥＧ ２５を形成する。これらの基本的なＡｌＧａＮ／ＧａＮのＨＥＭＴ構造の多様な改良が、例えば、ヨシダ（Ｙｏｓｈｉｄａ）の米国特許第６，５３４，８０１号明細書、スミス（Ｓｍｉｔｈ）の米国特許第６，５４８，３３３号明細書、およびユー（Ｙｕ）らの米国特許第６，６２４，４５３号明細書に開示されている。
ここで使用され、材料に適用される「半絶縁性」という用語は、それを電子デバイス構造における基板としての使用に適したものにするのに十分に高い抵抗率を有するという特性を指す。半絶縁性材料は、好ましくは少なくとも約１×１０３オーム−ｃｍ、より好ましくは少なくとも約１×１０４オーム−ｃｍ、更に好ましくは少なくとも約１×１０５オーム−ｃｍの（デバイス動作温度における）抵抗率を有すべきである。ＩＩＩ−窒化物材料の基板の場合、十分に純粋で高い結晶品質を生じさせることができない場合、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕなどの深いアクセプタドーパント種が、好ましくは、ＡｌｘＧａｙＩｎｚＮ中の意図されないドナー種を補償し、少なくとも半絶縁性の特徴を基板に与えるために含まれる。
別の実施形態において、図２Ｂの構造１００Ｂを組み入れるＨＥＭＴデバイスが準備される。図３を参照すると、ＨＥＭＴデバイス１５０が半絶縁性ＧａＮ基板１１０Ｃを含む。第１の薄い（例えば、約１０００ｎｍ未満）ＧａＮ層１２０Ｃが基板１１０Ｃ上にホモエピタキシャル成長し、第２のＡｌＧａＮ層１３０Ｃが第１の層１２０Ｃ上にエピタキシャル成長して、第１の層１２０Ｃと第２の層１３０Ｃとの間のヘテロ界面に沿って２ＤＥＧ １２５Ｃを形成する。３つの端子１４１〜１４３が設けられ、中心端子１４１は、第２の（ソース）端子１４２から第３の（ドレイン）端子１４３への電流を制御するための第１の（ゲート）端子１４１として役立つ。デバイス１５０は、第１の端子１４１が第２の層１３０Ｃ上に配置され、第２の端子１４２および第３の端子１４３が、第１の層１２０Ｃ上におよび／又は第２の層１３０Ｃ内に配置された３つの端子１４１〜１４３を含むＨＥＭＴとしての機能を提供することに向けられるが、本発明によるデバイス構造が、２ＤＥＧ １２５Ｃと電気的に導通する、より好ましくは電気的に接触する少なくとも１つの端子を含むことが理解されるべきである。
別の実施形態において、キャップ層が、薄い（例えば、≦１０００ｎｍ）第１の層と、ネイティブ基板とを有するＩＩＩ−窒化物多層デバイス構造に加えられる。図５を参照すると、ＩＩＩ−窒化物多層デバイス構造２００が、半絶縁性ＧａＮ基板２１０と、基板２１０のガリウム表面上にホモエピタキシャル成長した薄い第１のＧａＮ層２２０とを含む。第２のＡｌＧａＮ層２３０が第１の層２２０上にエピタキシャル成長して、第１の層２２０と第２の層２３０との間のヘテロ界面に沿って２ＤＥＧ ２２５を形成する。その後、好ましくは厚さ約１０ｎｍ未満の、非常に薄い第３のＧａＮキャップ層２３５が、第２の層２３０上にエピタキシャル成長する。第３のＧａＮキャップ層２３５は、表面障壁高さを著しく増大させるように機能して、ゲート漏れ電流を低減し、それによって、結果として生じるデバイス構造の性能を向上させる。しかし、第３のＧａＮキャップ層２３５は、２ＤＥＧ ２２５の密度をわずかに低減してもよい。
更に別の実施形態において、薄い第１の層と、ネイティブ基板とを有するデバイス構造内の２ＤＥＧに沿って中間障壁層として役立つように、異なったＩＩＩ−窒化物材料層の間に、第４の層を配置することができる。先に説明した第３の層（例えば、ＧａＮキャップ層２３５）が存在しようと存在しまいと、第４の層を設けることができる。図６を参照すると、ＩＩＩ−窒化物多層デバイス構造３００が、半絶縁性ＧａＮ基板３１０と、基板３１０のガリウム表面上にホモエピタキシャル成長された薄い第１のＧａＮ層３２０とを含む。次に、中間ＩＩＩ−窒化物障壁層３２８が第１のＧａＮ層３２０上に成長する。第４の層３２８の好ましい材料がＡｌＮである。ＡｌＮが使用される場合、第４の層３２８の厚さは、好ましくは約２ナノメートル未満、より好ましくは約０．５ナノメートルから約１．５ナノメートルの範囲内である。第２のＡｌＧａＮ層３３０は、第４の層３２８上に成長し、第１のＧａＮ層３２０および第２のＡｌＧａＮ層３３０の組合せは、第４の層３２８によって向上された２ＤＥＧ ３２５を形成するように構成される。第４の層３２８は、伝導帯オフセットを増加させることによって、合金散乱を低減し、２ＤＥＧの閉じ込めを増加させる。第４の層は、ＧａＮとＡｌＧａＮとの間の分極（ｐｏｌａｒｉｚａｔｉｏｎ）差を高めることによって、２ＤＥＧ密度を増加させ、これにより、構造３００の性能を向上させる。任意に、表面障壁高さを増大させるために、第３のＧａＮキャップ層３３５を第２の層３３０上に成長させることができる。第３のＧａＮキャップ層３３５および第４のＡｌＮ中間障壁層３２８の両方を組み入れることは、増大された表面障壁高さ、より高い２ＤＥＧ密度、より良好な２ＤＥＧ閉じ込め、およびより少ない合金散乱を促進し、結果として生じるデバイス構造３００内のゲート漏れ電流を低減する。
更に別の実施形態において、薄い第１の層と、ネイティブ基板とを含むＩＩＩ−窒化物多層デバイス構造が、図５〜７と関連して示され説明された改善の任意の組合せ又はすべてを含むことができる。図８を参照すると、基板層５１０と、第１の層５２０と、第２の層５３０とを含むＩＩＩ−窒化物多層デバイス構造が、第２の層５３０に隣接した第３のキャップ層５３５と、２ＤＥＧ ５２５に沿って中間障壁として役立つように、第１の層５２０と第２の層５３０との間に配置された第４の層５２８と、底部電子障壁として役立つように、第１の層５２０と基板５１０との間に配置された第５の層５１５と、（第５の層５２０と組み合わせて）、基板５１０と第５の層５１５との間のバッファとして役立つための第６の層５１４とを更に含むことができる。
実施例１
図２Ａ〜２Ｂに概略的に示されたタイプの第１のＩＩＩ−窒化物多層デバイス構造を、ｃ面ＳＩ ＧａＮ基板で構成した。窒素源としてアンモニアを使用し、ガリウム源およびアルミニウム源として、それぞれ、ＴＭＧ（トリメチルガリウム）およびＴＭＡ（トリメチルアルミニウム）を使用して、ＭＯＣＶＤによって、構造を成長させた。クリーニングされたｃ面ＳＩ ＧａＮ基板を反応器内に装填し、成長温度に加熱した。いったん、反応器が成長温度に達すると、アニール工程又は核形成工程なしで、成長が始まった。以下のプロセス条件で、厚さ１００ｎｍの第１のＧａＮ層を基板上に成長させた：１２２０℃のサセプタ（ｓｕｓｃｅｐｔｏｒ）温度（基板温度が、典型的には、サセプタ温度よりも約５０〜２００℃低いことに留意されたい）、１００ｍｂａｒの成長圧力、および約２μｍ／ｈｒの成長速度。次に、アルミニウム源をオンにし、厚さ１０ｎｍの第２のＡｌＧａＮ層を第１の層上に成長させ、第２の層内のＡｌのパーセンテージは、窒化物合金中の金属の約２４％であった。次に、アルミニウム源およびガリウム源をオフにし、ウェーハを冷却した。図１０は、第２のＡｌＧａＮ層の表面の原子間力顕微鏡（ＡＦＭ）画像を示す。この表面の二乗平均平方根（ＲＭＳ）粗さは、ＳｉＣ基板およびサファイア基板上に成長したＨＥＭＴ構造の５オングストロームを超える典型的な値と比較して、３オングストローム未満である。
実施例２
図２Ａ〜２Ｂに概略的に示されたタイプの第２のＩＩＩ−窒化物多層デバイス構造を、微斜面ＳＩ ＧａＮ基板で構成した。窒素源としてのアンモニア、ガリウム源としてのＴＭＧ、およびアルミニウム源としてのＴＭＡを使用して、ＭＯＣＶＤによって、構造を成長させた。クリーニングされた微斜面ＳＩ ＧａＮ基板を反応器内に装填し、成長温度に加熱した。微斜面基板を＜１０−１０＞方向の方に１度だけオフカットした（ｏｆｆｃｕｔ）。いったん、反応器が成長温度に達すると、アニール工程又は核形成工程なしで、成長が始まった。以下のプロセス条件で、厚さ５０ｎｍの第１のＧａＮ層を基板上に成長させた：１１７０℃のサセプタ温度、１００ｍｂａｒの成長圧力、および約２μｍ／ｈｒの成長速度。次に、アルミニウム源をオンにし、厚さ１０ｎｍの第２のＡｌＧａＮ層を第１の層上に成長させ、第２の層内のＡｌのパーセンテージは、窒化物合金中の金属の約２４％であった。次に、アルミニウム源およびガリウム源をオフにし、ウェーハを冷却した。ホール測定をこのウェーハ上で行い、それは、シート濃度が１平方センチメートルあたり約６．５×１０１２であり、移動度が１４００Ｃｍ２Ｖ−１ｓ−１を超えた。図１１は、多層デバイス構造の水銀プローブキャパシタンス−電圧測定を示し、鋭いピンチオフを示す。
図面の簡単な説明
ＨＥＭＴにおける使用に適した従来の多層電子構造の断面概略図であり、構造は、ＡｌＧａＮ層と、ＧａＮ層と、核形成層と、異質の基板とを含む。 第１の実施形態による多層電子構造の断面概略図であり、構造は、絶縁性第１のＩＩＩ−窒化物材料［ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１）から選択される］の基板と、第１のＩＩＩ−窒化物材料の第１の層と、第１のＩＩＩ−窒化物材料と異なり、第１および第２の層のヘレト界面（ｈｅｒｅｔｏｉｎｔｅｒｆａｃｅ）に沿って二次元電子ガスを形成するように構成された第２のＩＩＩ−窒化物材料［Ａｌｘ’Ｇａｙ’Ｉｎｚ’Ｎ（０≦ｘ’≦１、０≦ｙ’≦１、０≦ｚ’≦１、およびｘ’＋ｙ’＋ｚ’＝１）から選択される］の第２の層とを含む。 絶縁性第１のＩＩＩ−窒化物材料が半絶縁性ＧａＮを含み、第１のＩＩＩ−窒化物材料がＧａＮを含み、第２のＩＩＩ−窒化物材料がＡｌＧａＮを含む第１の実施形態による多層電子構造のサブセットの断面概略図である。 導電性ソース端子および導電性ドレイン端子並びに電気的に絶縁されたゲート端子が加えられてＨＥＭＴを形成する、図２Ｂの多層電子構造の断面概略図である。 図２Ａ又は２Ｂに示されたような多層電子デバイス構造を組み入れる電子デバイスの概略図である。 第２の実施形態による多層電子構造の断面概略図であり、構造は、半絶縁性ＧａＮ基板と、ＧａＮの第１の層と、ＡｌＧａＮの第２の層と、ＧａＮの第３の（キャップ）層とを有し、２ＤＥＧが、第１の層と第２の層との間のヘテロ接合に沿って又は隣接して形成される。 図５に示された第２の実施形態と実質的に同様であるが、ＧａＮの第１の層とＡｌＧａＮの第２の層との間に配置されたＡｌＮのナノ層（ｎａｎｏｌａｙｅｒ）が加えられ、２ＤＥＧがＡｌＮの薄い層に沿って又は隣接して形成された第３の実施形態による多層電子構造の断面概略図である。 第４の実施形態による多層電子構造の断面概略図であり、構造は、半絶縁性ＧａＮ基板と、ＧａＮの微小層（ｍｉｃｒｏｌａｙｅｒ）と、ＩｎＧａＮの微小層と、ＧａＮの第１の層と、ＡｌＧａＮの第２の層と、ＧａＮの第３の（キャップ）層とを含み、２ＤＥＧが、第１の層と第２の層との間のヘテロ接合に沿って又は隣接して形成される。 図６に示された第３の実施形態と実質的に同様であるが、半絶縁性ＧａＮ基板層と第１のＧａＮ層との間に配置されたＧａＮおよびＩｎＧａＮの各１つの微小層層が加えられ、２ＤＥＧがＡｌＮのナノ層に沿って又は隣接して形成された第５の実施形態による多層電子構造の断面概略図である。 図２Ｂに示された第２の実施形態と実質的に同様であるが、ＧａＮの第１の層とＡｌＧａＮの第２の層との間に配置されたＩｎＧａＮチャネルが加えられ、２ＤＥＧがＩｎＧａＮ層内に形成された第６の実施形態による多層電子構造の断面概略図である。 半絶縁性ＧａＮ基板上に成長されたＡｌＧａＮ／ＧａＮヘテロ構造を含む多層電子構造の表面の原子間力顕微鏡走査である。 半絶縁性ＧａＮ基板上に成長されたＡｌＧａＮ／ＧａＮヘテロ構造を含む電子構造の、水銀プローブキャパシタンス−電圧測定によって得られたキャパシタンス対電圧のプロットである。

Claims (69)

  1. 半絶縁性ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１）を含む基板層と、
    ＡｌｘＧａｙＩｎｚＮを含む第１の層と、
    Ａｌｘ’Ｇａｙ’Ｉｎｚ’Ｎ（ｘ’＋ｙ’＋ｚ’＝１）を含む第２の層と、
    を含む電子デバイス構造であって、
    前記第１の層が、前記第２の層と前記基板層との間に配置され、組み合わされた前記第１の層および前記第２の層が、二次元電子ガスを形成するように構成される、電子デバイス構造。
  2. 前記第１の層が、前記基板層上にホモエピタキシャルに成長する、請求項１に記載の電子デバイス構造。
  3. 前記第１の層が、中間核形成層を用いずに前記基板層に格子整合される、請求項１に記載の電子デバイス構造。
  4. 導電性材料を含む少なくとも１つの端子を更に含む、請求項１〜３のいずれか一項に記載の電子デバイス構造。
  5. 前記少なくとも１つの端子が、前記二次元電子ガスと電気的に導通する、請求項４に記載の電子デバイス構造。
  6. 前記少なくとも１つの端子が、複数の端子を含む、請求項４又は５に記載の電子デバイス構造。
  7. 前記第１の層が、約１０００ナノメートル未満の厚さを有する、請求項１〜６のいずれか一項に記載の電子デバイス構造。
  8. 前記第１の層が、約５００ナノメートル未満の厚さを有する、請求項１〜７のいずれか一項に記載の電子デバイス構造。
  9. 前記第１の層が、約２００ナノメートル未満の厚さを有する、請求項１〜８のいずれか一項に記載の電子デバイス構造。
  10. 前記基板が、１平方センチメートルあたり約１×１０７未満の転位の表面転位密度を有する、請求項１〜９のいずれか一項に記載の電子デバイス構造。
  11. 前記少なくとも１つの端子が、３つの端子を含み、
    下記のもの、すなわち、前記３つの端子のうちの１つの端子、前記第１の層および前記第２の層のいずれかの厚さ、前記基板層および前記第１の層のいずれかの欠陥密度、並びに、前記第１の層および前記第２の層の化学量論、のいずれかが、前記二次元電子ガスとは異なる二次電流経路の調整を可能にするように選択される、請求項１〜１０のいずれか一項に記載の電子デバイス構造。
  12. 前記二次元電子ガスの外側の前記第１の層および前記基板のいずれかが、約１×１０１３ｃｍ−２未満の電荷を有する、請求項１〜１１のいずれか一項に記載の電子デバイス構造。
  13. 前記二次元電子ガスの外側の前記第１の層および前記基板のいずれかが、約１×１０１２ｃｍ−２未満の電荷を有する、請求項１〜１２のいずれか一項に記載の電子デバイス構造。
  14. 前記二次元電子ガスの外側の前記第１の層および前記基板のいずれかが、約１×１０１１ｃｍ−２未満の電荷を有する、請求項１〜１３のいずれか一項に記載の電子デバイス構造。
  15. 前記第１の層が、補償ドーパントを含む、請求項１〜１４のいずれか一項に記載の電子デバイス構造。
  16. 前記基板が、約１×１０５オーム−ｃｍを超える室温抵抗率を有する、請求項１〜１５のいずれか一項に記載の電子デバイス構造。
  17. 前記第２の層が、１平方センチメートルあたり約１×１０７未満の転位の表面転位密度を有する、請求項１〜１６のいずれか一項に記載の電子デバイス構造。
  18. 前記基板が補償ドーパントを含む、請求項１〜１７のいずれか一項に記載の電子デバイス構造。
  19. 前記補償ドーパントの濃度が、１立方センチメートルあたり約３×１０１６〜約７×１０１７個の原子の範囲内である、請求項１８に記載の電子デバイス構造。
  20. 前記補償ドーパントが、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、およびＣｕのいずれかを含む、請求項１９に記載の電子デバイス構造。
  21. ｙ＝１、ｚ’＝０、およびｘ’≧０．１である、請求項１〜２０のいずれか一項に記載の電子デバイス構造。
  22. ０．１≦ｘ’≦０．５である、請求項１〜２１のいずれか一項に記載の電子デバイス構造。
  23. ０．２≦ｘ’≦０．４である、請求項１〜２２のいずれか一項に記載の電子デバイス構造。
  24. 前記第２の層が、約１０ナノメートル〜約４０ナノメートルの範囲内の厚さを有する、請求項１〜２３のいずれか一項に記載の電子デバイス構造。
  25. 前記第２の層が、約２０ナノメートル〜約３０ナノメートルの範囲内の厚さを有する、請求項１〜２４のいずれか一項に記載の電子デバイス構造。
  26. ＡｌｘＧａｙＩｎｚＮを含む第３の層を更に含み、前記第２の層が、前記第１の層と前記第３の層との間に配置される、請求項１〜２５のいずれか一項に記載の電子デバイス構造。
  27. 前記第３の層が、約１０ナノメートル未満の厚さを有する、請求項２６に記載の電子デバイス構造。
  28. ｙ＝１である、請求項２５又は２６に記載の電子デバイス構造。
  29. 前記第３の層が、表面障壁高さを増大させるように構成される、請求項２６〜２８のいずれか一項に記載の電子デバイス構造。
  30. Ａｌｘ’’Ｇａｙ’’Ｉｎｚ’’Ｎを含む第４の層を更に含み、
    ｘ’’＋ｙ’’＋ｚ’’＝１であり、
    前記第４の層が、前記第１の層と前記第２の層との間に配置される、請求項１〜２９のいずれか一項に記載の電子デバイス構造。
  31. 前記第４の層が、約０．５ナノメートル〜約２ナノメートルの範囲内の厚さを有する、請求項３０に記載の電子デバイス構造。
  32. ｘ’’＝１である、請求項３０又は３１に記載の電子デバイス構造。
  33. 前記第４の層が、前記二次元電子ガスの密度および閉じ込めのいずれかを増加させるように構成される、請求項３０〜３２のいずれかに記載の電子デバイス構造。
  34. Ａｌｘ’’’Ｇａｙ’’’Ｉｎｚ’’’Ｎを含む第５の層を更に含み、
    ｘ’’’＋ｙ’’’＋ｚ’’’＝１であり、
    前記第５の層が、前記第１の層と前記基板との間に配置される、請求項１〜３３のいずれか一項に記載の電子デバイス構造。
  35. 前記第５の層が、約５０ナノメートル未満の厚さを有する、請求項３４に記載の電子デバイス構造。
  36. ｘ’’’＝０である、請求項３４又は３５に記載の電子デバイス構造。
  37. 前記第５の層と前記基板との間に配置されたＡｌｘＧａｙＩｎｚＮを含む第６の層を更に含み、前記第６の層が前記基板に格子整合される、請求項３４〜３６のいずれかに記載の電子デバイス構造。
  38. 前記第５の層および前記第６の層のいずれかが、補償ドーパントを更に含む、請求項３７に記載の電子デバイス構造。
  39. 前記基板層が、少なくとも約９９．９９９９９パーセントのＡｌｘＧａｙＩｎｚＮを含み、
    前記第１の層が、少なくとも約９９．９９９９９パーセントのＡｌｘ’Ｇａｙ’Ｉｎｚ’Ｎを含み、
    前記第２の層が、少なくとも約９９．９９９９９パーセントのＡｌｘＧａｙＩｎｚＮを含む、請求項１〜３８のいずれか一項に記載の電子デバイス構造。
  40. 請求項１〜３９のいずれか一項に記載の電子デバイス構造を含む高電子移動度トランジスタデバイス。
  41. 請求項１〜３９のいずれか一項に記載の電子デバイス構造を含む電子デバイス。
  42. 請求項４１に記載の電子デバイスを含むフェーズドアレイレーダシステム。
  43. 請求項４１に記載の電子デバイスを含む無線通信基地局。
  44. マイクロエレクトロニクスデバイス構造を製造する方法であって、
    ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１）を含む半絶縁性基板を準備する工程と、
    ＡｌｘＧａｙＩｎｚＮを含む第１の層を、前記基板上に又は前記基板に隣接してエピタキシャル成長させる工程であって、前記第１の層が前記基板に格子整合される工程と、
    Ａｌｘ’Ｇａｙ’Ｉｎｚ’Ｎ（０≦ｘ’≦１、０≦ｙ’≦１、０≦ｚ’≦１、およびｘ’＋ｙ’＋ｚ’＝１）を含む第２の層を、前記第１の層上に又は前記第１の層に隣接してエピタキシャル成長させる工程であって、前記第１の層および前記第２の層が、二次元電子ガスを形成するように構成される工程と、を含む方法。
  45. 前記第１の層が、前記基板上にホモエピタキシャルに成長する、請求項４４に記載の方法。
  46. 前記第１の層が、中間核形成層を用いずに前記基板上に直接成長する、請求項４４に記載の方法。
  47. 前記二次元電子ガスと電気的に導通し導電性材料を含む少なくとも１つの端子を堆積させる工程を更に含む、請求項４４〜４６のいずれか一項に記載の方法。
  48. 前記少なくとも１つの端子が複数の端子を含む、請求項４４〜４７のいずれか一項に記載の方法。
  49. ｙ＝１、ｚ’＝０、およびｘ’≧０．１である、請求項４４〜４８のいずれか一項に記載の方法。
  50. 前記基板が、１立方センチメートルあたり約３×１０１６〜約７×１０１７個の原子の濃度範囲内で補償ドーパントを含む、請求項４４〜４９のいずれか一項に記載の方法。
  51. 前記第１の層が、約５００ナノメートル未満の厚さを有する、請求項４４〜５０のいずれか一項に記載の方法。
  52. 前記第１の層が、約２００ナノメートル未満の厚さを有する、請求項４４〜５０のいずれか一項に記載の方法。
  53. 前記第１の層が、１平方センチメートルあたり約１×１０７未満の転位の表面転位密度を有する、請求項４４〜５２のいずれか一項に記載の方法。
  54. 前記第１の層の成長工程よりも前に、前記基板の少なくとも１つの表面を化学機械研磨する工程を更に含む、請求項４４〜５３のいずれか一項に記載の方法。
  55. ＡｌｘＧａｙＩｎｚＮを含む第３の層を前記第２の材料層上に成長させる工程を更に含む、請求項４４〜５４のいずれか一項に記載の方法。
  56. ｙ＝１である、請求項５５に記載の方法。
  57. Ａｌｘ’’Ｇａｙ’’Ｉｎｚ’’Ｎ（ｘ’’＋ｙ’’＋ｚ’’＝１）を含む第４の層を前記第１の層上に成長させる工程を更に含む、請求項４４〜５６のいずれか一項に記載の方法。
  58. ｘ’’＝１である、請求項５７に記載の方法。
  59. Ａｌｘ’’’Ｇａｙ’’’Ｉｎｚ’’’Ｎを含む第５の層を成長させる工程であって、
    ｘ’’’＋ｙ’’’＋ｚ’’’＝１であり、
    前記第５の層が、前記第１の層と前記基板との間に配置される工程を更に含む、請求項４４に記載の方法。
  60. ｘ’’’＝０である、請求項５９に記載の方法。
  61. ＡｌｘＧａｙＩｎｚＮを含む第６の層を成長させる工程であって、前記第６の層が、前記第５の層と前記基板との間に配置され、前記第６の層が、前記基板に格子整合される工程を更に含む、請求項５９又は６０に記載の方法。
  62. 前記第１の層および前記第２の層のいずれかを成長させる工程が、有機金属気相エピタキシーを用いて行われる、請求項４４〜６１のいずれか一項に記載の方法。
  63. 前記第１の層および前記第２の層のいずれかを成長させる工程が、原子層エピタキシーを用いて行われる、請求項４４〜６１のいずれか一項に記載の方法。
  64. 前記第１の層および前記第２の層のいずれかを成長させる工程が、分子線エピタキシーを用いて行われる、請求項４４〜６１のいずれか一項に記載の方法。
  65. 前記少なくとも１つの端子が３つの端子を含み、
    下記のもの、すなわち、前記３つの端子のうちの１つの端子、前記第１の層および前記第２の層のいずれかの厚さ、前記基板層および前記第１の層のいずれかの欠陥密度、並びに、前記第１の層および前記第２の層の化学量論、のいずれかが、二次元電子ガスとは異なる二次電流経路の調整を可能にするように選択される、請求項４４〜６４のいずれか一項に記載の方法。
  66. 請求項４４〜６５のいずれか一項に記載の方法によって製造された電子デバイス構造。
  67. 請求項６６に記載の電子デバイス構造を含む電子デバイス。
  68. 請求項６６に記載の電子デバイスを含むフェーズドアレイレーダシステム。
  69. 請求項６６に記載の電子デバイスを含む無線通信基地局。
JP2008522768A 2005-07-20 2006-05-08 ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法 Pending JP2009507362A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/186,001 US20070018198A1 (en) 2005-07-20 2005-07-20 High electron mobility electronic device structures comprising native substrates and methods for making the same
US11/186,001 2005-07-20
PCT/US2006/017670 WO2007018653A2 (en) 2005-07-20 2006-05-08 High electron mobility electronic device structures comprising native substrates and methods for making the same

Publications (1)

Publication Number Publication Date
JP2009507362A true JP2009507362A (ja) 2009-02-19

Family

ID=37678257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008522768A Pending JP2009507362A (ja) 2005-07-20 2006-05-08 ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法

Country Status (6)

Country Link
US (1) US20070018198A1 (ja)
EP (1) EP1905094A4 (ja)
JP (1) JP2009507362A (ja)
CA (1) CA2607646A1 (ja)
TW (1) TW200707740A (ja)
WO (1) WO2007018653A2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055042A (ja) * 2007-08-28 2009-03-12 Cree Inc 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化
JP2010045416A (ja) * 2009-11-25 2010-02-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8541816B2 (en) 2007-11-02 2013-09-24 Sumitomo Electric Industries, Ltd. III nitride electronic device and III nitride semiconductor epitaxial substrate
WO2016085169A1 (ko) * 2014-11-25 2016-06-02 (재)한국나노기술원 4원계 질화물 전력반도체소자 및 이의 제조 방법
JP2016201433A (ja) * 2015-04-09 2016-12-01 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JPWO2014196466A1 (ja) * 2013-06-06 2017-02-23 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
WO2017099737A1 (en) * 2015-12-09 2017-06-15 Intel Corporation Tunable capacitors including iii-n multi-2deg and 3deg structures for tunable rf filters
JP2019534583A (ja) * 2017-03-03 2019-11-28 上海新傲科技股▲ふん▼有限公司Ｓｈａｎｇｈａｉ Ｓｉｍｇｕｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
US10629717B2 (en) 2017-09-28 2020-04-21 Kabushiki Kaisha Toshiba High power device

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
WO2008027027A2 (en) 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
JP4705482B2 (ja) * 2006-01-27 2011-06-22 パナソニック株式会社 トランジスタ
US8003504B2 (en) * 2006-09-01 2011-08-23 Bae Systems Information And Electronic Systems Integration Inc. Structure and method for fabrication of field effect transistor gates with or without field plates
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
WO2009039298A2 (en) * 2007-09-18 2009-03-26 University Of Florida Research Foundation, Inc. Sensors using aigan/gan high electron mobility transistors
CN101981677B (zh) * 2008-03-24 2013-10-30 日本碍子株式会社 半导体元件用外延基板、半导体元件及半导体元件用外延基板的制作方法
US8253145B2 (en) * 2009-04-29 2012-08-28 University Of Seoul Industry Cooperation Foundation Semiconductor device having strong excitonic binding
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
JP5562579B2 (ja) * 2009-05-12 2014-07-30 日本碍子株式会社 半導体素子用エピタキシャル基板の作製方法
JP5580009B2 (ja) * 2009-08-28 2014-08-27 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
US20110057198A1 (en) * 2009-08-28 2011-03-10 The Regents Of The University Of California TECHNIQUE FOR DEVELOPMENT OF HIGH CURRENT DENSITY HETEROJUNCTION FIELD EFFECT TRANSISTORS BASED ON (10-10)-PLANE GaN BY DELTA-DOPING
JP5308290B2 (ja) * 2009-09-15 2013-10-09 日本碍子株式会社 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
US8604461B2 (en) * 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
US8143647B2 (en) * 2009-12-18 2012-03-27 Palo Alto Research Center Incorporated Relaxed InGaN/AlGaN templates
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
KR20110122525A (ko) * 2010-05-04 2011-11-10 삼성전자주식회사 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
KR101680767B1 (ko) 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
US8502273B2 (en) 2010-10-20 2013-08-06 National Semiconductor Corporation Group III-nitride HEMT having a well region formed on the surface of substrate and contacted the buffer layer to increase breakdown voltage and the method for forming the same
JP2012182283A (ja) * 2011-03-01 2012-09-20 Sanken Electric Co Ltd 半導体装置
US9070613B2 (en) * 2011-09-07 2015-06-30 Lg Innotek Co., Ltd. Light emitting device
US8941148B2 (en) 2012-03-06 2015-01-27 Infineon Technologies Austria Ag Semiconductor device and method
JP5304927B2 (ja) * 2012-06-15 2013-10-02 日立電線株式会社 電界効果トランジスタ用窒化物半導体エピタキシャルウェハ、及び窒化物半導体系電界効果トランジスタ
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9936579B2 (en) * 2013-02-01 2018-04-03 Apple Inc. Low profile packaging and assembly of a power conversion system in modular form
US20150041820A1 (en) * 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
JP6006852B2 (ja) * 2015-09-16 2016-10-12 日本碍子株式会社 高抵抗材料の製造方法
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
JP2018170458A (ja) * 2017-03-30 2018-11-01 株式会社東芝 高出力素子
EP3655989A1 (en) * 2017-07-20 2020-05-27 Swegan AB A heterostructure for a high electron mobility transistor and a method of producing the same
KR101989977B1 (ko) * 2017-09-26 2019-06-17 (재)한국나노기술원 히터 구조를 구비한 질화갈륨계 센서 및 그 제조 방법
CN110718589B (zh) * 2018-07-12 2024-04-16 纳姆实验有限责任公司 具有半导体器件的电子电路的异质结构
CN115207089B (zh) * 2022-07-19 2023-06-09 江苏华兴激光科技有限公司 一种射频芯片外延片

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2465317A2 (fr) * 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
DE3072175D1 (de) * 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.
JPH088350B2 (ja) * 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4755867A (en) * 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) * 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) * 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
EP0549373B1 (en) * 1991-12-25 1995-05-17 Nec Corporation Tunnel transistor and method of manufacturing same
JPH05326561A (ja) * 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JP3157690B2 (ja) * 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) * 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
KR100195269B1 (ko) * 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
DE19600116C2 (de) * 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
US6936839B2 (en) * 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) * 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3372470B2 (ja) * 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6150680A (en) * 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6582906B1 (en) * 1999-04-05 2003-06-24 Affymetrix, Inc. Proportional amplification of nucleic acids
US6518637B1 (en) * 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6515316B1 (en) * 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3428962B2 (ja) * 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6706114B2 (en) * 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
CA2454269C (en) * 2001-07-24 2015-07-07 Primit Parikh Insulating gate algan/gan hemt
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US6884704B2 (en) * 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
WO2005062745A2 (en) * 2003-10-10 2005-07-14 The Regents Of The University Of California GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS
US7135715B2 (en) * 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7332795B2 (en) * 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055042A (ja) * 2007-08-28 2009-03-12 Cree Inc 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化
JP2013168663A (ja) * 2007-08-28 2013-08-29 Cree Inc 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化
US8541816B2 (en) 2007-11-02 2013-09-24 Sumitomo Electric Industries, Ltd. III nitride electronic device and III nitride semiconductor epitaxial substrate
JP2010045416A (ja) * 2009-11-25 2010-02-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPWO2014196466A1 (ja) * 2013-06-06 2017-02-23 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
US10347755B2 (en) 2013-06-06 2019-07-09 Ngk Insulators, Ltd. Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate
KR20160062795A (ko) * 2014-11-25 2016-06-03 (재)한국나노기술원 4원계 질화물 전력반도체소자 및 이의 제조 방법
KR101672396B1 (ko) 2014-11-25 2016-11-04 (재)한국나노기술원 4원계 질화물 전력반도체소자 및 이의 제조 방법
WO2016085169A1 (ko) * 2014-11-25 2016-06-02 (재)한국나노기술원 4원계 질화물 전력반도체소자 및 이의 제조 방법
JP2016201433A (ja) * 2015-04-09 2016-12-01 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
WO2017099737A1 (en) * 2015-12-09 2017-06-15 Intel Corporation Tunable capacitors including iii-n multi-2deg and 3deg structures for tunable rf filters
US10861942B2 (en) 2015-12-09 2020-12-08 Intel Corporation Tunable capacitors including III-N multi-2DEG and 3DEG structures for tunable RF filters
JP2019534583A (ja) * 2017-03-03 2019-11-28 上海新傲科技股▲ふん▼有限公司Ｓｈａｎｇｈａｉ Ｓｉｍｇｕｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
US10629717B2 (en) 2017-09-28 2020-04-21 Kabushiki Kaisha Toshiba High power device

Also Published As

Publication number Publication date
EP1905094A2 (en) 2008-04-02
WO2007018653A2 (en) 2007-02-15
CA2607646A1 (en) 2007-02-15
TW200707740A (en) 2007-02-16
US20070018198A1 (en) 2007-01-25
WO2007018653A3 (en) 2009-04-30
EP1905094A4 (en) 2009-10-28

Similar Documents

Publication Publication Date Title
JP2009507362A (ja) ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法
US7456442B2 (en) Super lattice modification of overlying transistor
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US7626217B2 (en) Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
WO2011102044A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP2003059948A (ja) 半導体装置及びその製造方法
JP2015512151A (ja) 窒化ガリウムナノワイヤに基づくエレクトロニクス
US11127596B2 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
EP4207247A1 (en) Nitride epitaxial structure and semiconductor device
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
JP5248743B2 (ja) 半導体装置および半導体装置の製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
US20060003556A1 (en) Method of growing semi-insulating GaN layer
JP2011228442A (ja) 窒化物系半導体ウエハ及び窒化物系半導体デバイス
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
WO2023070428A1 (zh) 集成电路、其制备方法、功率放大器及电子设备
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP7535399B2 (ja) Ｉｉｉ族窒化物積層物、半導体素子およびｉｉｉ族窒化物積層物の製造方法
CN116798856B (zh) SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT
KR20100105073A (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
TW202414819A (zh) ＧａＮ高電子遷移率電晶體的應力管理層及其製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100819

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731