KR102091500B1 - 박막 트랜지스터 기판 및 그 제조방법 - Google Patents

박막 트랜지스터 기판 및 그 제조방법 Download PDF

Info

Publication number
KR102091500B1
KR102091500B1 KR1020130071376A KR20130071376A KR102091500B1 KR 102091500 B1 KR102091500 B1 KR 102091500B1 KR 1020130071376 A KR1020130071376 A KR 1020130071376A KR 20130071376 A KR20130071376 A KR 20130071376A KR 102091500 B1 KR102091500 B1 KR 102091500B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
electrode
drain electrode
conductive
Prior art date
Application number
KR1020130071376A
Other languages
English (en)
Other versions
KR20140148031A (ko
Inventor
방정호
남경진
윤정기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130071376A priority Critical patent/KR102091500B1/ko
Publication of KR20140148031A publication Critical patent/KR20140148031A/ko
Application granted granted Critical
Publication of KR102091500B1 publication Critical patent/KR102091500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층 상에서 서로 마주하도록 형성된 소스 전극 및 드레인 전극; 상기 액티브층 상에서 상기 서로 마주하는 소스 전극 및 드레인 전극 사이의 이격된 영역에 형성된 질화물층; 상기 소스 전극, 드레인 전극 및 질화물층 상에 형성된 보호막; 및 상기 보호막 상에 형성되면서 상기 드레인 전극과 연결되는 화소 전극을 포함하여 이루어지고, 상기 소스 전극 및 상기 드레인 전극 각각은 상기 액티브층 상에 형성된 제1 도전층 및 상기 제1 도전층 상에 형성된 제2 도전층을 포함하여 이루어지고, 상기 질화물층의 일단은 상기 소스 전극을 구성하는 제1 도전층의 일 측면과 연결되어 있고, 상기 질화물층의 타단은 상기 드레인 전극을 구성하는 제1 도전층의 일 측면과 연결되어 있는 것을 특징으로 하는 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다.

Description

박막 트랜지스터 기판 및 그 제조방법{Thin film transistor substrate and Method of manufacturing the same}
본 발명은 디스플레이 장치에 관한 것으로서, 보다 구체적으로는 디스플레이 장치를 구성하는 박막 트랜지스터 기판에 관한 것이다.
액정표시장치(Liquid Crystal Display Device) 및 유기 발광장치(Organic Light Emitting Device) 등과 같은 디스플레이 장치는 박막 트랜지스터 기판을 필수구성요소로 포함하고 있다. 구체적으로, 상기 액정표시장치의 경우는 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하는 컬러 필터 기판 및 상기 양 기판 사이에 형성된 액정층을 포함하여 이루어지고, 상기 유기 발광장치는 박막 트랜지스터 기판 및 상기 박막 트랜지스터 기판 상에 형성된 발광층을 포함하여 이루어진다.
이하 도면을 참조로 종래의 박막 트랜지스터 기판에 대해서 설명하기로 한다.
도 1은 종래의 박막 트랜지스터 기판의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 박막 트랜지스터 기판은, 기판(10), 게이트 전극(20), 게이트 절연막(30), 액티브층(40), 소스 및 드레인 전극(51, 52), 보호막(60), 및 화소 전극(70)을 포함하여 이루어진다.
상기 게이트 전극(20)은 상기 기판(10) 상에 패턴 형성되어 있다.
상기 게이트 절연막(30)은 상기 게이트 전극(20)을 포함한 기판 전면에 형성되어 있다.
상기 액티브층(40)은 상기 게이트 절연막(30) 상에 형성되어 있다.
상기 소스 및 드레인 전극(51, 52)은 상기 액티브층(40) 상에서 서로 마주하도록 패턴 형성되어 있다.
상기 보호막(60)은 상기 소스 및 드레인 전극(51, 52)을 포함한 기판 전면에 형성되어 있으며, 특히, 상기 보호막(60)은 상기 드레인 전극(52)을 노출시키기 위한 콘택홀(H)을 구비하고 있다.
상기 화소 전극(70)은 상기 보호막(60) 상에서 상기 콘택홀(H)을 통해 상기 드레인 전극(52)과 연결되도록 패턴 형성되어 있다.
도 2a 내지 도 2e는 종래의 박막 트랜지스터 기판을 제조하는 제조 공정도이다.
우선, 도 2a에서 알 수 있듯이, 마스크 공정을 통해서 기판(10) 상에 게이트 전극(20)을 패턴 형성하고, 상기 게이트 전극(20)을 포함한 기판 전면에 게이트 절연막(30)을 형성한다.
다음, 도 2b에서 알 수 있듯이, 상기 게이트 절연막(30) 상에 액티브층(40)을 패턴 형성한다.
다음, 도 2c에서 알 수 있듯이, 마스크 공정을 통해서 상기 액티브층(40) 상에 소스 전극(51) 및 드레인 전극(52)을 패턴 형성한다. 한편, 상기 소스 전극(51) 및 드레인 전극(52) 사이의 마주하는 영역(A)이 외부로 노출되기 때문에, 상기 소스 전극(51) 및 드레인 전극(52)의 패턴 형성시 상기 소스 전극(51) 및 드레인 전극(52) 사이의 마주하는 영역(A)에서 액티브층(40)의 표면이 추가로 식각되게 된다.
다음, 도 2d에서 알 수 있듯이, 마스크 공정을 통해서 상기 소스 및 드레인 전극(51, 52)을 포함한 기판 전면에 보호막(60)을 패턴 형성한다. 상기 보호막(60)은 상기 드레인 전극(52)을 노출시키기 위한 콘택홀(H)을 구비하도록 패턴 형성한다.
다음, 도 2e에서 알 수 있듯이, 마스크 공정을 통해서 상기 보호막(60) 상에 화소 전극(70)을 패턴 형성한다. 상기 화소 전극(70)은 상기 콘택홀(H)을 통해 상기 드레인 전극(52)과 연결되도록 패턴 형성한다.
이상과 같은 종래의 박막 트랜지스터 기판은 다음과 같은 문제점이 있다.
전술한 도 2c에서와 같이, 종래의 경우에는 상기 소스 전극(51) 및 드레인 전극(52)의 패턴 형성시 상기 소스 전극(51) 및 드레인 전극(52) 사이의 이격된 영역(A)에서 액티브층(40)의 표면이 추가로 식각되는 문제점이 있다. 이와 같이 상기 영역(A)에서 액티브층(40)의 표면이 식각되기 때문에, 전술한 도 2b 공정에서 액티브층(40)을 패턴 형성함에 있어서 액티브층(40)이 추가로 식각되는 두께를 고려하여 두꺼운 두께로 상기 액티브층(40)을 패턴 형성해야 하며, 그에 따라 공정시간이 늘어나고 비용도 증가하는 문제점이 있다.
또한, 종래의 박막 트랜지스터 기판의 경우 상기 소스 전극(51) 및 드레인 전극(52) 사이의 이격된 영역(A)에서 액티브층(40)이 노출되어 있기 때문에 박막 트랜지스터의 소자 특성이 저하될 수 있다. 구체적으로 설명하면, 액티브층(40)으로 산화물 반도체를 이용할 경우, 산화물 반도체는 산소나 수분 등과 반응할 수 캐리어의 농도가 변화될 수 있고, 그에 따라 박막 트랜지스터의 신뢰성이 저하될 수 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 소스 및 드레인 전극의 패턴 형성시 소스 전극과 드레인 전극 사이의 이격된 영역에서 액티브층의 표면이 식각되지 않고, 또한 소스 전극과 드레인 전극 사이의 이격된 영역에서 액티브층이 노출되지 않도록 구성된 박막 트랜지스터 기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층 상에서 서로 마주하도록 형성된 소스 전극 및 드레인 전극; 상기 액티브층 상에서 상기 서로 마주하는 소스 전극 및 드레인 전극 사이의 이격된 영역에 형성된 질화물층; 상기 소스 전극, 드레인 전극 및 질화물층 상에 형성된 보호막; 및 상기 보호막 상에 형성되면서 상기 드레인 전극과 연결되는 화소 전극을 포함하여 이루어지고, 상기 소스 전극 및 상기 드레인 전극 각각은 상기 액티브층 상에 형성된 제1 도전층 및 상기 제1 도전층 상에 형성된 제2 도전층을 포함하여 이루어지고, 상기 질화물층의 일단은 상기 소스 전극을 구성하는 제1 도전층의 일 측면과 연결되어 있고, 상기 질화물층의 타단은 상기 드레인 전극을 구성하는 제1 도전층의 일 측면과 연결되어 있는 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.
본 발명은 또한, 기판 상에 게이트 전극을 패턴 형성하는 공정; 상기 게이트 전극 상에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 상에 액티브층을 패턴 형성하는 공정; 상기 액티브층 상에서 서로 마주하도록 소스 전극 및 드레인 전극을 패턴 형성하는 공정; 상기 액티브층 상에서 상기 서로 마주하는 소스 전극 및 드레인 전극 사이의 이격된 영역에 질화물층을 형성하는 공정; 상기 소스 전극, 드레인 전극 및 질화물층 상에 보호막을 패턴 형성하는 공정; 및 상기 보호막 상에서 상기 드레인 전극과 연결되는 화소 전극을 패턴 형성하는 공정을 포함하여 이루어지고, 상기 소스 전극 및 상기 드레인 전극을 패턴 형성하는 공정은 상기 액티브층 상에 제1 도전층을 패턴 형성하는 공정 및 상기 소스 전극 및 드레인 전극 사이의 이격된 영역에서 상기 제1 도전층이 노출되도록 상기 제1 도전층 상에 제2 도전층을 패턴 형성하는 공정을 포함하여 이루어지고, 상기 질화물층을 형성하는 공정은 상기 소스 전극 및 드레인 전극 사이의 이격된 영역에서 노출된 제1 도전층에 질소를 도핑하는 공정을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법을 제공한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따르면, 질화물층이 소스 전극과 드레인 전극 사이의 이격된 영역에 형성되어 있기 때문에, 상기 소스 전극과 드레인 전극 사이의 이격된 영역에서 액티브층의 표면이 식각되는 것이 방지된다.
또한, 본 발명의 일 실시예에 따르면, 질화물층이 소스 전극과 드레인 전극 사이의 이격된 영역에 형성되어 있기 때문에, 액티브층이 노출되지 않아 박막 트랜지스터의 신뢰성이 향상될 수 있다.
도 1은 종래의 박막 트랜지스터 기판의 개략적인 단면도이다.
도 2a 내지 도 2e는 종래의 박막 트랜지스터 기판을 제조하는 제조 공정도이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 5a 내지 도 5i는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 제조 공정도이다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 제조 공정도이다.
본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
본 명세서에서 기술되는 "연결된다"라는 용어는 어떤 구성이 다른 구성과 직접적으로 연결되는 경우뿐만 아니라 어떤 구성이 제3의 구성을 통해서 다른 구성과 간접적으로 연결되는 경우까지 포함하는 것을 의미한다.
본 명세서에서 기술되는 "패턴이 동일하다"라는 것은 어떤 구성과 다른 구성의 패턴이 완전히 동일한 경우뿐만 아니라 공정 진행상 미차가 발생한 경우를 포함하는 것으로 해석되어야 한다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 기판(100), 게이트 라인(201), 데이터 라인(500), 박막 트랜지스터(T), 질화물층(600), 및 화소 전극(800)을 포함하여 이루어진다.
상기 게이트 라인(201)과 데이터 라인(500)은 서로 교차 배열되어 화소 영역을 정의한다. 상기 데이터 라인(500)은 도시된 바와 같은 곧은 직선 형태가 아닌 굽어진 직선 형태로 이루어질 수도 있다.
상기 박막 트랜지스터(T)는 상기 화소 영역에 형성되어 있다. 이와 같은 박막 트랜지스터(T)는 게이트 전극(200), 액티브층(400), 소스 전극(501), 및 드레인 전극(502)을 포함하여 이루어진다.
상기 게이트 전극(200)은 도시된 바와 같이 상기 게이트 라인(201)에서 분기되어 형성될 수 있지만, 상기 게이트 라인(201) 자체가 게이트 전극으로 기능할 수도 있다. 상기 액티브층(400)은 상기 게이트 전극(200)과 오버랩되도록 형성되어 있다. 상기 소스 전극(501)은 상기 액티브층(400)과 오버랩되면서 상기 데이터 라인(500)과 연결되어 있다. 상기 소스 전극(501)은 도시된 바와 같이 직선 구조로 형성될 수도 있지만, 당업계에 공지된 다양한 형태, 예로서, U자 형태로 형성될 수 있다. 상기 드레인 전극(502)은 상기 액티브층(400)과 오버랩되면서 상기 소스 전극(501)과 마주하고 있다.
상기 질화물층(600)은 상기 소스 전극(501)과 드레인 전극(502) 사이 영역, 보다 구체적으로는, 서로 마주하는 상기 소스 전극(501)과 드레인 전극(502) 사이의 이격된 영역에 형성되어, 그와 같은 소스 전극(501)과 드레인 전극(502) 사이의 이격된 영역에 위치한 액티브층(400)의 채널 영역을 보호하게 된다. 상기 질화물층(600)의 구체적인 내용은 후술하기로 한다.
상기 화소 전극(800)은 상기 화소 영역에 형성되며, 특히, 콘택홀(H)을 통해서 상기 박막 트랜지스터(T)의 드레인 전극(502)과 연결되어 있다. 상기 화소 전극(800)은 다양한 형태로 변경될 수 있다. 예로서, 상기 화소 전극(800)은 핑거(finger) 구조로 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 도 3의 I-I라인의 단면에 해당한다.
도 4에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 기판(100), 게이트 전극(200), 게이트 절연막(300), 액티브층(400), 소스 전극(501), 드레인 전극(502), 질화물층(600), 보호막(700), 및 화소 전극(800)을 포함하여 이루어진다.
상기 기판(100)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱, 예로서, 폴리이미드가 이용될 수 있다.
상기 게이트 전극(200)은 상기 기판(100) 상에 패턴 형성되어 있다. 상기 게이트 전극(200)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
상기 게이트 절연막(300)은 상기 게이트 전극(200) 상에 형성되어 있다. 상기 게이트 절연막(300)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.
상기 액티브층(400)은 상기 게이트 절연막(300) 상에서 상기 게이트 전극(200)과 오버랩되도록 패턴 형성되어 있다. 상기 액티브층(400)은 비정질 실리콘과 같은 실리콘계 반도체물질 또는 ITZO, IZO, ZnO, 또는 In-Ga-Zn-O(IGZO)와 같은 산화물 반도체물질을 포함하여 이루어질 수 있다. 상기 액티브층(400)으로 외부의 광이 입사되면 박막 트랜지스터의 문턱 전압에 변화가 발생할 수 있고, 특히, 상기 액티브층(400)이 산화물 반도체물질을 포함하여 이루어진 경우에는 그와 같은 문턱 전압의 변화가 심하게 된다. 따라서, 상기 액티브층(400)에 외부광이 입사되는 것을 방지하기 위해서 상기 게이트 전극(200)의 크기를 상기 액티브층(400)의 크기 보다 크게 형성할 수 있다.
상기 소스 및 드레인 전극(501, 502)은 상기 액티브층(400) 상에서 서로 마주하도록 패턴 형성되어 있다. 보다 구체적으로, 상기 소스 전극(501)은 상기 액티브층(400) 상에서 상기 액티브층(400)의 일단 방향으로 연장되어 있고, 상기 드레인 전극(502)은 상기 액티브층(400) 상에서 상기 액티브층(400)의 타단 방향으로 연장되어 있다.
이와 같은 소스 전극(501) 및 드레인 전극(502) 각각은 제1 도전층(510) 및 제2 도전층(520)을 포함하여 이루어진다. 즉, 상기 소스 전극(501) 및 드레인 전극(502) 각각은 상기 액티브층(400) 상에 형성된 제1 도전층(510) 및 상기 제1 도전층(510) 상에 형성된 제2 도전층(520)을 포함하여 이루어진다. 상기 소스 전극(501)을 구성하는 제1 도전층(510)과 제2 도전층(520)은 서로 동일한 패턴으로 이루어지고, 상기 드레인 전극(502)을 구성하는 제1 도전층(510)과 제2 도전층(520)도 서로 동일한 패턴으로 이루어진다.
상기 제1 도전층(510)은 질소 도핑에 의해서 도전 특성이 없는 질화물로 변환될 수 있는 도전물질로 이루어진다. 예로서, 상기 제1 도전층(510)은 알루미늄(Al)으로 이루어질 수 있다.
상기 제2 도전층(520)은 상기 제1 도전층(510)과 상이한 도전물질, 특히, 상기 제1 도전층(510)과 식각 선택비가 상이한 도전물질로 이루어진 것이 바람직하다. 예로서, 상기 제2 도전층(520)은 몰리브덴(Mo)으로 이루어질 수 있다.
상기 제1 도전층(510)의 두께(T1)는 상기 제2 도전층(520)의 두께(T2)보다 얇은 것이 바람직할 수 있는데, 그 이유는 상기 제1 도전층(510)의 두께(T1)가 상대적으로 얇을 경우 상기 제1 도전층(510)에 질소를 도핑하여 상기 질화물층(600)을 얻기가 보다 용이하기 때문이다. 상기 질소 도핑 공정을 고려할 때 상기 제1 도전층(510)의 두께(T1)는 100Å이하인 것이 바람직할 수 있다. 이와 같은 제1 도전층(510)의 두께(T1)와 관련된 사항은 후술하는 제조 공정을 참조하면 보다 용이하게 이해할 수 있을 것이다.
상기 질화물층(600)은 상기 액티브층(400) 상에 형성되어 있다. 보다 구체적으로, 상기 질화물층(600)은 상기 소스 전극(501)과 드레인 전극(502) 사이의 이격된 영역에 형성되어 있다. 특히, 상기 질화물층(600)의 일단은 상기 소스 전극(501)을 구성하는 제1 도전층(510)의 일 측면과 연결되어 있고, 상기 질화물층(600)의 타단은 상기 드레인 전극(502)을 구성하는 제1 도전층(510)의 일 측면과 연결되어 있다.
이와 같은 질화물층(600)은 상기 제1 도전층(510)을 구성하는 도전물질에 질소를 도핑하여 얻은 도전 특성이 없는 질화물, 예를 들어, 질화알루미늄(AlN)으로 이루어진다. 상기 질화물층(600)은 상기 제1 도전층(510)과 동일한 두께의 패턴으로 형성될 수 있다.
이와 같이 본 발명의 일 실시예에 따르면, 상기 질화물층(600)이 상기 소스 전극(501)과 드레인 전극(502) 사이의 이격된 영역에 형성되어 있기 때문에, 상기 소스 전극(501)과 드레인 전극(502) 사이의 이격된 영역에 해당하는 액티브층(400)의 표면이 식각되는 것이 방지된다.
또한, 상기 질화물층(600)이 상기 소스 전극(501)과 드레인 전극(502) 사이의 이격된 영역에 형성되어 있기 때문에, 액티브층(400)이 노출되지 않아 박막 트랜지스터의 신뢰성이 향상될 수 있다.
상기 보호막(700)은 상기 소스 및 드레인 전극(501, 502)과 상기 질화물층(600)을 포함한 기판 전면에 형성되어 있다. 특히, 상기 보호막(700)은 상기 드레인 전극(502)을 노출시키기 위한 콘택홀(H)을 구비하고 있다. 상기 보호막(700)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질, 또는 상기 무기계 절연물질과 유기계 절연물질의 2층 구조로 이루어질 수 있다.
상기 화소 전극(800)은 상기 보호막(700) 상에 패턴 형성되어 있다. 특히, 상기 화소 전극(800)은 상기 콘택홀(H)을 통해 상기 드레인 전극(502)과 연결되어 있다. 이와 같은 화소 전극(800)은 ITO와 같은 투명한 도전물질로 이루어질 수 있다.
도 5a 내지 도 5i는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 제조 공정도로서, 이는 전술한 도 4에 따른 박막 트랜지스터 기판의 제조 공정에 관한 것이다.
우선, 도 5a에서 알 수 있듯이, 마스크 공정을 통해서 기판(100) 상에 게이트 전극(200)을 패턴 형성하고, 상기 게이트 전극(200)을 포함한 기판 전면에 게이트 절연막(300)을 형성한다.
다음, 도 5b에서 알 수 있듯이, 마스크 공정을 통해서 상기 게이트 절연막(300) 상에 액티브층(400)을 패턴 형성한다.
상기 액티브층(400)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)을 이용하여 비정질 실리콘을 증착한 후 마스크 공정으로 패턴 형성하거나 또는 a-IGZO와 같은 비정질 산화물 반도체를 스퍼터링법(Sputtering) 또는 MOCVD(Metal Organic Chemical Vapor Deposition)을 이용하여 증착하고, 노(furnace) 또는 급속열처리(Rapid Thermal Process:RTP)를 통해서 약 650℃ 이상의 고온 열처리 공정을 수행하여 상기 비정질 산화물 반도체를 결정화하고, 결정화된 산화물 반도체를 마스크 공정으로 패터닝하여 형성할 수 있지만, 반드시 그에 한정되는 것은 아니다.
다음, 도 5c에서 알 수 있듯이, 상기 액티브층(400)을 포함한 기판 전면에 제1 도전층(510), 제2 도전층(520), 및 포토 레지스트 물질(900a)을 차례로 적층하고, 상기 포토 레지스트 물질(900a) 위에 회절 또는 하프톤 마스크(950)를 위치시킨 후 상기 포토 레지스트 물질(900a)에 광을 조사한다.
상기 회절 또는 하프톤 마스크(950)는 투과부(950a), 반투과부(950b) 및 차단부(950c)를 포함하고 있다. 상기 투과부(950a)는 광을 투과시키는 부분이고, 상기 반투과부(950b)는 광의 일부만 투과시키는 부분이고, 상기 차단부(950c)는 광의 투과를 차단시키는 부분이다.
다음, 도 5d에서 알 수 있듯이, 광이 조사된 상기 포토 레지스트 물질(900a)을 현상하여 포토 레지스트 패턴(900)을 형성한다. 상기 투과부(950a)에 대응하는 포토 레지스트 물질(900a)은 현상 공정에 의해 모두 제거되고, 상기 반투과부(950b)에 대응하는 포토 레지스트 물질(900a)은 현상 공정에 의해 일부만 제거되고, 상기 차단부(950c)에 대응하는 포토 레지스트 물질(900a)은 현상 공정에 의해 제거되지 않고 잔존하다. 따라서, 패턴이 형성되지 않은 영역, 상대적으로 낮은 높이로 패턴이 형성된 영역, 및 상대적으로 높은 높이로 패턴이 형성된 영역을 구비하는 포토 레지스트 패턴(900)이 완성된다.
다음, 도 5e에서 알 수 있듯이, 상기 포토 레지스트 패턴(900)을 마스크로 이용하여 상기 제1 도전층(510) 및 제2 도전층(520)의 소정 영역, 즉, 상기 포토 레지스트 패턴(900)이 형성되지 않은 상기 제1 도전층(510) 및 제2 도전층(520)의 외곽영역에 대해서 제1 식각 공정을 수행한다. 상기 제1 식각 공정은 습식 식각 공정을 통해 수행할 수 있다.
이와 같은 제1 식각 공정을 수행한 이후에는 상기 포토 레지스트 패턴(900)을 애싱(ashing) 처리한다. 상기 애칭 처리에 의해서 상기 포토 레지스트 패턴(900) 중에서 상대적으로 낮은 높이의 패턴은 제거되고 상대적으로 높은 높이의 패턴은 그 높이가 감소하면서 잔존하게 된다.
다음, 도 5f에서 알 수 있듯이, 애싱 처리 이후 잔존하는 포토 레지스트 패턴(900)을 마스크로 이용하여 채널 영역에 대응하는 제2 도전층(520)에 대해서 제2 식각 공정을 수행한다. 이와 같은 제2 식각 공정에 의해서 상기 채널 영역에 대응하는 영역에서 상기 제1 도전층(510)이 노출된다. 상기 제2 식각 공정은 건식 식각 공정을 통해서 수행한다. 상기 건식 식각 가스로는 SF6와 Cl2의 혼합가스를 이용할 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 식각 공정에 의해서 상기 제2 도전층(520)은 식각되지만 상기 제1 도전층(510)은 식각되지 않게 되며, 따라서, 상기 제2 도전층(520)을 구성하는 도전물질과 상기 제1 도전층(510)을 구성하는 도전물질은 건식 식각 가스에 대한 식각 선택비가 상이한 물질로 이루어진다. 예로서, 상기 제2 도전층(520)은 몰리브덴(Mo)으로 이루어질 수 있고, 상기 제1 도전층(510)은 알루미늄(Al)으로 이루어질 수 있다.
다음, 도 5g에서 알 수 있듯이, 상기 채널 영역에 노출된 제1 도전층(510)에 질소를 도핑하여 도전 특성이 없는 질화물로 이루어진 질화물층(600)을 형성한다.
상기 질소를 도핑하는 공정은 N2분위기에서 어닐링(annealing)하는 공정으로 이루어질 수 있다. 보다 구체적으로, 상기 질소를 도핑하는 공정은 N2분위기에서 200 내지 500℃의 온도에서 1시간 내지 3시간 동안 어닐링하는 공정으로 이루어질 수 있다.
또는, 상기 질소를 도핑하는 공정은 N2 플라즈마 처리 공정으로 이루어질 수 있다.
이와 같이, N2분위기에서 어닐링(annealing)하거나 또는 N2 플라즈마 처리를 통해서 상기 채널 영역에 노출된 제1 도전층(520)을 도전 특성이 없는 질화물로 변환하여 질화물층(600)을 얻을 수 있다. 예로서, 알루미늄(Al)에 질소를 도핑함으로써 도전 특성이 없는 질화알루미늄(AlN)을 얻을 수 있다.
한편, 상기 질소를 도핑하는 공정 이후에는 상기 질화물층(600)의 표면에 잔존하는 산소를 제거하는 공정을 추가로 수행할 수 있다. 상기 질화물층(600)의 표면에 잔존하는 산소를 제거할 경우 상기 질화물층(600)의 전기저항을 증가시켜 상기 질화물층(600)의 비도전성 특성을 향상시킬 수 있다.
상기 질화물층(600)의 표면에 잔존하는 산소를 제거하는 공정은 H2 플라즈마 처리 공정으로 이루어질 수 있다. H2 플라즈마 처리 공정을 수행하면, H2와 산소(O2)가 반응하여 수증기(H2O)가 형성됨으로써 상기 질화물층(600)의 표면에 잔존하는 산소가 제거될 수 있다.
상기 질소를 도핑하는 공정 중에 상기 산소를 제거하는 공정을 함께 수행하는 것도 가능하다. 보다 구체적으로, 상기 N2 플라즈마 처리 공정시 반응가스로서 N2가스 및 수소 포함 가스(예로서, NH3 가스)의 혼합가스를 이용할 경우 질소 도핑과 산소 제거를 동시에 수행할 수 있다.
이와 같은 질화물층(600) 형성 공정에 의해서 제1 도전층(510) 및 제2 도전층(520)을 포함하여 이루어진 소스 전극(501) 및 드레인 전극(502) 패턴이 완성된다.
다음, 도 5h에서 알 수 있듯이, 마스크 공정을 통해서 기판 전면에 보호막(700)을 패턴 형성한다. 상기 보호막(700)은 상기 드레인 전극(502)을 노출시키는 콘택홀(H)을 구비하도록 패턴 형성한다.
다음, 도 5i에서 알 수 있듯이, 마스크 공정을 통해서 상기 보호막(700) 상에 화소 전극(800)을 패턴 형성한다. 상기 화소 전극(800)은 상기 콘택홀(H)을 통해서 노출된 상기 드레인 전극(502)과 연결되도록 패턴 형성한다.
이상과 같은 도 5a 내지 도 5i에 따른 방법은 소스 및 드레인 전극(501, 502)을 구성하는 제1 도전층(510)과 제2 도전층(520)을 회절 또는 하프톤 마스크(950)를 이용하여 한 번의 마스크 공정을 패턴 형성하는 방법에 관한 것으로서, 본 발명이 반드시 그에 한정되는 것은 아니고, 상기 제1 도전층(510)과 제2 도전층(520)을 각각의 마스크 공정으로 패턴 형성하는 것도 가능하다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 제조 공정도로서, 이는 제1 도전층(510)과 제2 도전층(520)을 각각의 마스크 공정으로 패턴 형성하는 방법에 관한 것이다. 이하에서는 전술한 실시예와 동일한 구성에 대한 반복 설명은 생략하기로 한다.
우선, 도 6a에서 알 수 있듯이, 마스크 공정을 통해서 기판(100) 상에 게이트 전극(200)을 패턴 형성하고, 상기 게이트 전극(200)을 포함한 기판 전면에 게이트 절연막(300)을 형성한다.
다음, 도 6b에서 알 수 있듯이, 마스크 공정을 통해서 상기 게이트 절연막(300) 상에 액티브층(400)을 패턴 형성한다.
다음, 도 6c에서 알 수 있듯이, 마스크 공정을 통해서 상기 액티브층(400) 상에 제1 도전층(510)을 패턴 형성한다.
상기 제1 도전층(510)은 패턴 형성 공정에 의해서 그 외곽 영역은 제거되지만 서로 마주하는 소스 전극(501) 및 드레인 전극(502) 사이의 이격된 영역인 채널 영역은 제거되지 않는다.
다음, 도 6d에서 알 수 있듯이, 마스크 공정을 통해서 상기 제1 도전층(510) 상에 제2 도전층(520)을 패턴 형성한다.
상기 제2 도전층(520)은 패턴 형성 공정에 의해서 그 외곽 영역이 제거됨과 더불어 서로 마주하는 소스 전극(501) 및 드레인 전극(502) 사이의 이격된 영역인 채널 영역도 함께 제거된다. 따라서, 상기 채널 영역에 대응하는 영역에서 상기 제1 도전층(510)이 노출된다.
다음, 도 6e에서 알 수 있듯이, 상기 채널 영역에 노출된 제1 도전층(510)에 질소를 도핑하여 도전 특성이 없는 질화물로 이루어진 질화물층(600)을 형성하고, 그에 따라 제1 도전층(510) 및 제2 도전층(520)을 포함하여 이루어진 소스 전극(501) 및 드레인 전극(502) 패턴을 완성한다.
전술한 바와 같이, 상기 질소를 도핑하는 공정과 더불어 산소를 제거하는 공정을 함께 수행할 수 있다.
다음, 도 6f에서 알 수 있듯이, 마스크 공정을 통해서 상기 드레인 전극(502)을 노출시키는 콘택홀(H)을 구비하는 보호막(700)을 패턴 형성한다.
다음, 도 6g에서 알 수 있듯이, 마스크 공정을 통해서 상기 보호막(700) 상에서 상기 콘택홀(H)을 통해서 노출된 상기 드레인 전극(502)과 연결되는 화소 전극(800)을 패턴 형성한다.
이상 설명한 본 발명의 다양한 실시예에 따른 박막 트랜지스터 기판 및 그 제조 방법은 액정표시장치 또는 유기발광장치 등과 같은 다양한 형태의 디스플레이 장치 및 그 제조 방법에 적용될 수 있다.
100: 기판 200: 게이트 전극
300: 게이트 절연막 400: 액티브층
501: 소스 전극 502: 드레인 전극
510: 제1 도전층 520: 제2 도전층
600: 질화물층 700: 보호막
800: 화소 전극 900: 포토 레지스트 패턴
950: 회절 또는 하프톤 마스크

Claims (10)

  1. 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 액티브층;
    상기 액티브층 상에서 서로 마주하도록 형성된 소스 전극 및 드레인 전극;
    상기 액티브층 상에서 상기 서로 마주하는 소스 전극 및 드레인 전극 사이의 이격된 영역에 형성된 질화물층;
    상기 소스 전극, 드레인 전극 및 질화물층 상에 형성된 보호막; 및
    상기 보호막 상에 형성되면서 상기 드레인 전극과 연결되는 화소 전극을 포함하여 이루어지고,
    상기 소스 전극 및 상기 드레인 전극 각각은 상기 액티브층 상에 형성된 제1 도전층 및 상기 제1 도전층 상에 형성된 제2 도전층을 포함하여 이루어지고,
    상기 질화물층의 일단은 상기 소스 전극을 구성하는 제1 도전층의 일 측면과 연결되어 있고, 상기 질화물층의 타단은 상기 드레인 전극을 구성하는 제1 도전층의 일 측면과 연결되어 있고,
    상기 질화물층은 상기 제1 도전층을 구성하는 도전물질에 질소를 도핑하여 얻은 질화물로 이루어지고, 상기 제1 및 제2 도전층은 식각 선택비가 상이한 물질로 이루어지며, 상기 제1 도전층의 두께는 상기 제2 도전층의 두께보다 얇은 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 질화물층은 상기 제1 도전층과 동일한 두께의 패턴으로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 도전층과 상기 제2 도전층은 서로 동일한 패턴으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제1항에 있어서,
    상기 제1 도전층은 질소 도핑에 의해서 도전 특성이 없는 질화물로 변환될 수 있는 도전물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 기판 상에 게이트 전극을 패턴 형성하는 공정;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 공정;
    상기 게이트 절연막 상에 액티브층을 패턴 형성하는 공정;
    상기 액티브층 상에서 서로 마주하도록 소스 전극 및 드레인 전극을 패턴 형성하는 공정;
    상기 액티브층 상에서 상기 서로 마주하는 소스 전극 및 드레인 전극 사이의 이격된 영역에 질화물층을 형성하는 공정;
    상기 소스 전극, 드레인 전극 및 질화물층 상에 보호막을 패턴 형성하는 공정; 및
    상기 보호막 상에서 상기 드레인 전극과 연결되는 화소 전극을 패턴 형성하는 공정을 포함하여 이루어지고,
    상기 소스 전극 및 상기 드레인 전극을 패턴 형성하는 공정은 상기 액티브층 상에 제1 도전층을 패턴 형성하는 공정 및 상기 소스 전극 및 드레인 전극 사이의 이격된 영역에서 상기 제1 도전층이 노출되도록 상기 제1 도전층 상에 제2 도전층을 패턴 형성하는 공정을 포함하여 이루어지고,
    상기 질화물층을 형성하는 공정은 상기 소스 전극 및 드레인 전극 사이의 이격된 영역에서 노출된 제1 도전층에 질소를 도핑하는 공정을 포함하고,
    상기 제1 및 제2 도전층은 식각 선택비가 상이한 물질로 이루어지며, 상기 제1 도전층의 두께는 상기 제2 도전층의 두께보다 얇게 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  8. 제7항에 있어서,
    상기 질소를 도핑하는 공정은 N2분위기에서 어닐링하는 공정 또는 N2 플라즈마 처리하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  9. 제7항에 있어서,
    상기 질소를 도핑하는 공정 이후에 상기 질화물층의 표면에 잔존하는 산소를 제거하는 공정을 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  10. 제7항에 있어서,
    상기 질소를 도핑하는 공정은 N2가스 및 수소 포함 가스의 혼합가스를 반응가스로 이용하여 플라즈마 처리하는 공정으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
KR1020130071376A 2013-06-21 2013-06-21 박막 트랜지스터 기판 및 그 제조방법 KR102091500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130071376A KR102091500B1 (ko) 2013-06-21 2013-06-21 박막 트랜지스터 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130071376A KR102091500B1 (ko) 2013-06-21 2013-06-21 박막 트랜지스터 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140148031A KR20140148031A (ko) 2014-12-31
KR102091500B1 true KR102091500B1 (ko) 2020-03-20

Family

ID=52676530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130071376A KR102091500B1 (ko) 2013-06-21 2013-06-21 박막 트랜지스터 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102091500B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102431047B1 (ko) 2015-12-22 2022-08-11 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864608B1 (ko) * 2002-08-31 2008-10-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
US20110244142A1 (en) * 2010-03-30 2011-10-06 Applied Materials, Inc. Nitrogen doped amorphous carbon hardmask
KR101689886B1 (ko) * 2010-06-11 2016-12-26 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR101847063B1 (ko) * 2011-09-14 2018-05-29 엘지디스플레이 주식회사 어레이 기판의 제조방법

Also Published As

Publication number Publication date
KR20140148031A (ko) 2014-12-31

Similar Documents

Publication Publication Date Title
JP6502463B2 (ja) 薄膜トランジスタ基板
US7910920B2 (en) Thin film transistor and method of forming the same
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
US8426259B2 (en) Array substrate and method for manufacturing the same
US8884291B2 (en) Thin film transistor display panel and manufacturing method thereof
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR102050401B1 (ko) 디스플레이 장치 및 그 제조방법
KR20150004536A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
KR20140081412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN106960850B (zh) 包括薄膜晶体管阵列面板的显示装置及其制造方法
KR101200237B1 (ko) 디스플레이용 박막 트랜지스터 및 이의 제조방법
CN104051472A (zh) 一种显示装置、阵列基板及其制作方法
US20200194572A1 (en) ARRAY SUBSTRATE AND METHOD FOR MANUFACTURING ARRAY SUBSTRATE (As Amended)
KR102280449B1 (ko) 산화물 박막트랜지스터의 제조방법
KR102091500B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR102090518B1 (ko) 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
CN106469757B (zh) 半导体装置及半导体装置的制造方法
KR20090108431A (ko) 표시 기판 및 그 제조 방법
KR20150068746A (ko) 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이
KR102120171B1 (ko) 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
US10411132B2 (en) Thin film transistor and method for manufacturing the same
KR101825410B1 (ko) 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법
KR102351809B1 (ko) 산화물 박막트랜지스터 및 그 제조 방법
KR102068170B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
US10147807B2 (en) Method of manufacturing pixel structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant