KR20060063989A - 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법 - Google Patents

고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20060063989A
KR20060063989A KR1020067007474A KR20067007474A KR20060063989A KR 20060063989 A KR20060063989 A KR 20060063989A KR 1020067007474 A KR1020067007474 A KR 1020067007474A KR 20067007474 A KR20067007474 A KR 20067007474A KR 20060063989 A KR20060063989 A KR 20060063989A
Authority
KR
South Korea
Prior art keywords
wafer
heat treatment
oxygen
silicon wafer
high resistance
Prior art date
Application number
KR1020067007474A
Other languages
English (en)
Other versions
KR100779341B1 (ko
Inventor
가즈나리 구리타
신스케 사다미츠
히로유키 다카오
마사타카 호라이
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20060063989A publication Critical patent/KR20060063989A/ko
Application granted granted Critical
Publication of KR100779341B1 publication Critical patent/KR100779341B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명의 고저항 실리콘 웨이퍼의 제조 방법에 의하면, CZ법에 의해 얻어진, 고저항이고 탄소를 함유하는 실리콘 웨이퍼를 사용해, 승온 조작(램핑)에 의한 제1 열처리와, 고온 열처리 및 중온 열처리로 이루어지는 제2 열처리를 조합함으로써, 효율적으로 산소 도너의 생성을 억제할 수 있고, 디바이스 제조 공정에서의 열처리 후에 있어서도, 고저항을 유지할 수 있어, 저항율의 변동을 억제한 고저항 실리콘 웨이퍼를 얻을 수 있다. 또한, 이 고저항 실리콘 웨이퍼를 사용하면, 뛰어난 에피택셜 웨이퍼 및 SOI 웨이퍼를 제조할 수 있으므로, 고주파 통신 디바이스 또는 아날로그, 디지털 혼재 디바이스 등 넓은 분야에서 적용할 수 있다.

Description

고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및 ＳＯＩ 웨이퍼의 제조 방법{PROCESS FOR PRODUCING HIGH RESISTANCE SILICON WAFER, AND PROCESS FOR PRODUCING EPITAXIAL WAFER AND SOI WAFER}
본 발명은, 고주파 통신 디바이스 또는 아날로그, 디지털 혼재 디바이스의 지지 기판 등에 사용되는 고저항 실리콘 웨이퍼의 제조 방법과, 얻어진 고저항 실리콘 웨이퍼를 사용한 에피택셜 웨이퍼 및 SOI 웨이퍼의 제조 방법에 관한 것이다.
CMOS 프로세스에 있어서는, 회로의 RF 특성(고주파 특성: Radio Frequency)의 비약적인 향상과 더불어, RF 영역에서, 저 비용 RF-CMOS-LSI가 현실화되고 있다. 예를 들면, 휴대기기용 트랜시버 IC, 고속 대용량의 전송에 적합한 무선 LAN 트랜시버 IC, 또는 아날로그, 디지털 혼재 디바이스에 대한 응용이 현저하다.
일찌기 CMOS 프로세스에 있어서의 RF 특성이 뒤떨어져 있었으므로, RF-CMOS 회로에서의 제조 비용도 높아, CMOS 프로세스에 의한 고주파 회로의 설계는 적극적으로 행해지지 않고 있었다. 이 때문에, 종래의 고주파 회로의 설계에는, GaAs 등의 화합물 반도체에 의한 회로 기판이 주류였다. 그러나, GaAs 등의 기판은 RF 특성이 뛰어나지만, 제조 비용이 비싸고, 웨이퍼 직경의 대 구경화나 결정 결함 제어성 등에 문제가 있다.
이에 비해, 실리콘 웨이퍼는 웨이퍼 직경의 대 구경화나 결정 결함의 제어성이 뛰어남과 더불어, 저렴한 제조 비용을 특징으로 하고 있다. 이 때문에, RF-CMOS 회로 기판으로서 실리콘 웨이퍼의 이용을 생각할 수 있는데, 통상 저항치 10Ωcm 이하의 웨이퍼를 회로 기판으로서 사용한 경우에는 RF-IC의 성능 향상에 한계가 있다.
이것은 RF 회로는, 디지털 회로와는 달리, 온칩의 인덕터 소자, 고 정밀도의 용량 소자 등의 아날로그 수동 소자를 이용하고 있으며, 특히 인덕터는 실리콘 웨이퍼 기판의 기생 효과가 그 특성에 크게 영향을 미치므로, 프로세스의 미세화만으로는 디바이스 성능의 향상에는 한계가 있다. 이 때문에, 디바이스 성능의 향상을 도모하기 위해서는, 실리콘 웨이퍼의 저항율을 고저항으로 할 필요가 있다.
또, 아날로그, 디지털 혼재 디바이스에서는, 디지털 회로에서 발생한 심한 기판 노이즈를 아날로그 회로로 전파하는 것을 억제하기 위해서, 고저항의 실리콘 기판을 제공할 것이 요청된다.
그러나, 쵸크랄스키법(이하, "CZ법"이라고 한다)으로 제조한 실리콘 결정은, 석영 도가니를 이용해 결정 육성을 행하고 있으므로, 결정 중에 과포화 산소를 함유하여, 이 산소가 디바이스 제조의 열처리 공정에서, 서멀 도너나 뉴 도너라는 산소 도너를 형성함으로써, 디바이스 제조 공정에서의 열처리 후에 기판의 저항율이 변동한다는 사태가 발생한다.
도 1은, 산소 도너 발생량과 웨이퍼의 저항율의 관계를 모식적으로 도시한 도면이다. 저항율이 10Ωcm 정도인 저저항 웨이퍼의 경우, 산소 도너의 발생량에 비해 도펀트량이 충분히 많기 때문에, 산소 도너가 발생하더라도 저항율에 대한 영향은 경미하다. 그러나, 고저항 웨이퍼의 경우, 도펀트량이 적기 때문에, 그 저항율은 산소 도너의 발생량에 의해 크게 영향을 받는다.
특히 p형 웨이퍼의 경우, 억셉터에 의한 정공(正孔)으로 초래되고 있었던 도전성은, 도너에 의한 전자의 공급에 의해 소멸하여 저항율이 현저히 상승하고, 도너가 더 증가하면, n형의 반도체로 반전하여 저항율이 저하한다. 이 산소 도너가 발생하기 쉬운 온도역에서의 가열은, 디바이스 제조의 열처리 공정으로서, 예를 들면 배선 신터링 공정에서 신터링 열처리가 필연적으로 행해진다.
디바이스 제조 후의 저항율의 변동을 억제하기 위해서, 자기장 인가에 의한 결정 육성(MCZ법) 등을 채용하여, 결정 중의 고용(固溶) 산소 농도를 저하시키는 것이 시도되고 있다. 그러나, 자기장 인가에 의한 방법에서는, 제조 비용의 증가와 더불어, 결정의 대 구경화에 따라 고용 산소 농도의 하한치가 6×1017atoms/㎤에 그치는 것이 보고되어, 극저 산소 결정의 육성에서의 기술적인 한계도 지적되고 있다. 또, 결정의 저 산소화에 수반하여, 디바이스 제조 공정에서의 열처리 후에 있어서, 결정의 기계적 강도가 열화하는 것도 염려된다.
이러한 문제를 해결하기 위해서, 최근 여러가지 제안이 이루어지고 있다. 우선, 국제공개 제WO00/55397호 팜플렛(이하, "문헌 1"이라고 한다)에서는, 저항율이 100Ωcm 이상이고, 초기 격자간 산소(고용 산소) 농도가 10∼25ppma(7.9×1017∼19.8×1017atoms/㎤[Old ASTM])인, 통상의 산소량을 포함하는 CZ법에 의한 단결정을 웨이퍼로 가공하고, 이것에 산소 석출 처리를 실시하여, 잔류 격자간 산소 농도를 8ppma(6.4×10×1017atoms/㎤[Old ASTM]) 이하로 하는 방법이 개시되어 있다. 이 방법으로 얻어진 웨이퍼는, 디바이스 제조 과정에서 받는 열처리에 의해, 산소 도너의 발생이 억지되어 저항율의 저하가 없다고 한다.
또, 일본 특개 2000-100631호 공보(이하, "문헌 2"라고 한다)에는, 저항율이 100Ωcm 이상인 고저항 웨이퍼에, 이 DZ-IG 처리를 실시하는 웨이퍼 및 그 조건에 관한 발명이 개시되어 있다. 이것은, 문헌 1에 기재된 발명과 마찬가지로, 웨이퍼의 어느 부분에서나 격자간 산소 농도가 8ppm 이하이며, 표면 근방의 DZ와 벌크부의 산소 석출물층을 갖고, 또한 DZ와 산소 석출물층의 천이 영역의 폭이 5㎛ 이하인 것으로 하는 것이다.
상기의 문헌 1, 2에서 제안된 방법에 의하면, 산소 농도가 높고 범용되는 실리콘 결정을 사용하므로 제조 비용을 억제할 수 있고, 그 후의 산소 석출 열처리에 의해 잔존 산소 농도를 저하시킨다. 따라서, 얻어진 실리콘 웨이퍼는, 잔존 산소 농도를 저하시키고 있으므로, 디바이스 제조의 열처리 공정에서의 산소 도너의 발생을 효과적으로 억제할 수 있다. 또, 잔존 산소 농도를 저하시키기 위해서 산소 석출 열처리를 행하고 있으므로, 웨이퍼 내부(벌크부)에 고밀도의 산소 석출 결함을 발생시켜, 게터링 능력의 향상도 기대할 수 있디고 한다.
그러나, 상기 문헌 1, 2에서 제안된 방법은, 상술한 바와 같이, 고산소 농도로 고저항 웨이퍼를 제조한 후, 장시간의 산소 석출 열처리에 의해 고밀도의 산소 석출물을 형성하여, 잔존 산소 농도를 충분히 저하시키는 방법이지만, 열처리 조건의 선정에 의해 잔존 산소 농도를 8ppma 이하로 저하시키는 것은 반드시 용이하지는 않다. 게다가, 이들에 기인하여 몇가지 문제가 발생한다.
첫번째 문제는, 실리콘 웨이퍼의 잔존 산소 농도를 충분히, 바꿔 말하면 잔존 산소 농도를 과도하게 저하시키므로, 웨이퍼의 기계적 강도가 현저하게 열화한다. 이 때문에, 열처리 중인 웨이퍼 지지부 등으로부터 발생한 슬립 전위가 산소에 의해 고착되어, 그 결과 슬립 길이가 산소 농도의 상승과 함께 저하하는 경우가 있다(예를 들면, M.Akatsuka et al., Jpn. J. Appl. Phys., 36(1997)L1422, 참조).
또, 웨이퍼에 강도를 부여하는 인자로서 산소 석출물이 있어, 열 응력이나 자중 응력이 작은 경우는, 슬립 전위의 운동을 억제하여 강도를 높일 수 있지만, 이들이 커지는 경우에는, 산소 석출물 자신이 슬립 전위원이 되어, 강도가 저하하여 웨이퍼에 휨 등이 발생할 우려가 있다(예를 들면, K.Sueoka et al., Jpn. J. Appl. Phys., 36(1997)7095, 참조).
두번째 문제는, 장시간의 산소 석출 열처리에 따른 제조 비용의 증가이다. 벌크부의 잔존 산소 농도를 감소시키기 위해서는, 고밀도의 산소 석출물의 형성이 필요해져, 고온, 또한 장시간의 가열 처리가 필요하게 된다. 이에 따라 산소 석출 열처리에 의한 제조 비용이 급등하여, 초기 웨이퍼의 제조 비용을 억제할 수 있었다고 해도, 최종 제품의 웨이퍼 가격은 고가의 것이 될 수 밖에 없다.
세번째 문제는, 산소 석출 열처리에 따른 열처리로 내에서의 중금속 오염의 염려이다. 본 발명자들의 검토에 의하면, 상기 문헌 2에서 제안되는 열처리 프로 세스에서는, 가열 시간은 적어도 17시간이 필요하고, 최대 47시간에나 달한다. 이러한 장시간의 산소 석출 열처리를 필요로 하므로, 열처리로 내에서의 중금속 오염의 가능성을 부정할 수 없다.
본 발명은, 상술한 고저항 웨이퍼의 제조시에 적용되는 산소 석출 열처리에서의 문제점을 감안하여 이루어진 것으로서, CZ법으로 탄소를 첨가하여 육성된 고저항 웨이퍼에, 승온 조작(램핑)에 의한 전 열처리와, 고온 열처리 및 중온 열처리를 조합하여 행함으로써, 제조 비용의 저감을 도모할 수 있고, 게다가 디바이스 제조 공정에서의 열처리 후의 산소 도너의 발생을 효과적으로 억제할 수 있고, 또한 게터링 능력, 웨이퍼의 기계적 강도를 발휘할 수 있는, 고저항 실리콘 웨이퍼의 제조 방법을 제공하는 것을 목적으로 하고 있다.
종래의 고저항 웨이퍼의 제조에서 염려되는 문제점을 해소하여, 뛰어난 특성을 구비하는 고저항 실리콘 웨이퍼는, 에피택셜 웨이퍼로서, 또한 이동통신용의 SOI 웨이퍼로서 충분히 사용할 수 있는 것이므로, 본 발명은 상기의 고저항 실리콘 웨이퍼를 사용한 에피택셜 웨이퍼 및 SOI 웨이퍼의 제조 방법을 제공하는 것도 목적으로 하고 있다.
본 발명자들은, 상기의 목적을 달성하기 위해서, 산소 석출 열처리시에 발생하는, 산소 석출물의 과잉 생성이나 이에 따른 웨이퍼 중의 잔존 산소 농도의 현저한 저하에 주목하여, 고저항 실리콘 웨이퍼에 있어서의 산소 석출물의 생성 거동, 또한 이것에 영향을 받는 산소 도너의 발생 상황에 관해 검토했다.
그 결과, 웨이퍼에 탄소를 첨가함으로써, 산소 석출이 촉진됨과 동시에, 산소 도너의 생성 억제, 특히 서멀 도너의 억제에 유효한 것이 밝혀졌다.
종래부터, 저항율이 낮은 실리콘 웨이퍼에서는, 탄소 첨가가 산소 도너의 생성 억제에 유효한 것이 알려져 있다(예를 들면, A.B.Bean et all., J. Phys. Chem. Solids, 1972, Vo1.33, pp 255-268, 참조). 구체적으로는, 10Ωcm 이하의 낮은 저항율인 경우에는, 산소 도너의 억제에 필요한 탄소 첨가 농도는 1×1018atomos/㎤이다.
그런데, 100Ωcm 이상의 높은 저항율의 실리콘 웨이퍼에, 이러한 고농도의 탄소를 첨가한 경우에는, 전위화(轉位化) 발생 등의 문제가 예측된다. 그러나, 초기 저항율이 100Ωcm 이상인 고저항 웨이퍼라 해도, 단결정화에 영향을 미치지 않는 탄소 농도 범위가 있어, 이 범위 내로 컨트롤하여 탄소를 첨가함으로써, 전위화 발생 등의 문제를 발생시키지 않고 산소 석출을 촉진하여, 산소 도너의 생성 억제에도 효과가 있는 것을 알 수 있다.
또한, 승온 조작(램핑)에 의한 전 열처리와, 고온 열처리 및 중온 열처리를 조합함으로써, 뉴 도너 등의 산소 도너를 보다 효과적으로 억제할 수 있는 것을 발견했다. 구체적으로는, 승온 레이트를 컨트롤한 제1 열처리와, 1150℃ 이상의 고온 열처리 및 그 후의 1000∼1150℃의 중온 열처리로 이루어지는 제2 열처리를 실시함으로써, 효과적으로 산소 도너의 생성을 억제할 수 있다.
그리고, 고산소 농도의 웨이퍼를 사용하는 경우에는, 승온 레이트를 컨트롤한 제1 열처리에서 석출 핵의 성장이 충분히 촉진되어, 핵 성장이 포화 상태가 되므로, 또한 제2 열처리의 조건을 변경하는 것에 의해서도, 산소 도너의 생성을 억제할 수 있다. 더구나, 산소 석출물의 과잉 생성이 불필요해지므로, 열처리에 따른 제조 비용의 저감을 실현할 수 있다. 또, 과잉 산소 석출이 억제되므로, 웨이퍼의 기계적 강도의 열화를 개선할 수 있다.
상기 도 1에 도시한 바와 같이, 고저항 실리콘 웨이퍼에서는, 그 저항율이 산소 도너의 발생량에 의해 크게 영향을 받는다. 특히 p형 웨이퍼의 경우에는, 생성되는 산소 도너가 늘면, n형의 반도체로 반전하거나 저항율이 크게 변동한다. 이 저항율의 저하에 의해, 웨이퍼 내부의 저항율이 너무 낮아지면, 디바이스 사용 영역보다도 깊은 위치를 통과하는 전류량이 증가하여, 에너지 손출(損出)이나 전류 노이즈를 발생시키므로, 디바이스 특성을 현저하게 악화시키게 된다.
생성되는 산소 도너는, 산소 클러스터로 추정되고 있는 서멀 도너(Old Donor)와 미소한 석출물이 초기 형태가 되었다고 생각되는 뉴 도너(New Donor)로 이루어진다. 이들 산소 도너는, 상기한 제1 열처리 및 제2 열처리에 의해 용해 또는 결합 형태의 변화가 발생해, 전기적으로 불활성화함으로써 생성이 억제된다고 추정된다.
산소 도너에 관한 여러가지 검토의 결과, 본 발명자들은, 디바이스 제조에 있어서 채용되는 열처리를 전제로 해서, 그 열처리 후에 웨이퍼 내부에 발생하는 산소 도너의 허용량을 명확하게 할 수 있었다. 즉, 초기 저항이 100Ωcm 이상인 고저항 웨이퍼의 경우에, 디바이스 제조에 있어서의 열처리 후의 산소 도너의 생성량이 1×1013atoms/㎤ 이하이면, 그 후의 웨이퍼 저항율을 고저항으로 유지할 수 있어, 저항치의 큰 변동을 방지하여, n형 반전이나 에너지 손출이나 전류 노이즈의 발생을 방지할 수 있다.
또한, 본 발명자들은, 디바이스 제조 공정에서의 열처리, 즉 산소 도너 형성 열처리 후의 산소 도너 생성량과, 이 열처리 전의 웨이퍼 중의 잔존 산소량은 깊은 관계가 있는 것을 밝혀냈다.
도 2는, 디바이스 제조 공정에서의 열처리 조건을 파라미터로 한 웨이퍼 잔존 산소량과 열처리 후의 산소 도너 생성량의 관계를 모식적으로 도시한 도면이다. 열처리 후의 산소 도너의 발생량은, 열처리 전에 있어서의 웨이퍼의 잔존 산소량에 현저히 의존하고 있어, 디바이스 제조에서 채용하는 열처리 조건이 결정되면, 웨이퍼 중의 잔존 산소량과 열처리 후에 생성되는 산소 도너 생성량의 관계는 일의(一義)적으로 정해진다.
디바이스 제조 공정에서의 열처리는, 구체적으로는 배선 신터링 공정에서의 신터링 열처리를 상정할 수 있고, 그 가열 조건은 400℃에서 1시간∼450℃에서 5시간이다. 웨이퍼 중의 잔존 산소가 열처리시에 나타내는 거동 예측으로부터, 도 2에는 열처리 조건이 4종(A∼D)이 도시되어 있는데, 예를 들면 열처리 조건 A를 450℃에서 5시간의 가열 처리로 하고, 열처리 조건 D를 400℃에서 1시간의 가열 처리로 할 수 있다.
상술한 바와 같이, 초기 저항이 100Ωcm 이상인 고저항 웨이퍼를 사용하는 경우에는, 디바이스 제조 공정에서의 열처리 후의 산소 도너의 생성량이 1×1013 atoms/㎤ 이하이면, 그 후의 저항율을 고저항으로 유지할 수 있어, 웨이퍼 내부에서의 저항율의 변동을 회피할 수 있다. 따라서, 디바이스 제조의 열처리 후의 산소 도너의 허용량을 1×1013atoms/㎤ 이하로 하고, 웨이퍼 중의 잔존 산소량을 컨트롤할 수 있으면, 산소 석출물의 과잉 생성이나 이에 따른 웨이퍼 중의 잔존 산소 농도의 과도한 저하를 회피할 수 있다.
그래서 도 2에 도시한 관계에 근거하면, 상기 산소 도너의 허용량을 만족하는 웨이퍼 잔존 산소 농도를, 디바이스 제조 공정에서의 열처리 조건마다 정할 수 있다. 열처리 조건 A∼D에 의해 정해진 웨이퍼 중의 잔존 산소 농도는, a, b, c 및 d(a<b<c<d)가 된다.
여기서, 웨이퍼 중의 잔존 산소의 하한을 도 2에 도시한 잔존 산소 농도 a로 하고, 한편 상한을 잔존 산소 농도 d로 하면, 디바이스 제조 공정에서의 열처리 조건과 적절하게 조합함으로써, 디바이스 제조의 열처리 후에 있어서도, 상기 산소 도너의 허용량을 만족할 수 있다.
즉, 산소 도너의 허용량을 명확하게 하여, 과도하게 산소 도너의 생성을 억제하는 것, 바꿔 말하면 과도하게 웨이퍼의 잔존 산소량을 저감하는 것을 없애면, 장시간의 산소 석출 열처리를 불필요로 하여, 제조 비용의 저감과 더불어, 웨이퍼의 기계적 강도의 열화를 회피할 수 있다.
본 발명은, 상기 검토 및 지견에 기초하여 완성된 것이며, 하기의 (1)∼(5)의 고저항 실리콘 웨이퍼의 제조 방법을 요지로 하고 있다.
(1) CZ법에 의해 저항율이 100Ωcm 이상이고, 초기 격자간 산소 농도가 8× 1017atoms/㎤(ASTM F121-1979) 이상이고, 또한 탄소 농도가 5×1015∼5×1017atoms/㎤(ASTM F123-1981)인 실리콘 웨이퍼를 사용하여, 제1 열처리로서, 적어도 700∼850℃의 온도 영역에서의 승온 레이트를 0.5∼10℃/min으로 하고, 850∼1000℃에서 0.5∼5시간의 가열 처리를 실시하고, 또한 제2 열처리로서, 1150℃ 이상에서 1∼2시간의 가열 처리에 이어서, 강온하여 1000∼1150℃에서 2∼10시간의 가열 처리를 실시하는 것을 특징으로 하는 고저항 실리콘 웨이퍼의 제조 방법이다.
(2) 상기 (1)의 고저항 실리콘 웨이퍼의 제조 방법에서는, 상기 초기 격자간 산소 농도가 13×1017atoms/㎤(ASTM F121-1979) 이상인 실리콘 웨이퍼를 사용하는 경우에, 상기 제2 열처리로서, 1150℃ 이상에서 1∼2시간의 가열 처리만을 실시하는 것이 바람직하다. 또, 상기 제1 열처리 및 제2 열처리는 비산화성 분위기 중에서, 연속적으로 행하는 것이 바람직하다.
(3) 상기 (1)의 고저항 실리콘 웨이퍼의 제조 방법에서는, 얻어진 실리콘 웨이퍼에 디바이스 제조 공정에서의 열처리가 행해졌을 때, 웨이퍼 내부에 발생하는 산소 도너량이 1×1013atoms/㎤ 이하인 것이 바람직하다.
(4) 상기 (1)의 고저항 실리콘 웨이퍼의 제조 방법에서는, 얻어진 실리콘 웨이퍼의 잔존 산소 농도가 6.5×1017atoms/㎤(ASTM F121-1979) 이상이고, 또한 13.5×1017atoms/㎤(ASTM F121-1979) 이하이고, 디바이스 제조 공정에서의 열처리가 행해졌을 때, 웨이퍼 내부에 발생하는 산소 도너량이 1×1013atoms/㎤ 이하인 것이 바람직하다.
(5) 또한, 상기 (1)의 고저항 실리콘 웨이퍼의 제조 방법에서는, 얻어진 실리콘 웨이퍼의 표면에 에피택셜층을 형성하는 것, 또는 얻어진 고저항 실리콘 웨이퍼를 지지 기판으로 해서 SIMOX형 SOI 웨이퍼, 및 접합형 SOI 웨이퍼를 제조하는 것이 바람직하다.
도 1은, 산소 도너 발생량과 웨이퍼의 저항율의 관계를 모식적으로 도시한 도면이다.
도 2는, 디바이스 제조 공정에서의 열처리 조건을 파라미터로 한 웨이퍼 잔존 산소량과 열처리 후의 산소 도너 생성량의 관계를 모식적으로 도시한 도면이다.
도 3은, 본 발명의 2단 열처리의 가열 온도 및 가열 시간의 조건을 도시한 도면이고, 도 3(a)는 제1 열처리의 가열 조건을, 도 3(b)는 제2 열처리의 가열 조건을 각각 도시하고 있다.
도 4는, 본 발명의 제2 열처리에 있어서의 중온 열처리의 가열 시간이 웨이퍼 잔존 산소 농도에 미치는 영향을 도시한 도면이다.
도 5는, 초기 격자간 산소 농도가 높은 웨이퍼를 사용하는 경우에 있어서의, 본 발명의 제2 열처리에서의 중온 열처리의 가열 시간이 웨이퍼 잔존 산소 농도에 미치는 영향을 도시한 도면이다.
도 6은, 제3 열처리의 가열 온도 및 가열 시간의 조건을 도시한 도면이다.
도 7은, 초기 격자간 산소 농도가 높은 웨이퍼를 사용하는 경우에 있어서의, 제3 열처리에서의 1000℃ 열처리의 가열 시간이 웨이퍼 잔존 산소 농도에 미치는 영향을 도시한 도면이다.
본 발명의 제조 방법에서는, 저항율이 100Ωcm 이상이고, 초기 격자간 산소 농도가 8×1017atoms/㎤(ASTM F121-1979) 이상이고, 또한 탄소 농도가 5×1015∼5×1017atomos/㎤(ASTM F123-1981)인 CZ법에 의한 실리콘 웨이퍼를 대상으로 하고 있다.
저항율을 100Ωcm 이상으로 하는 것은, 디바이스가 취급하는 주파수가 높아져, 특히 2.4GHz 또는 5.2GHz를 넘게 되면, 종래의 10Ωcm 이하의 저저항의 기판에서는, 노이즈의 발생이나 신호의 감쇠가 현저해지지만, 고저항으로 하면 이들의 영향을 저감할 수 있기 때문이다.
웨이퍼의 초기 격자간 산소(고용 산소) 농도를 8×1017atoms/㎤(ASTM F121-1979) 이상으로 하고 있는 것은, 통상의 CZ법으로 제조되는 범용의 실리콘 단결정이 구비하는 고용 산소를 포함시키는 것을 의도하는 것이다. 그러나, 웨이퍼 내부(벌크부)의 산소는, 게터링 작용을 갖는 BMD(Bulk Micro Defect)를 형성시키는 산소 석출물이 되어 존재하는 것이 바람직하다.
탄소는, 전기적으로 중성이며 게터링 작용을 갖는 산소 석출물의 형성을 촉진시키거나, 열처리에 의해 격자간 산소(고용 산소)가 저하하여 웨이퍼 강도가 저하할 때, 강도를 유지하는 효과가 있고, 또한 산소 석출을 촉진함과 동시에, 산소 도너의 생성 억제에도 효과가 있다. 이것을 달성하기 위해서, 5×1015∼5×1017atomos/㎤(ASTM F123-1981) 함유시킨다.
이 경우, 5×1015atoms/㎤(ASTM F123-1981) 미만에서는, 그 효과가 충분히 나타나지 않고, 너무 많이 함유하면 CZ법의 단결정 육성시에 다결정화나 전위화 발생이 쉬워지므로, 5×1017atoms/㎤(ASTM F123-1981) 이하로 한다. 탄소 농도를 이 범위 내로 컨트롤함으로써, 전위화 발생 등의 문제를 발생시키지 않고 산소 석출을 촉진하여, 산소 도너의 생성 억제에도 효과가 있다.
본 발명의 제조 방법에서는, 상기의 고저항 실리콘 웨이퍼를 사용해, 제1 열처리와 제2 열처리로 이루어지는 2단 열처리를 실시하는 것을 특징으로 하고 있다. 제1 열처리는, 적어도 700∼850℃의 온도 영역에서의 승온 레이트를 0.5∼10℃/min으로 하고, 850∼1000℃에서 0.5∼5시간의 가열 처리를 실시하는 것을 필수로 하고 있다. 이 제1 열처리에서는, 저온으로부터의 승온 조작(램핑)에 의해 미소한 석출 핵의 형성 및 그 성장을 촉진한다.
한편, 제2 열처리는, 1150℃ 이상에서 1∼2시간의 가열 처리에 이어서, 1000℃∼1150℃로 강온하여 2∼10시간의 가열 처리를 실시하는 것을 필수로 하고 있다. 제2 열처리에서는, 외측 확산 열처리 및 석출물의 성장 촉진을 목적으로 하고 있다.
도 3은, 본 발명의 2단 열처리의 가열 온도 및 가열 시간의 조건을 도시한 도면이고, 도 3(a)는 제1 열처리의 가열 조건을, 도 3(b)는 제2 열처리의 가열 조건을 각각 도시하고 있다. 본 발명의 웨이퍼 열처리로로서는, 예를 들면 횡형로(橫型爐)가 사용된다.
(제1 열처리에 관해)
제1 열처리에서는, 당해 웨이퍼를 550∼800℃의 온도 범위로 조정된 열처리로 내에 투입한 후(a 공정), 그 후의 승온 조작에 의해, 적어도 700∼850℃의 온도 영역에서의 승온 레이트를 0.5∼10℃/min으로 한다(b 공정). 이 b 공정에서의 승온 조작에 의해, 웨이퍼 내부에 산소 석출 핵을 형성시켜, 그 산소 석출 핵의 밀도를 향상시킬 수 있다.
다음에, 850∼1000℃의 온도 범위에서 0.5∼5시간의 열처리를 실시한다(c 공정). 이 c 공정에서는, 후술하는 f 공정의 열처리에서 내부의 산소 석출 핵이 소멸하지 않을 정도로, 산소 석출 핵의 성장을 촉진하는 것이므로, 850∼1000℃의 온도 범위에서 승온 조작(램핑)을 행해도 된다.
그 후, 강온하여, 웨이퍼를 열처리로에서 꺼낸다(d 공정). 단, 제2 열처리와 연속 처리하는 경우에는, 웨이퍼를 열처리로에서 꺼낼 필요가 없다.
상기 a 공정에서 열처리로 내의 유지 온도를 550℃∼800℃로 하는 것은, 이 온도 범위가 산소 석출 핵의 성장을 촉진시키는 온도 범위이기 때문이다.
상기 b 공정에서의 승온 조작에서 중요한 온도 영역은 700∼850℃이다. 이 온도 영역에서의 승온 레이트를 0.5∼10℃/min으로 하는 것은, 0.5℃/min 미만에서는 미소 석출 핵의 성장이 가능하지만, 열처리가 장시간이 되어 비용이 높아지는 것에 대해, 10℃/min 초과의 승온 레이트에서는 미소 석출 핵의 성장이 억제되어, 석출 핵의 밀도를 높일 수 없기 때문이다.
상기 c 공정에서 850∼1000℃에서 0.5∼5시간의 가열 처리를 하는 것은, 850℃ 미만 또는 0.5시간 미만의 가열 처리에서는 석출 핵의 성장이 충분하지 않고, 1000℃를 넘는 온도 또는 5시간을 넘는 가열 처리에서는, 석출 핵의 성장이 과다해지기 때문이다. 상기의 가열 조건을 만족하는 범위 내에서는, 상기 c 공정에서는 승온 조작(램핑)을 행해도 된다.
(제2 열처리에 관해)
제2 열처리에서는, 당해 웨이퍼를 열처리로 내에 투입한 뒤(e, f 공정) ,승온하여 1150℃ 이상에서 1∼2시간의 열처리를 실시한다(g 공정). 이에 이어서 1000∼1150℃의 온도 범위로 강온하여, 2∼10시간의 열처리를 실시한다(h 공정). 그 후 강온하여, 웨이퍼를 열처리로에서 꺼낸다(i 공정).
상기 g 공정에서 1150℃ 이상의 가열 온도로 하고 있는 것은, 표면 근방의 산소 농도를 외측 확산에 의해 저하시킴과 더불어, COP 등의 결함을 용해시켜, 웨이퍼 표면 근방의 완전성을 높이기 위해서이다. 1150℃ 미만에서는, COP 등의 결함 밀도를 저하시키는 능력이 낮아진다. 한편, 가열 온도가 1350℃를 넘으면, 웨이퍼로의 슬립이 발생하거나, 프로세스 중에 금속 오염이 발생할 우려가 있다. 이 때문에, g 공정에서의 가열 온도의 상한은 1350℃로 하는 것이 바람직하다.
또한, g 공정에서의 가열 시간을 1∼2시간으로 하고 있는 것은, 1시간 미만에서는 COP 등의 결함 밀도의 저하가 충분히 행해지지 않고, 또 2시간을 넘게 되면, 슬립이나 금속 오염의 우려가 발생하기 때문이다.
상기 h 공정에서 가열 온도를 1000∼1150℃로 하고 있는 것은, 1000℃ 미만에서는 산소 석출물의 성장이 촉진되지 않고, 1150℃를 넘는 경우에는, 산소 석출물이 용해하여, 석출 밀도의 저하가 발생하기 때문이다.
또한, h 공정에서의 가열 시간을 2∼10시간으로 하고 있는 것은, 2시간 미만에서는 산소 석출물의 성장이 충분하지 않고, 10시간을 넘으면 석출물의 성장이 과다해져, 웨이퍼의 기계적 강도의 열화를 촉진할 우려가 있기 때문이다. 후술하는 도 4에 도시한 바와 같이, h 공정에서의 가열 시간을 조정함으로써, 산소 석출물의 성장을 촉진하여, 웨이퍼 중의 잔존 산소 농도를 컨트롤할 수 있다.
한편, 고산소 농도의 웨이퍼를 사용하는 경우에는, 제1 열처리에서 미세한 석출 핵의 성장이 충분히 촉진되어, 핵 성장이 포화한 상태가 되므로, 제2 열처리에서의 산소 석출물의 성장 촉진을 도모할 수 없는 경우가 있다. 이러한 경우에는, h 공정을 생략할 수 있다.
제2 열처리에서는, 상기 i 공정에서 웨이퍼의 취출 온도를 규정하는 것은 아니지만, 그 온도를 600∼800℃로 하는 것이 바람직하다. 취출 온도가 600℃ 미만이 되면, 산소 도너 생성의 가능성이 있고, 800℃를 넘는 경우에는 취출 중에 슬립(전이)이 도입되기 쉬어, 웨이퍼의 깨짐 등이 발생할 우려가 있다.
(열처리의 분위기에 관해)
제1 열처리의 분위기로서는, 산화성 분위기, 또는 비산화성 분위기 중 어느 것이든 좋다. 비산화성 분위기를 구성하는 가스로서는, 아르곤(Ar), 수소(H2) 또는 이들의 혼합 가스(Ar+H2), 또는 질소(N2)에 소량의 산소(3% O2)를 함유한 혼합 가스를 사용하는 것이 바람직하다.
그런데, 산화성 분위기, 또는 순 N2 가스 분위기에서 열처리를 실시하면, 웨이퍼 표면에 산화막 또는 질화막이 형성되므로, 제2 열처리를 실시하기 전에, 이들 막을 제거하는 공정(불산 세정 등)이 새롭게 필요해진다. 따라서, 제1 열처리의 분위기로서는, 비산화성 분위기를 사용하는 것이 바람직하다. 이 경우에, Ar, H2 가스는 고가이므로, 비용면이나 작업성의 면에서, N2에 소량의 산소(3% O2)를 함유한 혼합 가스를 사용하는 것이 더욱 바람직하다.
제2 열처리의 분위기는, 비산화성 분위기를 사용하는 것이 바람직하며, Ar, H2, Ar+H2, 및 N2(3% O2 함유) 가스를 사용할 수 있다. N2(3% O2 함유) 가스는, 산소 외측 확산 작용이 있어, DZ층(무결함층, DZ : Denuded Zone)을 형성할 수 있지만, 웨이퍼 표층부에 존재하는 COP를 소멸시키는 작용이 없다. 이 때문에, 제2 열처리 분위기로서는, 비산화성 분위기를 선택하여, Ar, H2, 또는 Ar+H2 가스를 채용하는 것이 바람직하다.
제1 열처리 및 제2 열처리를 효율적으로 실시하기 위해서는, 양쪽의 가스 분 위기를 같게 하여, 동일한 열처리 장치, 또는 연속하는 열처리로를 사용해 연속적으로 실시하는 것이 바람직하다. 이 경우에는, 상기 도 3에 도시한 제1 열처리의 d 공정 및 제2 열처리의 e 공정을 생략할 수 있다.
(산소 도너의 생성량)
본 발명의 제조 방법에서는, 얻어진 실리콘 웨이퍼에 디바이스 제조 공정에서의 열처리가 행해졌을 때, 웨이퍼 내부에 발생하는 산소 도너량이 1×1013atoms/㎤ 이하인 것이 바람직하다.
예를 들면, 100Ωcm 이상의 고저항 웨이퍼에 대한 산소 도너 형성 열처리로서, 400℃에서 1시간∼450℃에서 5시간의 가열 처리가 실시되는 경우에, 열처리 후의 산소 도너의 생성량이 1×1013atoms/㎤ 이하이면, 그 후의 웨이퍼 저항율을 고저항인 채로 유지할 수 있어, 저항치의 큰 변동이나 n형 반전을 방지하고, 또한 에너지 손출이나 전류 노이즈의 발생을 방지할 수 있기 때문이다.
(잔존 산소 농도에 관해)
본 발명의 제조 방법에서는, 얻어진 실리콘 웨이퍼의 잔존 산소 농도가 6.5×1017atoms/㎤(ASTM F121-1979) 이상이고, 또한 13.5×1017atoms/㎤(ASTM F121-1979) 이하이고, 디바이스 제조 공정에서의 열처리가 행해졌을 때, 웨이퍼 내부에 발생하는 산소 도너량이 1×1013atoms/㎤ 이하인 것이 바람직하다.
상기 도 2는, 웨이퍼의 잔존 산소량과 디바이스 제조 공정에서의 열처리 후 의 산소 도너의 생성량의 관계를 도시한 도면이다. 우선, 웨이퍼의 잔존 산소를 과도하게 저감시키지 않기 위해서, 웨이퍼의 잔존 산소의 하한 농도를 검토한다. 이 경우에는, 가장 산소 도너의 생성을 촉진하는 열처리 조건인, 상기 도 2에 도시한 열처리 조건 A를 사용하게 된다.
한편, 디바이스 제조 공정에서의 열처리 조건 중, 가장 산소 도너의 생성이 적은 상기 도 2에 도시한 열처리 조건 D를 사용함으로써, 산소 도너의 허용량에 대응하는 웨이퍼의 잔존 산소의 상한 농도를 정할 수 있다.
웨이퍼의 잔존 산소의 상하한 농도의 검토에 있어서, 우선 디바이스 제조에서의 열처리 조건 A 및 D를 특정하여, 웨이퍼의 잔존 산소량과 디바이스 제조의 열처리 후의 산소 도너의 생성량의 관계를 나타내는 마스터 테이블을 작성한다. 이 마스터 테이블의 예로서는, 상기 도 2에 도시한, 열처리 조건 A 및 D를 파라미터로 한 웨이퍼 잔존 산소량과 열처리 후의 산소 도너 생성량의 관계가 제시된다.
이들 마스터 테이블에 기초해, 열처리 후의 산소 도너의 허용량(상한치)인 1×1013atoms/㎤로부터, 웨이퍼의 잔존 산소 농도 a 및 d를 구함으로써, 본 발명의 고저항 웨이퍼가 구비하는 것이 바람직한 하한 및 상한의 잔존 산소 농도가 정해진다.
구체적으로 웨이퍼의 잔존 산소 농도 a 및 d를 결정하기 위해서, CZ법으로 육성하여, 저항율이 2000Ωcm이고, 초기 격자간 산소 농도 13∼15×1017atoms/㎤(ASTM F121-1979)이고, 또한 탄소 농도 5×1016atomos/㎤(ASTM F123-1981)인 8인치, p형 웨이퍼로 가공 후, 650℃에서 1시간의 도너 킬러 열처리를 실시한 서브 웨이퍼를 준비했다.
준비한 서브 웨이퍼에, 제1 열처리로서 N2(3% O2 함유) 가스 분위기를 사용해, 웨이퍼 투입 온도 700℃에서 승온 레이트를 1℃/min으로 하여, 900℃에서 1시간의 가열 처리를 실시했다. 이어서, 제2 열처리로서 Ar 가스 분위기를 사용해 1200℃에서 1시간의 가열 처리 후에, 1000℃로 강온하여 10시간의 가열 처리를 실시했다.
얻어진 웨이퍼에 N2(3% O2 함유) 가스를 사용해, 450℃에서 5시간의 산소 도너 형성 열처리를 행하여, 상기 도 2에 도시한, 열처리 조건 A를 파라미터로 한 웨이퍼 잔존 산소량과 열처리 후의 산소 도너 생성량의 관계를 나타내는 마스터 테이블을 작성했다. 같은 순서에 따라, 400℃에서 1시간의 산소 도너 형성 열처리를 행하여, 상기 도 2에 도시한 열처리 조건 D의 마스터 테이블을 작성했다.
이들 마스터 테이블에 기초해, 열처리 후의 산소 도너의 허용량으로부터, 웨이퍼의 잔존 산소의 하한 및 상한의 농도를 구하면, 표 1의 결과를 얻는다.
구분 하한 농도용 마스터 테이블 상한 농도용 마스터 테이블
산소 도너 형성 열처리 450℃×5Hr (열처리 조건 A) 400℃×1Hr (열처리 조건 D)
산소 도너의 허용량(상한) 1×1013atoms/㎤ 1×1013atoms/㎤
웨이퍼의 잔존 산소 농도 6.5×1017atoms/㎤ 13.5×1017atoms/㎤
표 1의 결과로부터, 본 발명의 방법으로 얻어진 실리콘 웨이퍼의 잔존 산소 농도는, 6.5×1017atoms/㎤ 이상이고, 또한 13.5×1017atoms/㎤ 이하인 것이 바람직하며, 이에 의해, 디바이스 제조 공정에서의 열처리가 행해졌을 때, 웨이퍼 내부에 발생하는 산소 도너량이 1×1013atoms/㎤ 이하를 만족할 수 있다.
(제2 열처리에 있어서의 중온 열처리)
본 발명의 제조 방법에서는, 제2 열처리에 있어서의 중온 열처리(상기 도 3의 h 공정)의 가열 시간을 조정함으로써, 웨이퍼 중의 잔존 산소 농도를 컨트롤할 수 있다.
도 4는, 본 발명의 제2 열처리에 있어서의 중온 열처리의 가열 시간이 웨이퍼 잔존 산소 농도에 미치는 영향을 도시한 도면이다. 웨이퍼 잔존 산소 농도는, 제2 열처리에 있어서의 중온 열처리 조건에 의존한다.
이것을 확인하기 위해서, CZ법에 의한 8인치, p형 웨이퍼를 준비하고, 시험 No.1∼6의 공시재(供試材)를 제작했다. 공시재의 서브 웨이퍼 조건 및 열처리의 조건은 다음과 같이 했다.
(1) 서브 웨이퍼의 조건
a. 탄소 농도 5×1016atomos/㎤(ASTM F123-1981)
b. 저항율 600Ωcm(시험 No. 1∼4),
초기 격자간 산소 농도 13.5×1017atoms/㎤(시험 No.1∼4)
c. 저항율 3000Ωcm(시험 No. 5∼6),
초기 격자간 산소 농도 15×1017atoms/㎤(시험 No.5∼6)
d. 웨이퍼로 가공 후, 650℃×1Hr에서 도너 킬러 열처리를 실시.
(2) 제1 열처리의 조건
a. N2(3% O2 함유) 가스 분위기를 사용해, 투입 온도 700℃에서 승온 레이트 1℃/min
b. 900℃×1Hr의 등온 열처리(시험 No.1, 3, 5)
c. 950℃×1Hr의 등온 열처리(시험 No.2, 4, 6)
(3) 제2 열처리의 조건
a. Ar 가스 분위기를 사용해, 웨이퍼 투입 온도 700℃
b. 1200℃×1Hr의 등온 열처리
c. 강온 후, 1000℃×2Hr의 등온 열처리(시험 No. 1, 2)
d. 강온 후, 1000℃×4Hr의 등온 열처리(시험 No. 3, 4)
e. 강온 후, 1000℃×6Hr의 등온 열처리(시험 No. 5, 6)
도 4에 나타낸 결과로부터, 본 발명의 제2 열처리에 있어서의, 강온 후의 1000℃의 가열 시간을 2시간, 4시간 및 6시간으로 변화시킴으로써, 웨이퍼 중의 잔존 산소 농도를 6.5×1017∼12.0×1017atoms/㎤의 범위로 제어할 수 있는 것을 알 수 있다.
그런데, 본 발명의 제조 방법에서는, 상기 도 4의 결과에도 불구하고, 초기 격자간 산소(고용 산소) 농도가 13×1017atoms/㎤(ASTM F121-1979) 이상인 실리콘 웨이퍼를 사용하는 경우에는, 제2 열처리에 있어서의 중온 열처리(상기 도 3의 h 공정)의 가열 시간이 웨이퍼 중의 잔존 산소 농도에 미치는 영향이 적어진다.
이것은, 웨이퍼의 초기 격자간 산소(고용 산소) 농도가 비교적 높은 경우에는, 제1 열처리의 승온 조작에 의해 미소 석출 핵의 성장이 충분히 촉진되어, 핵 성장이 포화한 상태가 되기 때문이며, 그 후 제2 열처리의 h 공정에서 2∼10시간의 가열 처리를 실시하더라도, 산소 석출물의 성장에 미치는 영향이 저하하기 때문이다.
도 5는, 초기 격자간 산소 농도가 높은 웨이퍼를 사용하는 경우에 있어서의, 본 발명의 제2 열처리에서의 중온 열처리의 가열 시간이 웨이퍼 잔존 산소 농도에 미치는 영향을 도시한 도면이다. 초기 격자간 산소 농도가 높은 웨이퍼를 사용하는 경우에는, 제2 열처리에 있어서의 h 공정의 가열 시간이 웨이퍼 잔존 산소 농도에 미치는 영향은 적어진다.
이것을 확인하기 위해서, CZ법에 의한 8인치, p형 웨이퍼를 사용해 공시재를 준비했는데, 그 서브 웨이퍼 조건 및 열처리 조건은, 다음과 같이 했다.
(1 ) 서브 웨이퍼의 조건
a. 탄소 농도 5×1016atomos/㎤(ASTM F123-1981)
b. 저항율 3000Ωcm
초기 격자간 산소 농도 15×1017atoms/㎤
d. 웨이퍼로 가공 후, 650℃×1Hr에서 도너 킬러 열처리를 실시.
(2) 제1 열처리의 조건
a. N2(3% O2 함유) 가스 분위기를 사용해, 투입 온도 700℃에서 승온 레이트 1℃/min
b. 900℃×1Hr의 등온 열처리
(3) 제2 열처리의 조건
a. Ar 가스 분위기를 사용해, 웨이퍼 투입 온도 700℃
b. 1200℃×1Hr의 등온 열처리
c. 강온 후, 1000℃×0Hr, 2Hr, 4Hr 및 6Hr의 등온 열처리
도 5에 나타낸 결과로부터, 초기 격자간 산소 농도가 높은 웨이퍼를 사용하는 경우에는, 본 발명의 제2 열처리에 있어서의, 강온 후의 1000℃의 가열 시간을 0∼6시간의 범위에서 변동시켜도, 웨이퍼 중의 잔존 산소 농도에 대한 영향이 적고, 어느 경우에나 6.5×1017∼12.0×1017atoms/㎤의 범위를 만족하는 것을 알 수 있다.
즉, 초기 격자간 산소 농도가 13×1017atoms/㎤ 이상으로 비교적 높은 웨이퍼를 사용하는 경우에는, 제2 열처리의 h 공정에서의 등온 처리를 생략했다고 해도, 소정의 웨이퍼 중의 잔존 산소 농도를 확보할 수 있다. 따라서, 제2 열처리의 h 공정에서의 등온 처리를 생략하고, 제2 열처리로서, 1150℃ 이상에서 1∼2시간의 가열 처리만을 실시할 수 있다. 이에 의해, 고저항 실리콘 웨이퍼의 제조 비용을 대폭 삭감할 수 있기 때문에 바람직하다.
또한, 초기 격자간 산소 농도가 높은 웨이퍼를 사용하는 경우에는, 미소 석출 핵의 성장을 촉진하기 위한 제1 열처리의 승온 조작을 채용하지 않는 경우라도, 제2 열처리에 의한 승온 조작과 고온 열처리에 의해, 소정의 웨이퍼 잔존 산소 농도를 확보할 수 있는 것이 확인되어 있다. 이하, 이 열처리를 제3 열처리로 해서, 그 내용을 약간 설명한다.
도 6은, 제3 열처리의 가열 온도 및 가열 시간의 조건을 도시한 도면이다. 예를 들면, 제3 열처리에서는, 당해 웨이퍼를 열처리로 내에 투입한 뒤(j 공정), 그 후의 승온 조작(k 공정)을 거쳐, 1000℃ 정도의 온도 범위에서 열처리를 실시하고(l 공정), 더욱 승온하여 고온 열처리(m, n 공정) 후, 강온하여(o 공정), 웨이퍼를 열처리로에서 꺼낸다.
도 7은, 초기 격자간 산소 농도가 높은 웨이퍼를 사용하는 경우에 있어서의, 제3 열처리에서의 1000℃ 열처리의 가열 시간이 웨이퍼 잔존 산소 농도에 미치는 영향을 도시한 도면이다. k 공정에서의 승온 레이트는 1.0℃/min, 1.5℃/min 및 2.0℃/min의 3종으로 했다. 도 7에 도시한 결과로부터, 1000℃ 열처리의 가열 시간이 0Hr인 경우라도, 잔존 산소 농도는 8.8×1017atoms/㎤ 정도가 된다. 따라서, 제3 열처리를 채용하는 경우라도, k 공정(승온 조작)과 l 공정(1000℃ 열처리)의 조합에 의해, 잔존 산소 농도를 6.35×1017∼13.1×1017atoms/㎤의 범위로 조정할 수 있는 것을 알 수 있다.
(에피택셜 웨이퍼, SOI 웨이퍼의 제조 방법)
본 발명에서는, 얻어진 고저항 실리콘 웨이퍼의 표면에 에피택셜층을 형성함으로써, 에피택셜 웨이퍼를 제조할 수 있다. 이렇게, 본 발명의 제조 방법으로 제조된 고저항 실리콘 웨이퍼에 에피택셜층을 형성하여 에피택셜 웨이퍼를 제조하면, 뛰어난 특성을 구비하므로, 예를 들면 이동통신용의 SOI 웨이퍼의 대체로서 최적의 웨이퍼를 제공할 수 있다.
에피택셜 웨이퍼의 제조 조건에 관해서는, 본 발명의 제조 방법으로 얻어진 고저항 실리콘 웨이퍼를 사용하는 것 외에 특별히 한정하는 것은 아니며, 통상의 조건을 채용하면 된다. 에피택셜 웨이퍼의 제조에 있어서는, 사용하는 에피택셜 성장 장치는, 배럴형, 팬케이크형, 매양식 등 주지의 에피택셜 성장 장치를 채용할 수 있으며, 주지의 에피택셜법을 채용할 수 있다.
본 발명에서는, 얻어진 고저항 실리콘 웨이퍼를 지지 기판으로 해서 SIMOX 형 SOI 웨이퍼를 제조할 수 있다. 본 발명의 제조 방법으로 제조된 고저항 실리콘 웨이퍼를 지지 기판으로 해서 SIMOX형 SOI 웨이퍼를 제조함으로써, 예를 들면 이동통신용의 SOI 웨이퍼로서 최적의 것이 된다.
SIMOX법에 의한 SOI 웨이퍼의 제조 조건에 대해서는, 본 발명의 고저항 실리콘 웨이퍼를 사용하는 것 외에는 특별히 한정하지 않고, 관용되는 조건을 사용하면 된다. 즉, SIMOX 웨이퍼의 제조에 있어서는, 산소 주입 조건으로서 가속 전압180keV∼200keV가 통상 사용되는데, 이 범위보다 고전압에서도 저전압에서도 적용할 수 있다.
산소 이온의 도즈량으로서는 4×1017cm-2 전후, 또는 1.0×1018cm-2 이상의 도즈량을 사용하는 것이 바람직한데, 이 범위 이외의 도즈량이어도 채용할 수 있다. 어닐링 조건으로서는, 양질의 매입(埋入) 산화막을 얻기 위해서, 1300℃ 이상의 온도를 사용하는 것이 바람직한데, 이것보다도 낮은 온도여도 된다. 또, 어닐링에 사용하는 분위기는, 산화성이어도 비산화성이어도 사용할 수 있다.
본 발명에서는, 얻어진 고저항 실리콘 웨이퍼를 지지 기판측 웨이퍼로 해서 접합형 SOI 웨이퍼를 제조할 수 있다. 본 발명의 제조 방법으로 제조된 고저항 실리콘 웨이퍼를 지지 기판측 웨이퍼로 해서 접합형 SOI 웨이퍼를 제조함으로써, 예를 들면 이동통신용의 SOI 웨이퍼로서 최적의 것이 된다.
접합형 SOI 웨이퍼의 제조 조건에 대해서는, 본 발명의 고저항 실리콘 웨이퍼를 지지 기판측 웨이퍼로서 사용하는 것 외에는, 특별히 한정할 필요는 없다. 구체적으로는, 활성층측이 되는 다른 실리콘 웨이퍼를 준비하고, 산화 분위기 중에서, 활성층측 웨이퍼 또는/및 지지 기판 웨이퍼를 1000℃ 이상의 온도에서 열처리하여 웨이퍼 표면에 열산화막을 형성한다.
다음에, 활성층측 웨이퍼와 지지 기판측 웨이퍼를 밀착시킨 뒤, 열처리를 실시하여 활성층측 웨이퍼와 지지 기판측 웨이퍼를 강고하게 결합시켜, 접합 웨이퍼로 한다. 이들 웨이퍼를 결합시키는 열처리 조건으로서는, 산소 또는 수증기를 포함하는 분위기 중에서, 400∼1200℃에서 가열 처리를 행하면 된다.
더욱 바람직하게는, 900℃의 온도에서 열처리함으로써, 2장의 웨이퍼를 강고하게 결합시킬 수 있다. 또한, 후막의 SOI 웨이퍼를 제조하는 경우에는, 활성층측 웨이퍼에도, 본 발명의 방법으로 얻어진 고저항 웨이퍼를 사용하는 것이 바람직하다.
실시예
(실시예 1)
본 발명의 효과를 확인하기 위해서, CZ법으로 육성하여, 저항율이 2000Ωcm이고, 초기 격자간 산소 농도가 10∼15×1017atoms/㎤(ASTM F121-1979)이고, 또한 탄소 농도가 5×1016atomos/㎤(ASTM F123-1981)인 8인치, p형 웨이퍼로 가공 후, 650℃에서 1시간의 도너 킬러 열처리를 실시한 서브 웨이퍼를 준비했다.
준비한 서브 웨이퍼에, 제1 열처리로서 N2(3% O2 함유) 가스 분위기를 사용해, 웨이퍼 투입 온도 700℃에서 승온 레이트를 1℃/min으로 하여, 900℃에서 1시간의 가열 처리를 실시했다. 이어서, 제2 열처리로서 Ar 가스 분위기를 사용해1200℃에서 1시간의 가열 처리 후에, 1000℃로 강온하여 10시간의 가열 처리를 실시했다.
상기 열처리 후에 얻어진 웨이퍼를 사용해, 횡형 매양식의 에피택셜 성장로에서 약 1180℃의 수소 베이크 처리 후, 원료 소스 가스로서 트리클로로실란을 사용해, 약 1130℃의 온도에서 에피택셜층 두께 5㎛의 실리콘 에피택셜 성장 처리를 행했다.
얻어진 에피택셜 웨이퍼에, 디바이스 제조의 열처리 조건으로서, N2(3% O2 함유) 분위기 중에서 400℃×1시간의 열처리를 행한 뒤, 웨이퍼 내부에 발생하는 산소 도너 발생량을 조사했다. 그 결과, 어느 웨이퍼나, 모두 산소 도너량이 1×1013atoms/㎤ 이하이고, 저항율에 변동이 없는 에피택셜 웨이퍼를 얻을 수 있는 것을 확인했다.
(실시예 2)
초기 격자간 산소 농도가 비교적 높은 웨이퍼의 효과를 확인하기 위해서, 실시예 1과 동일하게, 저항율이 2000Ωcm이고, 초기 격자간 산소 농도가 13∼15×1017atoms/㎤(ASTM F121-1979)이고, 또한 탄소 농도가 5×1016atomos/㎤(ASTM F123-1981)이고, 650℃에서 1시간의 도너 킬러 열처리를 실시한 서브 웨이퍼를 준비했다.
실시예 1과 동일 조건의 제1 열처리를 실시하고, 이어서 제2 열처리로서 Ar 가스 분위기를 사용해 1200℃에서 1시간의 가열 처리를 실시한 뒤, 중온 열처리를 실시하지 않고 바로 600℃에서 꺼냈다. 얻어진 웨이퍼를 사용해, 횡형 매양식의 에피택셜 성장로에서, 실시예 1과 동일 조건의 실리콘 에피택셜 성장 처리를 행했다.
얻어진 에피택셜 웨이퍼에, 실시예 1과 동일 조건으로 산소 도너 발생량을 조사한 결과, 어느 웨이퍼나, 모두 산소 도너량이 1×1013atoms/㎤ 이하이고, 저항율에 변동이 없는 에피택셜 웨이퍼를 얻을 수 있는 것을 확인했다.
(실시예 3)
실시예 1과 동일하게, 저항율이 2000Ωcm이고, 초기 격자간 산소 농도가 10∼15×1017atoms/㎤(ASTM F121-1979)이고, 또한 탄소 농도가 5×1016atomos/㎤ (ASTM F123-1981)인 8인치, p형 서브 웨이퍼를 준비하고, 또 같은 조건의 제1 열처리 및 제2 열처리를 실시해, 실리콘 웨이퍼를 제조했다.
제조된 실리콘 웨이퍼를 사용해, 산소 이온을 웨이퍼 표면측으로부터 100keV의 가속 전압으로 주입했다. 그리고, 이 웨이퍼를 700℃로 유지한 열처리로에 투입한 뒤, 1320℃까지 승온하여 10시간 유지했다. 그 후, 웨이퍼를 700℃까지 냉각하여, 열처리로에서 꺼내서 SIMOX 웨이퍼를 제조했다.
얻어진 SIMOX형 SOI 웨이퍼에, 디바이스 제조의 열처리 조건으로서, N2(3% O2 함유) 분위기 중에서 400℃×1시간의 열처리를 행한 뒤, 활성층 및 지지 기판 내부에 발생하는 산소 도너 발생량을 조사했다. 그 결과, 모두 산소 도너량이 1×1013atoms/㎤ 이하이고, 저항율에 변동이 없는 SIMOX형 SOI 웨이퍼가 얻어진 것을 확인했다.
(실시예 4)
실시예 1과 동일하게, 저항율이 2000Ωcm이고, 초기 격자간 산소 농도가 10∼15×1017atoms/㎤(ASTM F121-1979)이고, 또한 탄소 농도가 5×1016atomos/㎤ (ASTM F123-1981)인 8인치, p형 서브 웨이퍼를 준비하고, 또 같은 조건의 제1 열처리 및 제2 열처리를 실시하여, 실리콘 웨이퍼를 제조했다.
제조된 실리콘 웨이퍼를 사용해, 산화 분위기 중에서 1000℃의 열처리를 행하여, 웨이퍼 표면에 열산화막을 형성했다. 다음에, 이 웨이퍼가 지지 기판이 되도록, 활성층이 되는 다른 웨이퍼를 밀착시켜, 1150℃의 온도에서 접합했다. 그 후, 활성층측 웨이퍼를 두께 0.5㎛까지 연마·에칭 처리함으로써 접합형 SOI 웨이퍼를 제조했다.
얻어진 접합형 SOI 웨이퍼에, 디바이스 제조의 열처리 조건으로서, N2(3% O2 함유) 분위기 중에서 400℃×1시간의 열처리를 행한 뒤, 지지 기판 내부에 발생하는 산소 도너 발생량을 조사했다. 결과는, 모두 산소 도너량이 1×1013atoms/㎤ 이하이고, 저항율에 변동이 없는 접합형 SOI 웨이퍼인 것을 확인했다.
본 발명의 고저항 실리콘 웨이퍼의 제조 방법에 의하면, CZ법에 의해 얻어진, 고저항이고 탄소를 함유하는 실리콘 웨이퍼를 사용해, 승온 조작(램핑)에 의한 제1 열처리와, 고온 열처리 및 중온 열처리로 이루어지는 제2 열처리를 조합함으로서, 효율적으로 산소 도너의 생성을 억제할 수 있고, 디바이스 제조 공정에서의 열처리 후에 있어서도, 고저항을 유지할 수 있어, 저항율의 변동을 억제한 고저항 실리콘 웨이퍼를 얻을 수 있다. 또한, 이 고저항 실리콘 웨이퍼를 사용하면, 뛰어난 에피택셜 웨이퍼 및 SOI 웨이퍼를 제조할 수 있으므로, 고주파 통신 디바이스 또는 아날로그, 디지털 혼재 디바이스 등 넓은 분야에서 적용할 수 있다.

Claims (8)

  1. 쵸크랄스키법에 의해 저항율이 100Ωcm 이상이고, 초기 격자간 산소 농도가 8×1017atoms/㎤(ASTM F121-1979) 이상이고, 또한 탄소 농도가 5×1015∼5×1017atoms/㎤(ASTM F123-1981)인 실리콘 웨이퍼를 사용해,
    제1 열처리로서, 적어도 700∼850℃의 온도 영역에서의 승온 레이트를 0.5∼10℃/min으로 하고, 850∼1000℃에서 0.5∼5시간의 가열 처리를 실시하고,
    또한 제2 열처리로서, 1150℃ 이상에서 1∼2시간의 가열 처리에 이어서, 강온하여 1000∼l150℃에서 2∼10시간의 가열 처리를 실시하는 것을 특징으로 하는 고저항 실리콘 웨이퍼의 제조 방법.
  2. 청구항 1에 있어서, 상기 초기 격자간 산소 농도가 13×1017atoms/㎤(ASTM F121-1979) 이상인 실리콘 웨이퍼를 사용하는 경우에, 상기 제2 열처리로서, 1150℃ 이상에서 1∼2시간의 가열 처리만을 실시하는 것을 특징으로 하는 고저항 실리콘 웨이퍼의 제조 방법.
  3. 청구항 1 또는 2에 있어서, 상기 제1 열처리 및 제2 열처리가 비산화성 분위기 중에서, 연속적으로 행해지는 것을 특징으로 하는 고저항 실리콘 웨이퍼의 제조 방법.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서, 얻어진 실리콘 웨이퍼에 디바이스제조 공정에서의 열처리가 행해졌을 때, 웨이퍼 내부에 발생하는 산소 도너량이 1×1013atoms/㎤ 이하인 것을 특징으로 하는 고저항 실리콘 웨이퍼의 제조 방법.
  5. 청구항 1 내지 3 중 어느 한 항에 있어서, 얻어진 실리콘 웨이퍼의 잔존 산소 농도가 6.5×1017atoms/㎤(ASTM F121-1979) 이상이고, 또한 13.5×1017atoms/㎤(ASTM F121-1979) 이하이고, 디바이스 제조 공정에서의 열처리가 행해졌을 때, 웨이퍼 내부에 발생하는 산소 도너량이 1×1013atoms/㎤ 이하인 것을 특징으로 하는 고저항 실리콘 웨이퍼의 제조 방법.
  6. 청구항 1 내지 5 중 어느 한 항에 기재된 제조 방법에 의해 얻어진 고저항 실리콘 웨이퍼의 표면에 에피택셜층을 형성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조 방법.
  7. 청구항 1 내지 5 중 어느 한 항에 기재된 제조 방법에 의해 얻어진 고저항 실리콘 웨이퍼를 지지 기판으로 해서 SIMOX형의 SOI 웨이퍼를 제조하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  8. 청구항 1 내지 5 중 어느 한 항에 기재된 제조 방법에 의해 얻어진 고저항 실리콘 웨이퍼를 지지 기판측 웨이퍼로 해서 접합형 SOI 웨이퍼를 제조하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
KR1020067007474A 2003-10-21 2004-08-02 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법 KR100779341B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003360251 2003-10-21
JPJP-P-2003-00360251 2003-10-21

Publications (2)

Publication Number Publication Date
KR20060063989A true KR20060063989A (ko) 2006-06-12
KR100779341B1 KR100779341B1 (ko) 2007-11-23

Family

ID=34463410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067007474A KR100779341B1 (ko) 2003-10-21 2004-08-02 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US7803228B2 (ko)
EP (1) EP1677344B1 (ko)
JP (1) JP4289354B2 (ko)
KR (1) KR100779341B1 (ko)
CN (1) CN100461349C (ko)
WO (1) WO2005038899A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140148031A (ko) * 2013-06-21 2014-12-31 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
WO2006082469A1 (en) * 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for applying a high temperature treatment to a semimiconductor wafer
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
JP5103745B2 (ja) * 2006-01-31 2012-12-19 株式会社Ｓｕｍｃｏ 高周波ダイオードおよびその製造方法
JP5076326B2 (ja) * 2006-01-31 2012-11-21 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
KR101001124B1 (ko) * 2006-09-07 2010-12-14 가부시키가이샤 사무코 고체 촬상 디바이스용 반도체 기판 및 고체 촬상 디바이스 그리고 그것들의 제조 방법
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
JP5227586B2 (ja) * 2007-12-28 2013-07-03 ジルトロニック アクチエンゲゼルシャフト アニールシリコンウエハの製造方法
JP2009164155A (ja) * 2007-12-28 2009-07-23 Siltronic Ag シリコンウエハの製造方法
JP2009283533A (ja) * 2008-05-20 2009-12-03 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
US20090242939A1 (en) * 2008-03-25 2009-10-01 Sumco Corporation Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device
JP2010114211A (ja) * 2008-11-05 2010-05-20 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウェーハの製造方法
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP5510256B2 (ja) * 2010-10-06 2014-06-04 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5997552B2 (ja) * 2011-09-27 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5772553B2 (ja) 2011-12-06 2015-09-02 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法
JP6131842B2 (ja) * 2013-11-26 2017-05-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
EP3995608A1 (en) * 2016-06-08 2022-05-11 GlobalWafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
JP6971622B2 (ja) * 2017-05-10 2021-11-24 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ
WO2022038826A1 (ja) 2020-08-18 2022-02-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
CN115369486B (zh) * 2022-10-26 2023-04-11 新美光(苏州)半导体科技有限公司 一种解决异常硅棒电阻虚高与导电类型反转的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
DE69738020T2 (de) 1996-06-28 2008-07-31 Sumco Corp. Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens
JPH10150048A (ja) * 1996-11-15 1998-06-02 Sumitomo Sitix Corp 半導体基板
JP2000100631A (ja) 1998-09-22 2000-04-07 Hitachi Media Electoronics Co Ltd トランス
KR100701341B1 (ko) * 1999-03-16 2007-03-29 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
JP3870293B2 (ja) 1999-03-26 2007-01-17 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
EP1229155A4 (en) 2000-04-14 2009-04-29 Shinetsu Handotai Kk SILICON WAFER, EPITAXIAL SILICON WAFER, ANNEALING WAFER, AND METHOD OF PRODUCING SAME
JP4605876B2 (ja) 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
JP2004533125A (ja) * 2001-06-22 2004-10-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
KR100920862B1 (ko) 2001-12-21 2009-10-09 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법
JP4032342B2 (ja) 2002-03-27 2008-01-16 株式会社Ｓｕｍｃｏ 半導体シリコン基板の製造方法
JP2004006615A (ja) 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140148031A (ko) * 2013-06-21 2014-12-31 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법

Also Published As

Publication number Publication date
EP1677344B1 (en) 2013-11-06
US7803228B2 (en) 2010-09-28
CN1871698A (zh) 2006-11-29
KR100779341B1 (ko) 2007-11-23
JPWO2005038899A1 (ja) 2007-02-01
JP4289354B2 (ja) 2009-07-01
EP1677344A1 (en) 2006-07-05
EP1677344A4 (en) 2008-12-17
US20070066033A1 (en) 2007-03-22
WO2005038899A1 (ja) 2005-04-28
CN100461349C (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
KR100779341B1 (ko) 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법
JP4970724B2 (ja) 高抵抗シリコンウエーハの製造方法
KR100701341B1 (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
KR100829767B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
KR100766393B1 (ko) 규소 웨이퍼의 제조방법
KR100758088B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR101410546B1 (ko) 실리콘웨이퍼 및 그의 제조방법
KR20070083411A (ko) Ｉｇｂｔ용의 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용의실리콘 단결정 웨이퍼의 제조방법
KR20000057350A (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JPH10229093A (ja) シリコンエピタキシャルウェーハの製造方法
KR100965510B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
US6709957B2 (en) Method of producing epitaxial wafers
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JP2011054655A (ja) 高周波デバイス向けシリコンウェーハおよびその製造方法
JP2011054656A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP5922858B2 (ja) 高抵抗シリコンウェーハの製造方法
JP5922860B2 (ja) 高抵抗シリコンウェーハの製造方法
JP2004087665A (ja) 高抵抗シリコンウエーハ
JP2002026023A (ja) シリコン単結晶ウエハ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121112

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181113

Year of fee payment: 12