JP2002026023A - シリコン単結晶ウエハ及びその製造方法 - Google Patents
シリコン単結晶ウエハ及びその製造方法Info
- Publication number
- JP2002026023A JP2002026023A JP2000204887A JP2000204887A JP2002026023A JP 2002026023 A JP2002026023 A JP 2002026023A JP 2000204887 A JP2000204887 A JP 2000204887A JP 2000204887 A JP2000204887 A JP 2000204887A JP 2002026023 A JP2002026023 A JP 2002026023A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- wafer
- silicon single
- layer
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】
【課題】 表層に安定した無欠陥層が形成され、その無
欠陥層より深い内層に、微細結晶欠陥群が密集した不純
物ゲッタリング帯域が形成されたデバイス形成に好適な
シリコン単結晶ウエハ及びその製造方法を提供する。 【解決手段】 単結晶引上法から得られたシリコンミラ
ーウエハの表面にＮイオンを注入し、水素雰囲気中で高
温熱処理して作製されたシリコン単結晶ウエハであっ
て、前記シリコン単結晶ウエハの表面から１０μｍ以上
２５μｍ以下の深さの表層が実質的に無欠陥層１である
と共に、該表層の下に位置する内層に欠陥存在密度１０
6 個／ｃｍ3 以上の結晶欠陥密集帯域３が形成されてい
る。
欠陥層より深い内層に、微細結晶欠陥群が密集した不純
物ゲッタリング帯域が形成されたデバイス形成に好適な
シリコン単結晶ウエハ及びその製造方法を提供する。 【解決手段】 単結晶引上法から得られたシリコンミラ
ーウエハの表面にＮイオンを注入し、水素雰囲気中で高
温熱処理して作製されたシリコン単結晶ウエハであっ
て、前記シリコン単結晶ウエハの表面から１０μｍ以上
２５μｍ以下の深さの表層が実質的に無欠陥層１である
と共に、該表層の下に位置する内層に欠陥存在密度１０
6 個／ｃｍ3 以上の結晶欠陥密集帯域３が形成されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体産業分野で利
用されるシリコン単結晶ウエハ及びその製造方法に関
し、より詳細には、単結晶引上げ法（チョクラルスキー
法、ＣＺ法）によるインゴットから製造され、ウエハ内
部に存在する結晶欠陥がデバイス形成に好適な分布状態
に制御されたシリコン単結晶ウエハ及びその製造方法に
関する。
用されるシリコン単結晶ウエハ及びその製造方法に関
し、より詳細には、単結晶引上げ法（チョクラルスキー
法、ＣＺ法）によるインゴットから製造され、ウエハ内
部に存在する結晶欠陥がデバイス形成に好適な分布状態
に制御されたシリコン単結晶ウエハ及びその製造方法に
関する。
【０００２】
【従来の技術】半導体集積回路等のデバイスを作製する
ためのウエハとしては、単結晶引上げ法（チョクラルス
キー法、ＣＺ法）により引上げられたインゴットを加工
して得られるシリコン単結晶ウエハが、最も多く使用さ
れている。そしてこのようなシリコン単結晶ウエハにお
いては、ウエハ表面あるいはその近傍に結晶欠陥が存在
すると、半導体デバイス作製時にパターン不良などの不
都合を引き起こすことが知られている。特に、最近の高
度集積化デバイスにおいてはパターン幅が非常に微細で
あるため、ウエハ表面やその近傍に極微少なサイズの欠
陥が存在してもパターン不良の原因となり、デバイスの
生産性低下や特性低下等を引き起こすことになる。
ためのウエハとしては、単結晶引上げ法（チョクラルス
キー法、ＣＺ法）により引上げられたインゴットを加工
して得られるシリコン単結晶ウエハが、最も多く使用さ
れている。そしてこのようなシリコン単結晶ウエハにお
いては、ウエハ表面あるいはその近傍に結晶欠陥が存在
すると、半導体デバイス作製時にパターン不良などの不
都合を引き起こすことが知られている。特に、最近の高
度集積化デバイスにおいてはパターン幅が非常に微細で
あるため、ウエハ表面やその近傍に極微少なサイズの欠
陥が存在してもパターン不良の原因となり、デバイスの
生産性低下や特性低下等を引き起こすことになる。
【０００３】通常、商業ベースで生産されたＣＺ法シリ
コン単結晶インゴット内には、いわゆるグローン・イン
（Grown-in）欠陥と呼ばれる、例えばSecco 液エッチン
グ等でピット状に観測される結晶欠陥が存在する。これ
らの結晶欠陥が、デバイスが形成されるウエハの表面あ
るいはその近傍（表面から５μｍ程度迄の深さ）に存在
すると、デバイス特性を劣化させる等の不都合を引き起
こすため、このような結晶欠陥を低減するための対策、
方法が種々検討され、実施されている。
コン単結晶インゴット内には、いわゆるグローン・イン
（Grown-in）欠陥と呼ばれる、例えばSecco 液エッチン
グ等でピット状に観測される結晶欠陥が存在する。これ
らの結晶欠陥が、デバイスが形成されるウエハの表面あ
るいはその近傍（表面から５μｍ程度迄の深さ）に存在
すると、デバイス特性を劣化させる等の不都合を引き起
こすため、このような結晶欠陥を低減するための対策、
方法が種々検討され、実施されている。
【０００４】例えば、その一つに、単結晶引上げ時にシ
リコン融液中にＳｉＮ系剤を添加する方法がある。即
ち、この方法は、シリコン融液中のＳｉＮ系剤の作用に
より、結晶引上げ時にシリコン結晶内に生成するグロー
ン・イン（Grown-in）欠陥が内壁酸化膜を伴ったボイド
（Void：空隙）タイプの八面体欠陥となることを阻止
し、代わりに酸素析出物と呼ばれる内部がアモルファス
のＳｉＯ2 で構成された多面体欠陥を作り込むことによ
り、デバイス形成時に特に有害なボイド型欠陥の生成を
抑制する方法である。
リコン融液中にＳｉＮ系剤を添加する方法がある。即
ち、この方法は、シリコン融液中のＳｉＮ系剤の作用に
より、結晶引上げ時にシリコン結晶内に生成するグロー
ン・イン（Grown-in）欠陥が内壁酸化膜を伴ったボイド
（Void：空隙）タイプの八面体欠陥となることを阻止
し、代わりに酸素析出物と呼ばれる内部がアモルファス
のＳｉＯ2 で構成された多面体欠陥を作り込むことによ
り、デバイス形成時に特に有害なボイド型欠陥の生成を
抑制する方法である。
【０００５】また、上記方法の他に、ＣＶＤ法等により
無欠陥層であるエピタキシャルシリコン単結晶層をウエ
ハ表面に形成し、いわゆるエピタキシャルウエハとする
方法、更に、イオン打ち込みによりシリコンウエハ表面
層に酸素イオンを注入し、その後熱処理によりＳｉＯ2
層を形成してＳＩＭＯＸウエハとする方法等が実施され
ている。
無欠陥層であるエピタキシャルシリコン単結晶層をウエ
ハ表面に形成し、いわゆるエピタキシャルウエハとする
方法、更に、イオン打ち込みによりシリコンウエハ表面
層に酸素イオンを注入し、その後熱処理によりＳｉＯ2
層を形成してＳＩＭＯＸウエハとする方法等が実施され
ている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記し
た従来の方法は、いずれも下記に述べるような何らかの
技術的課題を有し、前記グローン・イン（Grown-in）欠
陥問題を解決するに至っていない。すなわち、単結晶引
上げ時にＳｉＮ系剤を添加する方法では、前記ＳｉＮ系
剤の添加により、引上げ速度制御、引上げ後のシリコン
ウエハ中の酸素濃度制御、ドープ剤であるＰ、Ｂといっ
たものの濃度制御（ウエハの抵抗値制御）等が困難にな
り、用途に応じた各種タイプのシリコンウエハの的確な
製作が困難であるという不都合を有する。
た従来の方法は、いずれも下記に述べるような何らかの
技術的課題を有し、前記グローン・イン（Grown-in）欠
陥問題を解決するに至っていない。すなわち、単結晶引
上げ時にＳｉＮ系剤を添加する方法では、前記ＳｉＮ系
剤の添加により、引上げ速度制御、引上げ後のシリコン
ウエハ中の酸素濃度制御、ドープ剤であるＰ、Ｂといっ
たものの濃度制御（ウエハの抵抗値制御）等が困難にな
り、用途に応じた各種タイプのシリコンウエハの的確な
製作が困難であるという不都合を有する。
【０００７】また、エピタキシャルウエハによる方法で
は、基板となるシリコンウエハ表面に欠陥があると、そ
の欠陥がエピタキシャル層にも引続いて拡大転写される
ため、転写された欠陥のサイズは大きくなり、この転写
された欠陥がエピタキシャル層を貫き、その後の熱処理
等によってもほとんど消滅しないという不都合を有す
る。更に、ＳＩＭＯＸウエハでは、表面近傍に絶縁層が
形成されるため、深いトレンチタイプのデバイス形成は
不可能であるという欠点がある。
は、基板となるシリコンウエハ表面に欠陥があると、そ
の欠陥がエピタキシャル層にも引続いて拡大転写される
ため、転写された欠陥のサイズは大きくなり、この転写
された欠陥がエピタキシャル層を貫き、その後の熱処理
等によってもほとんど消滅しないという不都合を有す
る。更に、ＳＩＭＯＸウエハでは、表面近傍に絶縁層が
形成されるため、深いトレンチタイプのデバイス形成は
不可能であるという欠点がある。
【０００８】本発明は上記した技術的課題を解決するた
めになされたものであり、その表層部分が実質的に結晶
欠陥が存在しない無欠陥層（ＤＺ層）からなり、内層に
微細結晶欠陥群が密集した不純物ゲッタリング帯域が存
在するシリコン単結晶ウエハを提供することを目的とす
るものである。また、本発明の他の目的はトレンチ型ト
ランジスタの回路形成に好適なシリコン単結晶ウエハを
提供することを目的とするものである。また、本発明の
別の目的は上記シリコンウエハの製造方法を提供するこ
とにある。
めになされたものであり、その表層部分が実質的に結晶
欠陥が存在しない無欠陥層（ＤＺ層）からなり、内層に
微細結晶欠陥群が密集した不純物ゲッタリング帯域が存
在するシリコン単結晶ウエハを提供することを目的とす
るものである。また、本発明の他の目的はトレンチ型ト
ランジスタの回路形成に好適なシリコン単結晶ウエハを
提供することを目的とするものである。また、本発明の
別の目的は上記シリコンウエハの製造方法を提供するこ
とにある。
【０００９】
【課題を解決するための手段】本発明によれば、単結晶
引上法から得られたシリコンミラーウエハの表面にＮイ
オンを注入し、水素雰囲気中で高温熱処理して作製され
たシリコン単結晶ウエハであって、前記シリコン単結晶
ウエハの表面から１０μｍ以上２５μｍ以下の深さの表
層が実質的に無欠陥層であると共に、前記表層の下に位
置する内層に欠陥存在密度１０6 個／ｃｍ3 以上の結晶
欠陥密集帯域が形成されていることを特徴とするシリコ
ン単結晶ウエハが提供される。また、本発明によれば、
上記半導体シリコン単結晶ウエハの一好適態様として、
前記内層の結晶欠陥密集帯域の厚さが３μｍ以上である
ことを特徴とするシリコン単結晶ウエハが提供される。
更に、本発明によれば、トレンチ型トランジスター製作
用であることを特徴とするシリコン単結晶ウエハが提供
される。
引上法から得られたシリコンミラーウエハの表面にＮイ
オンを注入し、水素雰囲気中で高温熱処理して作製され
たシリコン単結晶ウエハであって、前記シリコン単結晶
ウエハの表面から１０μｍ以上２５μｍ以下の深さの表
層が実質的に無欠陥層であると共に、前記表層の下に位
置する内層に欠陥存在密度１０6 個／ｃｍ3 以上の結晶
欠陥密集帯域が形成されていることを特徴とするシリコ
ン単結晶ウエハが提供される。また、本発明によれば、
上記半導体シリコン単結晶ウエハの一好適態様として、
前記内層の結晶欠陥密集帯域の厚さが３μｍ以上である
ことを特徴とするシリコン単結晶ウエハが提供される。
更に、本発明によれば、トレンチ型トランジスター製作
用であることを特徴とするシリコン単結晶ウエハが提供
される。
【００１０】また、本発明によれば、単結晶引上法によ
るインゴットから切出し加工され、鏡面研磨されたミラ
ーウエハの表面に、イオンビーム打込装置でＮイオンを
打込んだ後、前記ウエハを水素雰囲気中で高温熱処理す
ることを特徴とするシリコン単結晶ウエハの製造方法が
提供される。また、更に本発明によれば、上記製造方法
の一好適態様として、前記Ｎイオンの打ち込み条件が、
注入加速エネルギー１０〜５０ｋｅｖ、注入量２〜８×
１０ 17atoms/cm2 であることを特徴とするシリコン単結
晶ウエハの製造方法、及び、前記水素雰囲気中での熱処
理温度が１１００℃以上であることを特徴とするシリコ
ン単結晶ウエハの製造方法がそれぞれ提供される。
るインゴットから切出し加工され、鏡面研磨されたミラ
ーウエハの表面に、イオンビーム打込装置でＮイオンを
打込んだ後、前記ウエハを水素雰囲気中で高温熱処理す
ることを特徴とするシリコン単結晶ウエハの製造方法が
提供される。また、更に本発明によれば、上記製造方法
の一好適態様として、前記Ｎイオンの打ち込み条件が、
注入加速エネルギー１０〜５０ｋｅｖ、注入量２〜８×
１０ 17atoms/cm2 であることを特徴とするシリコン単結
晶ウエハの製造方法、及び、前記水素雰囲気中での熱処
理温度が１１００℃以上であることを特徴とするシリコ
ン単結晶ウエハの製造方法がそれぞれ提供される。
【００１１】本発明のシリコン単結晶ウエハは、表面か
ら所定深さまで、即ち、表面から１０乃至２５μｍ迄の
表層部分が実質的な無欠陥層（ＤＺ層）で、この表層よ
り下の層部分、即ち、表面から１０乃至２５μｍ以上深
い内層には微細結晶欠陥群が高密度（欠陥存在密度１０
6 個／ｃｍ3 以上）で存在する帯域が形成されている点
に特徴がある。
ら所定深さまで、即ち、表面から１０乃至２５μｍ迄の
表層部分が実質的な無欠陥層（ＤＺ層）で、この表層よ
り下の層部分、即ち、表面から１０乃至２５μｍ以上深
い内層には微細結晶欠陥群が高密度（欠陥存在密度１０
6 個／ｃｍ3 以上）で存在する帯域が形成されている点
に特徴がある。
【００１２】また、本発明のシリコン単結晶ウエハは、
ＳＩＭＯＸウエハとは異なりウエハの表層近傍に絶縁層
が形成されないため、トレンチの深いトレンチ型トラン
ジスタデバイスの形成が可能である。したがって、ＭＯ
Ｓ型をはじめとするスタック型のトランジスタ回路だけ
でなく、トレンチ型のトランジスタの製造にも好適に使
用できる。また、このようなシリコン単結晶ウエハを製
造する方法として、本発明では、ＣＺ法により製造され
たシリコンミラーウエハ（鏡面研磨ウエハ）にイオンビ
ーム打込み装置でＮ（窒素）イオンをその表面から打込
み、その後水素雰囲気中で高温熱処理を施す方法を用い
る。
ＳＩＭＯＸウエハとは異なりウエハの表層近傍に絶縁層
が形成されないため、トレンチの深いトレンチ型トラン
ジスタデバイスの形成が可能である。したがって、ＭＯ
Ｓ型をはじめとするスタック型のトランジスタ回路だけ
でなく、トレンチ型のトランジスタの製造にも好適に使
用できる。また、このようなシリコン単結晶ウエハを製
造する方法として、本発明では、ＣＺ法により製造され
たシリコンミラーウエハ（鏡面研磨ウエハ）にイオンビ
ーム打込み装置でＮ（窒素）イオンをその表面から打込
み、その後水素雰囲気中で高温熱処理を施す方法を用い
る。
【００１３】本発明においては、シリコンミラーウエハ
の鏡面から打ち込み装置を用いてＮイオンを打ち込むこ
とにより、表面から所望深さの表層部分にバラツキなく
的確に、かつ、ウエハ全面に均等に、Ｎイオンを注入す
ることができる。これにより、デバイス形成に支障のな
い充分な厚さの無欠陥表層（ＤＺ層）をウエハ全面に、
かつほぼ均一厚さに形成することができる。
の鏡面から打ち込み装置を用いてＮイオンを打ち込むこ
とにより、表面から所望深さの表層部分にバラツキなく
的確に、かつ、ウエハ全面に均等に、Ｎイオンを注入す
ることができる。これにより、デバイス形成に支障のな
い充分な厚さの無欠陥表層（ＤＺ層）をウエハ全面に、
かつほぼ均一厚さに形成することができる。
【００１４】次に、このＮ（窒素）イオン注入ウエハを
水素雰囲気中で高温熱処理することにより、イオン打込
みによる表層のダメージを回復させ、表層の結晶欠陥を
消滅させ、更に深い内部の結晶欠陥密度を１０6 個／ｃ
ｍ3 以上に凝集させることができる。その結果、不純物
ゲッタリング帯域を形成することができ、デバイス工程
において充分な不純物のゲッタリング効果が発揮され
る。
水素雰囲気中で高温熱処理することにより、イオン打込
みによる表層のダメージを回復させ、表層の結晶欠陥を
消滅させ、更に深い内部の結晶欠陥密度を１０6 個／ｃ
ｍ3 以上に凝集させることができる。その結果、不純物
ゲッタリング帯域を形成することができ、デバイス工程
において充分な不純物のゲッタリング効果が発揮され
る。
【００１５】前記ＤＺ表層の深さは、イオン打込み条件
及び熱処理温度・時間等の処理条件を適宜調節して所望
の深さにする。このＤＺ表層の深さ（厚さ）は、通常、
表面から１０乃至２５μｍの範囲であることが好まし
く、この場合のＮイオンの打ち込み条件は、注入加速エ
ネルギー１０〜５０Ｋｅｖ、注入量２〜８×１０17atom
s/cm2 程度である。また、水素雰囲気中での熱処理温度
は好ましくは１１００℃以上で行う。
及び熱処理温度・時間等の処理条件を適宜調節して所望
の深さにする。このＤＺ表層の深さ（厚さ）は、通常、
表面から１０乃至２５μｍの範囲であることが好まし
く、この場合のＮイオンの打ち込み条件は、注入加速エ
ネルギー１０〜５０Ｋｅｖ、注入量２〜８×１０17atom
s/cm2 程度である。また、水素雰囲気中での熱処理温度
は好ましくは１１００℃以上で行う。
【００１６】
【発明の実施の形態】本発明を、図１、図２に基づいて
具体的に説明する。なお、図１は本発明にかかるシリコ
ン単結晶ウエハの断面構造を模式的に示した図であり、
図２は本発明のシリコン単結晶ウエハの製造工程を説明
するための概略図である。本発明のシリコン単結晶ウエ
ハは、その断面構造を図１に模式的に示したように、表
面から所定深さ迄、即ち１０乃至２５μｍ迄が実質的な
ＤＺ層１であり、このＤＺ層１より下、即ち表面から１
０乃至２５μｍ以上深い内層２に微細結晶欠陥群３が高
密度（欠陥存在密度１０6 個／ｃｍ3 以上）に分布する
帯域が形成されている。
具体的に説明する。なお、図１は本発明にかかるシリコ
ン単結晶ウエハの断面構造を模式的に示した図であり、
図２は本発明のシリコン単結晶ウエハの製造工程を説明
するための概略図である。本発明のシリコン単結晶ウエ
ハは、その断面構造を図１に模式的に示したように、表
面から所定深さ迄、即ち１０乃至２５μｍ迄が実質的な
ＤＺ層１であり、このＤＺ層１より下、即ち表面から１
０乃至２５μｍ以上深い内層２に微細結晶欠陥群３が高
密度（欠陥存在密度１０6 個／ｃｍ3 以上）に分布する
帯域が形成されている。
【００１７】本発明のシリコン単結晶ウエハにおいて、
前記ＤＺ層１の深さは、表面から１０乃至２５μｍ迄、
特に好ましくは１５μｍ迄、であることが好ましい。形
成されるＤＺ層１の深さが、表面から１０μｍ未満の場
合には、内層２の境界面近傍の欠陥はデバイス形成に影
響を与えデバイス特性を劣化させるため好ましくない。
また、２５μｍ以上の深さのＤＺ層１の形成は、Ｎイオ
ンの打ち込みの加速条件が厳しくなること、ウエハ表面
の打ち込みダメージが大きくなること等のため好ましく
ない。
前記ＤＺ層１の深さは、表面から１０乃至２５μｍ迄、
特に好ましくは１５μｍ迄、であることが好ましい。形
成されるＤＺ層１の深さが、表面から１０μｍ未満の場
合には、内層２の境界面近傍の欠陥はデバイス形成に影
響を与えデバイス特性を劣化させるため好ましくない。
また、２５μｍ以上の深さのＤＺ層１の形成は、Ｎイオ
ンの打ち込みの加速条件が厳しくなること、ウエハ表面
の打ち込みダメージが大きくなること等のため好ましく
ない。
【００１８】前記したようにＤＺ層１より下には、微細
結晶欠陥３の高密度帯域（結晶欠陥密度１０6 個／ｃｍ
3 以上の帯域）が内層２に形成されるが、このＤＺ層１
より下の内層２に形成される微細結晶欠陥群３が高密度
に分布する帯域は、前記デバイス形成工程での熱処理等
によって、不純物をゲッタリング（捕捉）する効果を奏
する。この帯域の厚さは３μｍ以上であることが、充分
な不純物ゲッタリング効果を奏する観点から好ましい。
なお、ゲッタリング効果を奏する前記微細結晶欠陥３の
高密度帯域は厚さ、面積共に内層２全体に拡がっていて
も良い。
結晶欠陥３の高密度帯域（結晶欠陥密度１０6 個／ｃｍ
3 以上の帯域）が内層２に形成されるが、このＤＺ層１
より下の内層２に形成される微細結晶欠陥群３が高密度
に分布する帯域は、前記デバイス形成工程での熱処理等
によって、不純物をゲッタリング（捕捉）する効果を奏
する。この帯域の厚さは３μｍ以上であることが、充分
な不純物ゲッタリング効果を奏する観点から好ましい。
なお、ゲッタリング効果を奏する前記微細結晶欠陥３の
高密度帯域は厚さ、面積共に内層２全体に拡がっていて
も良い。
【００１９】本発明のシリコン単結晶ウエハは、前記Ｄ
Ｚ層表面上にデバイスパターンを形成することにより、
結晶欠陥等に起因するパターン不良のない微細デバイス
を形成することができる。特に、本発明のシリコン単結
晶ウエハでは、熱処理により表層の結晶欠陥を消滅させ
てあるため、表層（ＤＺ層）が通常のものよりも安定し
ている。
Ｚ層表面上にデバイスパターンを形成することにより、
結晶欠陥等に起因するパターン不良のない微細デバイス
を形成することができる。特に、本発明のシリコン単結
晶ウエハでは、熱処理により表層の結晶欠陥を消滅させ
てあるため、表層（ＤＺ層）が通常のものよりも安定し
ている。
【００２０】更に、本発明のシリコン単結晶ウエハは、
デバイス形成工程の最初の熱処理温度が１０００℃以下
の低温度の場合にも充分な不純物ゲッタリング効果を奏
するという特徴を有する。これは、イオン注入により欠
陥核がすでに形成されているため、１０００℃以下の熱
処理でも小さい欠陥が成長することによる。
デバイス形成工程の最初の熱処理温度が１０００℃以下
の低温度の場合にも充分な不純物ゲッタリング効果を奏
するという特徴を有する。これは、イオン注入により欠
陥核がすでに形成されているため、１０００℃以下の熱
処理でも小さい欠陥が成長することによる。
【００２１】しかも、本発明のシリコン単結晶ウエハ
は、ＳＩＭＯＸウエハとは異なりウエハの表層近傍に絶
縁層が形成されないため、トレンチ型のトランジスタデ
バイスの形成が可能で、ＭＯＳ型をはじめとするスタッ
ク型のトランジスタ回路だけでなく、トレンチ型のトラ
ンジスタ回路の製造用にも好適に使用できる利点を有す
る。
は、ＳＩＭＯＸウエハとは異なりウエハの表層近傍に絶
縁層が形成されないため、トレンチ型のトランジスタデ
バイスの形成が可能で、ＭＯＳ型をはじめとするスタッ
ク型のトランジスタ回路だけでなく、トレンチ型のトラ
ンジスタ回路の製造用にも好適に使用できる利点を有す
る。
【００２２】次に、本発明にかかるシリコン単結晶ウエ
ハの製造方法について説明する。本発明の方法で用いる
シリコンウエハは、単結晶引上げ法（チョクラルスキー
法、ＣＺ法）で引き上げられたシリコン単結晶インゴッ
トを通常の処理手順で処理し、鏡面研磨仕上げしたシリ
コンミラーウエハを用いる。このシリコンミラーウエハ
の断面状態を模式的に図２（ａ）に示す。なお、本発明
における単結晶引上げ法（チョクラルスキー法、ＣＺ
法）には、融液に磁場を印加するいわゆる磁場印加引上
げ法（ＭＣＺ法）等通常のＣＺ法の改良法も当然に包含
される。
ハの製造方法について説明する。本発明の方法で用いる
シリコンウエハは、単結晶引上げ法（チョクラルスキー
法、ＣＺ法）で引き上げられたシリコン単結晶インゴッ
トを通常の処理手順で処理し、鏡面研磨仕上げしたシリ
コンミラーウエハを用いる。このシリコンミラーウエハ
の断面状態を模式的に図２（ａ）に示す。なお、本発明
における単結晶引上げ法（チョクラルスキー法、ＣＺ
法）には、融液に磁場を印加するいわゆる磁場印加引上
げ法（ＭＣＺ法）等通常のＣＺ法の改良法も当然に包含
される。
【００２３】次に、このシリコンミラーウエハの表面か
らＮイオンを打込む（図２（ｂ）参照）。このイオン注
入に用いるイオンビーム打込み装置は、通常１０-5乃至
１０-6Torrの高真空中で電子衝撃や高周波放電等の方法
によって、注入すべき原子をイオン化し、電圧を加えて
加速し、質量分析で必要なイオンのみを選択してビ−ム
として基板結晶面に打込むものである。このイオンビー
ム打込み装置は、従来から知られているものを用いるこ
とができ、また従来からあった加速器を小型に改良した
ものが市販されている。このようなイオンビーム打込み
装置を用いたイオン注入では、イオン注入量（ion ／ｃ
ｍ2 ）と注入エネルギー（Ｋｅｖ）を適正に設定するこ
とにより、打込みイオンの濃度、打ち込み深さ、その分
布状態を精度良く調節できる利点がある。
らＮイオンを打込む（図２（ｂ）参照）。このイオン注
入に用いるイオンビーム打込み装置は、通常１０-5乃至
１０-6Torrの高真空中で電子衝撃や高周波放電等の方法
によって、注入すべき原子をイオン化し、電圧を加えて
加速し、質量分析で必要なイオンのみを選択してビ−ム
として基板結晶面に打込むものである。このイオンビー
ム打込み装置は、従来から知られているものを用いるこ
とができ、また従来からあった加速器を小型に改良した
ものが市販されている。このようなイオンビーム打込み
装置を用いたイオン注入では、イオン注入量（ion ／ｃ
ｍ2 ）と注入エネルギー（Ｋｅｖ）を適正に設定するこ
とにより、打込みイオンの濃度、打ち込み深さ、その分
布状態を精度良く調節できる利点がある。
【００２４】Ｎイオンの打込み条件は、形成されるＤＺ
表層厚さ等によって適宜設定されるが、表面から１０μ
ｍ乃至２５μｍの深さのＤＺ層形成の場合、注入加速エ
ネルギー１０〜５０ｋｅｖ、注入量２〜８×１０17atom
s/cm2 程度が好ましい。本発明では、前記Ｎイオンを打
込んだウエハを水素雰囲気中で１１００℃以上、好まし
くは１１５０℃乃至１２５０℃の高温度条件下に熱処理
する。この水素雰囲気中での高温熱処理により、イオン
打込み層（図１（ｃ）参照）のダメージを回復し、表層
の結晶欠陥を消滅させ、更に、より深い内層に結晶欠陥
密度の高い帯域、即ち、結晶欠陥密度が１０6 個／ｃｍ
3 以上の高凝集帯域を形成させる。
表層厚さ等によって適宜設定されるが、表面から１０μ
ｍ乃至２５μｍの深さのＤＺ層形成の場合、注入加速エ
ネルギー１０〜５０ｋｅｖ、注入量２〜８×１０17atom
s/cm2 程度が好ましい。本発明では、前記Ｎイオンを打
込んだウエハを水素雰囲気中で１１００℃以上、好まし
くは１１５０℃乃至１２５０℃の高温度条件下に熱処理
する。この水素雰囲気中での高温熱処理により、イオン
打込み層（図１（ｃ）参照）のダメージを回復し、表層
の結晶欠陥を消滅させ、更に、より深い内層に結晶欠陥
密度の高い帯域、即ち、結晶欠陥密度が１０6 個／ｃｍ
3 以上の高凝集帯域を形成させる。
【００２５】この結晶欠陥高凝集帯域の厚さは少なくと
も３μｍ以上あることが前記ゲッタリング効果を有効に
発揮させる観点から好ましく、前記ＤＺ層以外のウエハ
残部、即ち内層全体が前記帯域として形成されていても
良い。このようにして形成された本発明のウエハ中の結
晶欠陥凝集帯域は、後のデバイス工程での最初の熱処理
温度が１０００℃以下の低温の場合でも、充分な不純物
ゲッタリング効果を示す。
も３μｍ以上あることが前記ゲッタリング効果を有効に
発揮させる観点から好ましく、前記ＤＺ層以外のウエハ
残部、即ち内層全体が前記帯域として形成されていても
良い。このようにして形成された本発明のウエハ中の結
晶欠陥凝集帯域は、後のデバイス工程での最初の熱処理
温度が１０００℃以下の低温の場合でも、充分な不純物
ゲッタリング効果を示す。
【００２６】
【実施例】以下、本発明を実施例により具体的に説明す
るが、本発明はこれに限定されるものではない。
るが、本発明はこれに限定されるものではない。
【００２７】「実施例１」通常の引き上げ速度（約１．
２mm/min）で引上げられた直径８インチのｐ型単結晶シ
リコンインゴットを用意し、このインゴットからワイヤ
ソーを用いてウエハを切り出し、面取り、ラビング、エ
ッチング、鏡面研磨加工を施して直径８インチのシリコ
ンミラーウエハに仕上げた。得られたミラーウエハのう
ち複数枚を無作為に抽出し、これらのウエハの表層（表
面から１０μｍ迄）の結晶欠陥（サイズ１０ｎｍ以上）
の存在密度を測定したところ平均２×１０4 個／ｃｍ3
であり、また、実質的に Grown・in欠陥の密度を表すと
考えられる１０μｍより深い内層の結晶欠陥密度（バル
ク欠陥密度）は平均５×１０4 個／ｃｍ3 であった。
２mm/min）で引上げられた直径８インチのｐ型単結晶シ
リコンインゴットを用意し、このインゴットからワイヤ
ソーを用いてウエハを切り出し、面取り、ラビング、エ
ッチング、鏡面研磨加工を施して直径８インチのシリコ
ンミラーウエハに仕上げた。得られたミラーウエハのう
ち複数枚を無作為に抽出し、これらのウエハの表層（表
面から１０μｍ迄）の結晶欠陥（サイズ１０ｎｍ以上）
の存在密度を測定したところ平均２×１０4 個／ｃｍ3
であり、また、実質的に Grown・in欠陥の密度を表すと
考えられる１０μｍより深い内層の結晶欠陥密度（バル
ク欠陥密度）は平均５×１０4 個／ｃｍ3 であった。
【００２８】次いで、イオン注入機を用いて前記ミラー
ウエハの表面から、Ｎイオンを、下記打込み条件；注入
加速エネルギー３０ｋｅｖ、注入量５×１０17atoms/cm
2 、で打込んだ。そして、Ｎイオンを打込んだシリコン
ウエハを熱処理炉を用いて水素雰囲気中で１１００℃で
３０分間熱処理した。得られた熱処理後のシリコンウエ
ハのＮイオン打込み側表層（表面から１０μｍ迄）の結
晶欠陥の存在密度を測定したところ２×１０3 個／ｃｍ
3 以下で実質的に無欠陥層（ＤＺ層）であった。また、
前記表面から２５μｍ以上深い内層の結晶欠陥密度は平
均８×１０6 個／ｃｍ3 であった。
ウエハの表面から、Ｎイオンを、下記打込み条件；注入
加速エネルギー３０ｋｅｖ、注入量５×１０17atoms/cm
2 、で打込んだ。そして、Ｎイオンを打込んだシリコン
ウエハを熱処理炉を用いて水素雰囲気中で１１００℃で
３０分間熱処理した。得られた熱処理後のシリコンウエ
ハのＮイオン打込み側表層（表面から１０μｍ迄）の結
晶欠陥の存在密度を測定したところ２×１０3 個／ｃｍ
3 以下で実質的に無欠陥層（ＤＺ層）であった。また、
前記表面から２５μｍ以上深い内層の結晶欠陥密度は平
均８×１０6 個／ｃｍ3 であった。
【００２９】
【発明の効果】本発明のシリコン単結晶ウエハは、表層
は実質的に無欠陥層（ＤＺ層）に形成され、その下の内
層には結晶欠陥密集帯域が存在するように構成されてい
るため、この無欠陥層上に細密な半導体デバイスを良好
な状態で確実に形成できる。しかも、この無欠陥層は特
定条件での熱処理により表層の結晶欠陥を消滅させたも
のであるため、従来法により形成された無欠陥層に比較
して格段に安定した層となる。また、無欠陥層から充分
に深い内層に結晶欠陥密度の高いゲッタリング帯域を形
成しているためデバイス形成工程において充分な不純物
ゲッタリング効果を示す。
は実質的に無欠陥層（ＤＺ層）に形成され、その下の内
層には結晶欠陥密集帯域が存在するように構成されてい
るため、この無欠陥層上に細密な半導体デバイスを良好
な状態で確実に形成できる。しかも、この無欠陥層は特
定条件での熱処理により表層の結晶欠陥を消滅させたも
のであるため、従来法により形成された無欠陥層に比較
して格段に安定した層となる。また、無欠陥層から充分
に深い内層に結晶欠陥密度の高いゲッタリング帯域を形
成しているためデバイス形成工程において充分な不純物
ゲッタリング効果を示す。
【００３０】また、本発明のウエハ中の前記ゲッタリン
グ帯域はデバイス工程の最初の熱処理温度が１０００℃
以下の低温の場合でも、充分なゲッタリング効果を示す
という利点を有する。更に、本発明のシリコン単結晶ウ
エハは、ＳＩＭＯＸウエハと異なり、表層に絶縁層が存
在しないため、ＭＯＳ型をはじめとするスタックタイプ
のトランジスタ回路だけでなく、トレンチ型のトランジ
スタ回路の形成も容易に行える等各タイプに応じたそれ
ぞれのシリコン単結晶ウエハを容易に製造できる利点を
有する。
グ帯域はデバイス工程の最初の熱処理温度が１０００℃
以下の低温の場合でも、充分なゲッタリング効果を示す
という利点を有する。更に、本発明のシリコン単結晶ウ
エハは、ＳＩＭＯＸウエハと異なり、表層に絶縁層が存
在しないため、ＭＯＳ型をはじめとするスタックタイプ
のトランジスタ回路だけでなく、トレンチ型のトランジ
スタ回路の形成も容易に行える等各タイプに応じたそれ
ぞれのシリコン単結晶ウエハを容易に製造できる利点を
有する。
【図１】図１は、本発明にかかるシリコン単結晶ウエハ
の断面構造を模式的に示した概略図である。
の断面構造を模式的に示した概略図である。
【図２】図２は、本発明にかかるシリコン単結晶ウエハ
の方法における製造工程でのウエハの状態を模式的に示
した概略図である。
の方法における製造工程でのウエハの状態を模式的に示
した概略図である。
１ ＤＺ層 ２ 内層 ３ 結晶欠陥群 ４ Grown ・in欠陥
Claims (6)
- 【請求項１】 単結晶引上法から得られたシリコンミラ
ーウエハの表面にＮイオンを注入し、水素雰囲気中で高
温熱処理して作製されたシリコン単結晶ウエハであっ
て、 前記シリコン単結晶ウエハの表面から１０μｍ以上２５
μｍ以下の深さの表層が実質的に無欠陥層であると共
に、前記表層の下に位置する内層に欠陥存在密度１０6
個／ｃｍ3 以上の結晶欠陥密集帯域が形成されているこ
とを特徴とするシリコン単結晶ウエハ。 - 【請求項２】 前記内層の結晶欠陥密集帯域の厚さが３
μｍ以上であることを特徴とする請求項１記載のシリコ
ン単結晶ウエハ。 - 【請求項３】 トレンチ型トランジスター製作用である
ことを特徴とする請求項１または請求項２記載のシリコ
ン単結晶ウエハ。 - 【請求項４】 単結晶引上法によるインゴットから切出
し加工され、鏡面研磨されたシリコンミラーウエハの表
面に、イオンビーム打込装置でＮイオンを打込んだ後、
前記ウエハを水素雰囲気中で高温熱処理することを特徴
とするシリコン単結晶ウエハの製造方法。 - 【請求項５】 前記Ｎイオンの打ち込み条件が、注入加
速エネルギー１０〜５０ｋｅｖ、注入量２〜８×１０17
atoms/cm2 であることを特徴とする請求項４記載のシリ
コン単結晶ウエハの製造方法。 - 【請求項６】 前記水素雰囲気中での熱処理温度が１１
００℃以上であることを特徴とする請求項４または請求
項５記載のシリコン単結晶ウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000204887A JP2002026023A (ja) | 2000-07-06 | 2000-07-06 | シリコン単結晶ウエハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000204887A JP2002026023A (ja) | 2000-07-06 | 2000-07-06 | シリコン単結晶ウエハ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026023A true JP2002026023A (ja) | 2002-01-25 |
Family
ID=18702072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000204887A Withdrawn JP2002026023A (ja) | 2000-07-06 | 2000-07-06 | シリコン単結晶ウエハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002026023A (ja) |
-
2000
- 2000-07-06 JP JP2000204887A patent/JP2002026023A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI480433B (zh) | 矽晶圓 | |
| KR100875909B1 (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼 | |
| US7803228B2 (en) | Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers | |
| JPWO2004008521A1 (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
| KR100423752B1 (ko) | 실리콘 반도체 웨이퍼 및 그 제조 방법 | |
| US20080044669A1 (en) | Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method | |
| JP2002289552A (ja) | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 | |
| KR100741540B1 (ko) | 에피텍셜 성장용 실리콘 웨이퍼와 에피텍셜 웨이퍼, 및 그제조방법 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JPH07247197A (ja) | 半導体装置とその製造方法 | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| JPH0582525A (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| US20100052093A1 (en) | Semiconductor substrate and method of manufacturing the same | |
| US20010001500A1 (en) | Semiconductor device and method for producing same | |
| KR20160013037A (ko) | 접합 웨이퍼의 제조방법 | |
| JPH10223551A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2002026023A (ja) | シリコン単結晶ウエハ及びその製造方法 | |
| JP2006032752A (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| JP2000031079A (ja) | Ｓｏｉ基板の製造方法 | |
| KR20030076627A (ko) | Ｓｏｉ 재료의 제조 방법 | |
| JP3995286B2 (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| JP2003289051A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP4655557B2 (ja) | Ｓｏｉ基板の製造方法及びｓｏｉ基板 | |
| JP3912956B2 (ja) | シリコン基板の製造方法 | |
| JPS62132344A (ja) | 集積回路用シリコン基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
| A711 | Notification of change in applicant |
Effective date: 20070711 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091118 |