JPWO2004008521A1 - 高抵抗シリコンウエーハ及びその製造方法 - Google Patents
高抵抗シリコンウエーハ及びその製造方法 Download PDFInfo
- Publication number
- JPWO2004008521A1 JPWO2004008521A1 JP2004521140A JP2004521140A JPWO2004008521A1 JP WO2004008521 A1 JPWO2004008521 A1 JP WO2004008521A1 JP 2004521140 A JP2004521140 A JP 2004521140A JP 2004521140 A JP2004521140 A JP 2004521140A JP WO2004008521 A1 JPWO2004008521 A1 JP WO2004008521A1
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxygen
- heat treatment
- atoms
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 77
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 77
- 239000010703 silicon Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000001301 oxygen Substances 0.000 claims abstract description 272
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 272
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 269
- 238000010438 heat treatment Methods 0.000 claims abstract description 181
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 76
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 76
- 238000011282 treatment Methods 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 37
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 239000002344 surface layer Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 54
- 239000002244 precipitate Substances 0.000 claims description 42
- 238000001556 precipitation Methods 0.000 claims description 20
- 230000007547 defect Effects 0.000 claims description 14
- 238000010899 nucleation Methods 0.000 claims description 10
- 230000006911 nucleation Effects 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000011800 void material Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 18
- 238000005247 gettering Methods 0.000 abstract description 13
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 206
- 125000004429 atom Chemical group 0.000 description 66
- 239000000758 substrate Substances 0.000 description 41
- 239000013078 crystal Substances 0.000 description 30
- 239000012298 atmosphere Substances 0.000 description 26
- 239000007789 gas Substances 0.000 description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 24
- 239000000047 product Substances 0.000 description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 18
- 239000000523 sample Substances 0.000 description 18
- 239000012299 nitrogen atmosphere Substances 0.000 description 14
- 229910052786 argon Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 230000001629 suppression Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229940095676 wafer product Drugs 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/21—Circular sheet or circular blank
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
一方、シリコンCMOSは、消費電力が大きく、RF回路には不適と考えられていたが、近時の著しい微細化や設計の進展によってRF回路にも適用可能となってきた。このため、チョクラルスキー法(CZ法)による高抵抗結晶を使った鏡面シリコンウエーハやSOI(Silicon On Insulater)ウエーハなどの、RF特性に優れ且つ経済性に優れた高抵抗のシリコンウエーハが、GaAsなどの化合物半導体基板に代わって注目を集めている。
また近年、アナログ・デジタル混載デバイスにおける基板ノイズ耐性の向上が求められており、この観点からも高抵抗のシリコンウエーハの提供が求められている。
しかしながら、CZ法によるシリコン単結晶の製造では、石英ルツボを使用して結晶育成を行っているため、その結晶中に酸素が過飽和な状態で含有されることになり、この酸素がデバイスの回路形成プロセスの熱処理過程においてサーマルドナー(TD)やニュードナー(ND)といった酸素ドナーを形成するため、デバイスメーカーの側でウエーハの抵抗率が不安定に変動するという大きな問題がある。
図1は酸素ドナーがウエーハの抵抗率に与える影響を示している。ドーパントを添加された通常の低抵抗ウエーハの場合、酸素ドナーがウエーハの抵抗率に与える影響は軽微であり、実操業上は問題にならない。ところが、ドーパントが制限された高抵抗ウエーハの場合は、n型だと酸素ドナーの増加に伴って抵抗率が激減する。p型だと酸素ドナーの増加に伴って当初は抵抗率が激増するが、更に酸素ドナーが増加を続けるとp型がn型に転換して抵抗率が激減するようになる。
このような酸素ドナーの増加に伴う抵抗率の顕著な変動の問題を解決するために通常は、MCZ法や内面SiCコートにより酸素の溶け込みを抑えた特別なルツボを用いて製造された低酸素のシリコンウエーハを使用して、酸素ドナーの形成を抑制する対策が採られるが、MCZ法や特別なルツボの使用を必要とする低酸素のシリコンウエーハは、通常のCZ法により製造される比較的酸素濃度が高い汎用のシリコンウエーハと比べてコスト高になるのを避け得ない。加えて、その低酸素化にも技術的な限界があり、一般には6×1017atoms/cm3以下は困難であり、300mmウエーハでは8×1017atoms/cm3程度が限界とされている。しかも、低酸素濃度のシリコンウエーハでは、酸素濃度の低減による機械的強度の低下に伴うスリップなどの問題がある。
これらの問題を解決することを目的として、例えば国際公開第00/55397号パンフレットには、CZ法により抵抗率が100Ωcm以上で初期格子間酸素濃度が10〜25ppma〔JEIDA〕(7.9〜19.8×1017atoms/cm3〔Old−ASTM〕であるシリコン単結晶ロッドを育成し、該ロッドから切り出したシリコンウエーハに酸素析出熱処理を行って、ウエーハ中の残留格子間酸素濃度を8ppma〔JEIDA〕(6.4×1017atoms/cm3〔Old−ASTM〕以下に制限する技術が記載されている。
この技術によると、初期酸素濃度が高い汎用のシリコンウエーハを使用することにより、初期ウエーハの製造コストが安価となる。初期酸素濃度が高い汎用のシリコンウエーハを使用するにもかかわらず、そのシリコンウエーハに酸素析出熱処理を行うことにより、残存酸素濃度は低くなる。このため、デバイスメーカーの側で実施される回路形成用熱処理での酸素ドナーの発生が効果的に抑制される。ウエーハ中の酸素濃度を低下させる過程で、多量の酸素析出物(BMD)が生成される。このため、ウエーハのゲッタリング能も向上する。
しかしながら、国際公開第00/55397号パンフレットに記載された技術では、高酸素濃度の高抵抗初期基板を使用して多量の酸素析出物(BMD)を生成すること、及びその多量の酸素析出物(BMD)の生成により製品シリコンウエーハの残留酸素濃度を十分に引き下げることが必須となるが、これらに起因して以下の問題が生じる。
第1に、製品シリコンウェーハの残留酸素濃度を下げることは、そのウェーハの機械的強度を低下させる原因となる。これは、熱処理中にウェーハ支持部などから発生したスリップ転位が酸素により固着され、その結果、スリップ長が酸素濃度の上昇とともに低下する〔M.Akatsuka et al.,Jpn.J.Appl.Phys.,36(1997)L1422〕ことからも明らかである。一方、強度に影響する因子として酸素析出物(BMD)がある。BMDの強度に与える影響は複雑である。たとえばウェーハに付加される熱・自重応力がそれほど大きくない場合は、スリップ転位の運動を抑制し強度を向上させるが(国際公開00/55397)、熱・自重応力が大きい場合には、BMD自体がスリップ転位源となり、強度が低下してウェーハが反る危険性が高い(K.Sueoka.et al.,Jpn.J.Appl.Phys.,36(1997)7095)。実デバイスプロセスでウェーハに付加される熱・自重応力は、デバイス構造や熱シーケンスなどに依存し、大きくなる場合もあると予想される。それ故、ウェーハの機械的強度維持の観点からは、ゲッタリングに必要なBMDが確保されていれば、国際公開00/55397に記載のような過剰なBMD生成による残留酸素の大幅な低下は好ましくない。
第2の問題は熱処理コストである。即ち、多量の酸素析出物を生成するためには、高温で長時間の酸素析出核形成熱処理及び酸素析出物成長熱処理が必要である。このため熱処理コストが嵩み、初期ウエーハの製造コストは安価であるものの、最終製品ウエーハの価格は高くなる。
本発明の目的は、ゲッタリング能及び経済性に優れ、しかもデバイスメーカーの側で実施される回路形成用熱処理での酸素ドナーの発生を効果的に抑制でき、更には機械的強度の高い高抵抗シリコンウエーハ及びその製造方法を提供することにある。
炭素ドープが酸素サーマルドナーの抑制に有効なことは、抵抗率が100Ω未満の通常抵抗のウエーハでは公知である(例えば、A.B.Bean and R.C.Newman J.Phycs.Chem.Solids,1972,Vol.33,pp.255−268)。しかし、通常抵抗のウエーハで酸素サーマルドナーの生成を抑制するためには、炭素量は1×1018atoms/cm3も必要になる。このような高濃度の炭素ドープは、CZ法による単結晶育成では、有転位化を促進し、単結晶化を困難にするため、現実的な対策とは言えない。ところが、抵抗率が100Ω以上の高抵抗ウエーハでは、酸素サーマルドナーの抑制に必要な添加量が、単結晶化に支障を来さない5×1015〜5×1017atoms/cm3程度の現実的なレベルにまで低減することが明らかとなった。
そして、この高抵抗ウエーハにおける適量の炭素ドープによると、デバイスメーカーの側で実施される回路形成用熱処理での酸素ドナーの発生が効果的に抑制されることにより、酸素析出物(BMD)の過剰な生成が不要になり、熱処理コストが低減する。また、製品ウエーハ中の残留酸素濃度の顕著な低減が不要になり、そのウエーハの機械的強度が改善される。さらに、論文(M.Akatsuka and K.Sueoka,Jpn.J.Appln.Phys.,40(2001)1240)に記載のごとく、適量の炭素ドープにより、さらなる機械的強度の改善が起こることになる。また、炭素ドープにより単結晶育成時の転位クラスターの発生が抑制されることにより、単結晶育成での無欠陥結晶領域の拡大も期待できる。
炭素ドープが酸素サーマルドナーの生成抑制に有効な理由は以下のとおりと考えられる。また、高抵抗ウエーハで炭素ドープ量を低減できる理由は以下のとおりと考えられる。更に、炭素ドープ下での熱処理により酸素ドナーの生成が抑制される理由は以下のとおりと考えられる。
炭素ドープが酸素サーマルドナーの生成抑制に有効な理由は完全に解明されていないが、例えばA.B.Bean and R.C.Newman J.Phycs.Chem.Solids,1972,Vol.33,pp.255−268によれば下記のように考えられている。酸素サーマルドナーは酸素原子が4〜20個集合したOnクラスターであり、400〜500℃で生成する。このようなクラスターの生成の初期に炭素原子が存在すると、電気的に不活性なサーマルドナーの前駆体であるO2クラスターに炭素が捕獲され、C−O2クラスターが生成する。このため、それ以降の電気的に活性なOn(n≧4)クラスターの生成が抑制される。
また、数Ωcm〜数十Ωcm程度の通常抵抗のシリコンウェーハでは、抵抗率の変動によって酸素サーマルドナーの生成を検出するためには、1014〜1016atoms/cm3のサーマルドナーの生成が必要であり、このような密度のサーマルドナーの生成を抑制するには1×1018atoms/cm3程度の高濃度の炭素が必要である。しかし、100Ωcm以上の高抵抗シリコンウェーハの場合、1014atoms/cm3以下の酸素ドナーの生成で抵抗率が変動するため、これを抑制するのに必要な炭素ドープ量は5×1015〜5×1017atoms/cm3程度に低減できる。
また、炭素ドープされた100Ωcm以上の高抵抗シリコンウェーハに1100℃以上の熱処理を行うと、酸素ドナーの生成が有効に抑制されることが明らかになった。このような、炭素ドープ下での1100℃以上の熱処理により、酸素ドナーの生成が抑制される理由は、今のところ明確になっていないが、比較的小さなサイズの酸素クラスターであるサーマールドナーや600〜750℃の熱処理時に生成する酸素析出物の初期形態と考えられているニュードナーが、1100℃以上の熱処理によって成長、または分解して不活性化するためと推測される。
本発明の高抵抗シリコンウエーハは、かかる知見を基礎として完成されたものであり、100Ωcm以上の抵抗率を有するCZシリコンウエーハであって、該ウエーハ中の炭素濃度を5×1015〜5×1017atoms/cm3としたものである。
また、本発明の高抵抗シリコンウエーハの製造方法は、100Ωcm以上の抵抗率を有し、炭素濃度が5×1015〜5×1018atoms/cm3であるシリコンウエーハに、酸素ドナーの生成抑制に有効な熱処理、好ましくは1100℃以上の高温熱処理を施すものである。
本発明の高抵抗シリコンウエーハにおいては、ウエーハ中の炭素濃度を5×1015〜5×1017atoms/cm3としたことにより、残留酸素濃度を高レベルに維持しつつ、酸素サーマルドナーの発生を抑制でき、高濃度の残留酸素および炭素ドープによりウエーハの機械的強度、耐スリップ性を改善できる。また、残留酸素濃度に影響されない適度の酸素析出物(BMD)の生成により、優れたゲッタリング能を確保できる。
ウエーハ中の炭素濃度が5×1015atoms/cm3未満であると、酸素ドナーの生成の抑制効果が不充分となる。また、5×1017atoms/cm3を超えると、結晶育成時に有転位化する恐れがあり、単結晶化が困難となる。特に好ましい炭素濃度は5×1015〜3×1017atoms/cm3である。
好ましいウエーハ中の残留酸素濃度はOld−ASTMで6.5×1017atoms/cm3以上である。これが6.5×1017atoms/cm3未満であると機械的な強度の低下を招く。残留酸素濃度の上限については特に規定しないが、酸素濃度が高くなるほど酸素析出が顕著になり、ユーザー側で実施されるデバイス熱処理条件によっては、酸素析出過多による基板表面への欠陥発生が懸念されることや、後述する初期酸素濃度に対する制限などの点から25×1017atoms/cm3以下が好ましい。特に好ましい残留酸素濃度は、下限については8×1017atoms/cm3超であり、上限については20×1017atoms/cm3以下、更には16×1017atoms/cm3以下である。
本発明の高抵抗シリコンウエーハのタイプは問わない。そのタイプを例示すると以下のとおりである。
▲1▼ 本発明の高抵抗シリコンウエーハでは、ゲッタリング能を確保するために、適量の酸素析出物が有効とされるが、その酸素析出物は一方で、デバイス形成プロセスにおける有害な欠陥となる場合もあり、特にウエーハ表層部に存在する酸素析出物は、デバイス特性を劣化させる大きな原因になる。このため、ウエーハの少なくとも表層部から酸素析出物を取り除くことが望まれる。この観点から、ウエーハ表面から少なくとも5μm以上の深さにわたってDZ(Denuded Zone)層が形成されたDZウエーハに本発明は適用可能である。
DZ層の形成は、酸素外方拡散熱処理〔OD(Oxygen Out−Diffusion)処理〕により行うことができる。OD処理条件としては1100〜1350℃×1〜5時間が好ましい。このOD処理は、1100℃以上の高温であるため、酸素ドナーの生成抑制に有効な熱処理を兼ねることができる。またOD処理でのガス雰囲気の選択により、結晶成長過程で生じるCOP〔Crystal Originated Particle:空孔の集合体で(111)面で囲まれたボイド欠陥〕等のgrown−in欠陥をウエーハ表層部から排除することができる。
即ち、OD処理でのガス雰囲気としては、窒素ガス、酸素ガス、水素ガス、アルゴンガスなどがある。これらのOD処理雰囲気のうち、水素ガス、アルゴンガス又はこれらの混合ガス雰囲気では、ウエーハ表層部からCOPを排除することができる。これは、COPフリーでないウエーハには有効な操作である。
ちなみに、ここにおけるDZ層は、乾燥酸素雰囲気中において1000℃×16時間の熱処理後、ウエーハを劈開し、選択エッチング液〔HF:HNO3:CrO3:Cu(NO3)2:H2O:CH3COOH=1200cc:600cc:250g:40g:1700cc:1200cc〕でウエーハ劈開面を2μmエッチングし、光学顕微鏡にてウエーハ表面から1点目のエッチピットまでの距離で規定される。
▲2▼ OD処理に類似する熱処理としてランプアニール処理とも呼ばれる高速昇温・高速降温のRTA(Rapid Thermal Anneal)処理がある。この処理を受けるウエーハにも本発明は有効であり、且つ、その処理は、温度によっては、酸素ドナーの生成抑制に有効な熱処理を兼ねることができる。
▲3▼ これらの熱処理とは別に、ゲッタリング能を確保するために、酸素析出物を積極的に作り込むIG(Intrinsic Getterring)処理も行われることがある。IG処理は酸素析出核形成熱処理であるが、これに続いて酸素析出物成長熱処理が行われることもある。酸素析出物成長熱処理は、ウエーハ中の酸素を酸素析出物成長として消費させる熱処理であるため、酸素ドナーの生成抑制に有効である。但し、ウエーハ中の酸素濃度が6.5×1017atoms/cm3未満にならないように留意する必要がある。
▲4▼ 同様の観点から、ウエーハ表面上にエピタキシャル層を形成したエピタキシャルウエーハに本発明は有効である。エピタキシャルウエーハの製造では、約1100℃前後のエピタキシャル成長処理及びエピタキシャル成長処理に先立つ1100℃以上の水素ベーク処理が行われる。これらの高温熱処理も、酸素ドナーの生成抑制に有効な熱処理を兼ねることができる。
▲5▼ 同様の観点から、SOIウエーハのベースウエーハに本発明は有効である。SOIウエーハは、貼り合わせ型でもSIMOX型でもよい。貼り合わせ型ウエーハの製造では、貼り合わせ工程で1100℃以上の高温熱処理が行われる。この高温熱処理も、酸素ドナーの生成抑制に有効な熱処理を兼ねることができる。一方、SIMOX型の製造では、酸素イオン注入後に、BOX層を形成するための1100℃以上の高温熱処理が行われる。この高温熱処理も、酸素ドナーの生成抑制に有効な熱処理を兼ねることができる。
▲6▼ 以上はウエーハの厚み方向の欠陥分布に着目したが、ウエーハ径方向の欠陥分布によってもウエーハを分類することができる。結晶引き上げ工程での操作等により結晶径方向全域から大型COPや転位クラスタ等のGrown−in欠陥を排除した無欠陥結晶から得たCOPフリーのウエーハに本発明は有効である他、径方向の少なくとも一部にCOPが存在する通常ウエーハにも本発明は有効である。
▲7▼ COPフリーウエーハに関しては、OD処理のところでも触れたが、無欠陥結晶から得たCOPフリーウエーハだけでなく、非酸化性ガス雰囲気中での1100℃×1時間以上の熱処理により、表層部からCOPを除去したCOPフリーのアニールウエーハにも本発明は有効である。ここにおけるアニールも、酸素ドナーの生成抑制に有効な熱処理を兼ねることができる。なおCOPフリーとは、具体的には、ウエーハ表面上で観察される0.12μmサイズ以上のLPD(Light Point Defect)の密度が0.2個/cm2以下に制御された状態をいう。
本発明の高抵抗シリコンウエーハの製造方法においては、ウエーハ中の炭素濃度を5×1015×1017atoms/cm3としたことにより、残留酸素濃度を高レベルに維持しつつ、酸素ドナーの生成抑制、特にサーマルドナーの抑制に有効である。さらに、炭素ドープに加えて1100℃以上の熱処理行うならばサーマルドナーのみならずニュードナーの生成も効果的に抑制され、これら両面から抵抗率を安定させることができる。
シリコンウエーハ中の初期酸素濃度(熱処理前の酸素濃度)は、残留酸素濃度がOld−ASTMで6.5×1017atoms/cm3以上となる範囲内でBMDの生成量を考慮して選択される。定量的には、BMDを生成させない場合があることを考慮して8×1017atoms/cm3超が好ましく、10×1017atoms/cm3以上が特に好ましい。初期酸素濃度の上限については、酸素の固溶限の点、下記の過剰な酸素析出の点などから、25×1017atoms/cm3以下が好ましく、20×1017atoms/cm3以下、更には18×1017atoms/cm3以下が特に好ましい。酸素濃度が極端に高いと、酸素析出が過剰に起こるために、酸素析出物や積層欠陥、転位などの2次欠陥がウェーハの表層のデバイス活性層に発生しデバイス特性を劣化させる。しかし、一方では酸素析出処理を行わない場合もあり、上限は25×1017atoms/cm3まで許容される。
熱処理後の残留酸素濃度については、前述した理由によりOld−ASTMで6.5×1017atoms/cm3以上、25×1017atoms/cm3以下が好ましい。この場合も、酸素析出を問題にしないユーザーがあり、上限は25×1017atoms/cm3まで許容される。
CZシリコンウエーハは、そのタイプに固有の種々の熱処理を受ける。これらの既存熱処理、例えばDZ層を形成するための酸素外方拡散熱処理やRTA処理、SIMOX熱処理、貼り合わせ熱処理、COP除去アニールなどの、ウエーハタイプに固有の既存処理が、酸素ドナーの生成抑制に有効な熱処理を兼用できることは前述したとおりである。
また、ウエーハタイプに固有の既存熱処理に加えて、酸素ドナーの生成抑制に有効な専用処理も有効である。更に、酸素析出物を生成するための酸素析出核形成熱処理、更には酸素析出物成長熱処理を、専用或いは兼用で実施することも可能である。
酸素外方拡散熱処理としては1100〜1350℃×1〜5時間が好ましい。この酸素外方拡散熱処理により、ウエーハ表層部が低酸素化し、酸素析出物の形成成長が阻止されることにより、DZ層が形成される。また、酸素ドナーの生成が抑制される。
SIMOXウエーハの製造でのBOX層を形成するための高温酸化熱処理は、通常1250〜1400℃×1〜20時間である。熱処理雰囲気は酸素ガス、アルゴンガス、またはこれらの混合ガスである。
貼り合わせウエーハの製造では、支持基板の表面に所望の膜厚で熱酸化膜を形成した後、この支持基板と活性層基板の貼り合わせを目的として1100℃以上の温度で酸化処理を行う。この熱処理も酸素ドナーの生成抑制に有効である。
COP除去アニールについては、非酸化性ガス雰囲気中での1100℃以上の温度×1時間以上の熱処理であれば十分にCOPを消滅させることができ、酸素ドナーの生成抑制に有効な熱処理をも兼ねることができる。具体的には、熱処理雰囲気としては水素ガス雰囲気又はアルゴンガス雰囲気若しくはこれらの混合ガス雰囲気が望ましく、熱処理条件としては1150〜1200℃×1〜5時間の範囲内が望ましい。1100℃未満及び1時間未満では十分な酸素ドナーの抑制効果は得られず、1350℃を超える温度ではスリップ転位の発生を誘発してしまい、生産性向上の観点からは5時間以内の熱処理に留めることが望ましい。
ゲッタリング能を確保するためのIG処理のうち、酸素析出核形成熱処理の条件としては比較的低温の550〜950℃×1〜16時間が好ましく、酸素析出物成長熱処理条件としては高温の900〜1100℃×1〜20時間が好ましい。後者の酸素析出物成長熱処理は、酸素ドナーの生成抑制に有効である。
このように、本発明の高抵抗シリコンウエーハは、炭素ドープにより酸素サーマールドナーの生成を抑制できるが、ウエーハタイプに固有の各種熱処理の利用により、多くの種類のウエーハでは格別の操作なしに、より効果的に酸素ドナーの生成を抑制できる。したがって、実質的には炭素ドープのみにより、サーマールドナー及びニュードナーの生成を抑制でき、酸素ドナーの生成による不安定な抵抗率の低下を、極めて経済的に防止できる。
(第1実施形態:DZウエーハ)
第1ステップとして、通常のCZ法により高酸素・高抵抗の炭素ドープシリコン単結晶を育成する。第2ステップとして、そのシリコン単結晶から、例えば酸素量10〜18×1017atoms/cm3、炭素量5×1015〜5×1017atoms/cm3で、高抵抗(100Ωcm以上)の初期基板を採取する。
第3ステップとして、初期基板に1100〜1200℃×1〜4時間のOD処理を施す。OD処理により、後述する熱処理によるウエーハ表面近傍への酸素析出物(BMD)の形成が阻止される。これにより、製品ウエーハの表面から少なくとも5μm以上の深さにわたってDZ(Denuded Zone)層を形成する。
このOD処理は、窒素ガスと酸素ガスの混合ガス雰囲気で行うことができる。また、水素ガス雰囲気中で行うことができる。また、アルゴンガス雰囲気中で行うことができる。更に、水素とアルゴンの混合ガス雰囲気中で行うことができる。
第4ステップとして、以上のごとき初期基板に酸素析出核形成熱処理を550〜950℃×1時間以上の条件で行う。好ましくは700℃以上で行う。次いで、酸素析出物成長熱処理として、900〜1100℃×1時間以上の熱処理を行う。
第4ステップでの熱処理により、100Ωcm以上の高抵抗シリコンウエーハの内部に酸素析出物(BMD)が1×104個/cm2以上の密度で形成される。そして、ウエーハ中の酸素濃度は例えば6.5×1017atoms/cm3以上、16×1017atoms/cm3以下に低減される。
こうして製造されたシリコンウエーハ製品がデバイスメーカーに出荷される。この製品の特徴は以下のとおりである。
第1に、酸素濃度が比較的高い汎用のシリコンウエーハを初期基板とするので経済性に優れる。第2に、ウエーハ表層部から酸素析出物が排除されているので、デバイス特性に優れる。第3に、ウエーハ内部に大型の酸素析出物(BMD)が高密度に形成されることによりゲッタリング能に優れる。第4に、最終酸素濃度が比較的高く、また炭素がドープされているので機械的強度及び耐スリップ性に優れる。第5に、炭素ドープによる酸素サーマルドナーの抑制作用及びウエーハ製造プロセスで受ける各種の高温熱処理による酸素ドナーの抑制作用のため、最終酸素濃度が比較的高レベルであるにもかかわらず、デバイスメーカーの側で実施される回路形成用熱処理での酸素ドナーの発生による抵抗値の不安定な変動が回避される。
更に、OD処理での雰囲気として水素ガス、アルゴンガスを選択したものでは、grown−in欠陥の縮小、更には消滅も可能であり、ウエーハ表面上で観察される0.12μmサイズ以上のLPD(Light Point Defect)の密度を0.2個/cm2以下に低減することができる。
(第2実施形態:エピタキシャルウエーハ)
第1ステップとして、通常のCZ法により高酸素・高抵抗の炭素ドープシリコン単結晶を育成する。第2ステップとして、そのシリコン単結晶から、例えば酸素量10〜18×1017atoms/cm3以上、炭素量5×1015〜5×1017atoms/cm3で、高抵抗(100Ωcm以上)の初期基板を採取する。
第3ステップとして、初期基板に1100〜1200℃×1〜4時間のOD処理を施す。第4ステップとして、酸素析出核形成熱処理を550〜950℃×1時間以上の条件で行う。第5ステップとして、酸素析出核形成熱処理、酸素析出物成長熱処理として、900〜1100℃×1時間以上の熱処理を行う。
第6ステップとして、第2までの処理、第3までの処理、第4までの処理、又は第5ステップまでの処理をした各基板に、約1180℃の水素ベーク処理後、約1130℃の温度でエピタキシャル層厚5μmのエピタキシャル成長処理を行う。
こうして製造されたエピタキシャルシリコンウェーハ製品の特徴は以下の通りである。
TD(サーマルドナー)およびND(ニュードナー)等の酸素ドナーの形成が抑制されているかどうかを調べるため、それぞれのウェーハに400℃×2時間のサーマルドナー生成熱処理及び750℃×8時間のニュードナー生成熱処理を行った。どのステップでエピタキシャル層を成長させたウェーハも酸素ドナーの形成は認められない。
特に、第2ステップ後にエピタキシャル層を成長させたウェーハは、最も安価で経済性に優れ、デバイスプロセスの熱処理を経ても酸素ドナー発生による抵抗率変動のないエピタキシャルシリコンウェーハとして有効である。
また、第3ステップ後にエピタキシャル層を成長させたウェーハは、基板表面の酸素が外方拡散しているため、エピタキシャル成長処理中あるいはデバイスプロセスの熱処理において基板表面部にBMDが析出しないことから、BMD析出起因によるエピタキシャル層への欠陥発生がない高品位なエピタキシャルシリコンウェーハとして有効である。
また、第4ステップでエピタキシャル層を成長させたものは、DZ層も形成され、酸素析出核もウェーハ内部に十分に存在していることから、高温で長時間の熱処理を含むデバイスプロセスに採用した場合には、デバイスプロセスの熱処理によって十分な酸素析出物の成長が期待でき、ゲッタリング能に優れたエピタキシャルシリコンウェーハとして有効である。
また、第5ステップでエピタキシャル層を成長させたウェーハでは、DZ層も確保され、BMDもすでに十分に成長しているため、デバイスプロセスの初期の段階から十分なゲッタリング能を発揮するエピタキシャルシリコンウェーハとして有効である。
そして、上述した各ステップ後にエピタキシャル成長を行ったウェーハは、いずれも、デバイスメーカーの側で実施される回路形成用熱処理での酸素ドナーの発生による抵抗値の変動を回避できることは言うまでもない。
(第3実施形態:SIMOXウエーハ)
第1ステップとして、通常のCZ法により高酸素・高抵抗の炭素ドープシリコン単結晶育成する。第2ステップとして、そのシリコン単結晶から、例えば酸素量10〜18×1017atoms/cm3以上、炭素量5×1015〜5×1017atoms/cm3で、高抵抗(100Ωcm以上)の初期基板を採取する。
第3ステップとして、酸素イオンを30〜200keVに加速し、これを初期基板の表面側から約1018atoms/cm3の密度でイオン注入する。第3ステップで得られた基板に、第4ステップとして1250〜1400℃×1〜20時間の熱処理を酸素ガス、アルゴンガスまたはこれらの混合ガス中で行い、基板内部にBOX層(埋め込み酸化膜層)を形成する。
こうして製造されたSIMOXウェーハ製品の特徴は以下のとおりである。
酸素濃度が比較的高い汎用のシリコンウエーハを初期基板とするので経済性に優れる。最終酸素濃度が比較的高く、また炭素がドープされているので機械的強度及び耐スリップ性に優れる。炭素ドープによる酸素サーマルドナーの抑制作用及びウエーハ製造プロセスで受ける各種の高温熱処理による酸素ドナーの抑制作用のため、最終酸素濃度が比較的高レベルであるにもかかわらず、デバイスメーカーの側で実施される回路形成用熱処理での酸素ドナーの発生による抵抗値の不安定な変動が回避される。
(第4実施形態:貼り合わせウエーハ)
第1ステップとして、通常のCZ法により高酸素・高抵抗の炭素ドープシリコン単結晶育成する。第2ステップとして、そのシリコン単結晶から、例えば酸素量10〜18×1017atoms/cm3以上、炭素量5×1015〜5×1017atoms/cm3で、高抵抗(100Ωcm以上)の初期基板を採取する。
第3ステップは、貼り合わせSOIウェーハの製造方法に依存するが、一連のウェーハ製造工程において約1000℃の熱処理を酸素雰囲気中で行って、初期基板の表面にBOX酸化膜となる熱酸化膜を形成する。
第4ステップとして、以上のごとき初期基板を支持基板として、活性層となる他基板と約1150℃の熱処理で張り合わせる。なお、厚膜のSOIウェーハを製造する場合には、活性層となる他の基板も支持基板と同様の炭素ドープした高抵抗シリコン基板を使用してもよい。
第5ステップとして、活性層側ウェーハを厚さ0.5μmまで研磨・エッチングする。
こうして製造された張り合わせSOIウェーハ製品の特徴は以下のとおりである。
酸素濃度が比較的高い汎用のシリコンウエーハを初期基板とするので経済性に優れる。最終酸素濃度が比較的高く、また炭素がドープされているので機械的強度及び耐スリップ性に優れる。受ける各種の高温熱処理による酸素ドナーの抑制作用のため、最終酸素濃度が比較的高レベルであるにもかかわらず、デバイスメーカーの側で実施される回路形成用熱処理での酸素ドナーの発生による抵抗値の不安定な変動が回避される。
次に、本発明の実施例を示し、比較例と対比することより、本発明の効果を明らかにする。
(第1実施例)
CZ法により育成されたシリコン単結晶から次の2種類の8インチサンプルウエーハを切り出した。第1のサンプルウエーハは、P型で抵抗率が1000Ωcm、酸素濃度が15×1017atoms/cm3の炭素ノンドープ品である。第2のサンプルウエーハは、P型で抵抗率が1000Ωcm、酸素濃度が15×1017atoms/cm3、炭素濃度が1×1016atoms/cm3の炭素ドープ品である。
両ウエーハに650℃×30分の酸素ドナー消去熱処理(DK処理)を行った後、次の3つのパターンの熱処理を実施した。第1のパターンでは、3%の酸素を含む窒素雰囲気中での1150℃×3.5時間のOD処理のみを行った。第2のパターンでは、このOD処理の後に、酸素析出核形成熱処理として3%の酸素を含む窒素雰囲気中で700℃×1〜8時間又は750℃×2〜16時間の等温熱処理を実施した。第3のパターンでは、この等温熱処理の後に、更に酸素析出物成長熱処理として窒素雰囲気中で1000℃×16時間の高温熱処理を実施した。
炭素ノンドープウエーハ及び炭素ドープウエーハにDK処理のまま(後の熱処理を行わずに)、窒素雰囲気中で400℃×1〜4時間のサーマルードナー生成熱処理を行った。熱処理後に酸素ドナー密度を測定した。測定は四探針法を用いて抵抗率の測定を行い、DK処理後の抵抗率との差から酸素ドナー量を計算により求めることにより行った。測定結果を図2に示す。炭素ドープのみにより酸素ドナーの生成が抑制されることが分かる。特に、400℃×2時間までは、炭素ノンドープウェーハに比較して炭素ドープウェーハでの酸素ドナーの生成が抑制されることが分かる。
炭素ドープウエーハに対して第2パターンの熱処理を実施した後の結果を図3に示す。700℃×1〜8時間又は750℃×2〜16時間の等温熱処理は、酸素析出核形成熱処理であるが、一方でニュードナー生成熱処理でもある。1150℃×3.5時間のOD処理を受けると、等温熱処理後も酸素ドナーの発生が抑制される。
炭素ドープウエーハに対して第1パターン、第2パターン及び第3パターンの各熱処理を実施した後、それぞれに窒素雰囲気中で400℃×1〜4時間のサーマルードナー生成熱処理を行った。サーマルードナー生成熱処理後に酸素ドナー密度を測定した結果を図4(a)〜(c)に示す。
図4(a)または図4(b)と図2の比較から分かるように、1150℃×3.5時間のOD処理、またはその後の750℃の酸素析出核生成処理により、400℃×2時間まで酸素ドナーの生成がより抑制されることが分かる。図4(c)からは、酸素析出物成長熱処理としての1000℃×16時間の高温熱処理が酸素ドナーの生成抑制にさらに有効こと、及びその有効性は残存酸素濃度の影響を受けないことが分かる。
参考までに、炭素ノンドープウエーハに第3の熱処理を実施したときの結果を図5(a)及び(b)に示す。図5(a)に示すように、OD処理をした場合、等温熱処理での処理時間が延長しても残存酸素濃度は充分に低下せず、酸素サーマルドナーの生成を抑制することは困難である。また、図5(b)に示すように、OD処理なしの場合には、等温熱処理の処理時間の延長につれて残存酸素濃度が低下し(酸素析出物が増加し)、これに伴って酸素ドナーの生成が抑制されるが、図4(c)に示した炭素ドープほどの効果は得られない。また、このようなOD処理のない熱処理では、DZ層が形成されないため、デバイスに適用できない。
OD処理を含む熱処理による酸素析出物の生成によって、図4(c)に示す炭素ドープ効果と同等の効果を得るために、初期酸素濃度が15×1017atoms/cm3の炭素ノンドープウェーハにOD処理+700℃×64時間+1000℃×16時間という熱処理を行ったが、残存酸素濃度は12×1017atoms/cm3にしか低下せず、酸素サーマルドナーの生成を充分に抑制できなかったことから、さらに長時間の非現実的な熱処理が必要となる。
デバイスプロセスにおいては、AlまたはCu等の金属配線工程の後に400℃または350℃で30分程度のシンター熱処理が行われる。このような金属配線は数層に積層され、各層毎に上記の熱処理が行われる。このため、400℃で2時間程度の熱処理が施されても、100Ωcm以上、より好ましくは1000Ωcm以上の抵抗率が維持される必要がある。4探針測定には、測定誤差がありDK処理後のp型の場合、抵抗値より低い値がでることもある。そのばらつきは、ドナー量にして5×1012atoms/cm3以内である。
(第2実施例)
CZ法により育成されたシリコン単結晶から次の5種類の8インチサンプルウエーハを切り出した。第1のサンプルウエーハは、P型で抵抗率が1000Ωcm、酸素濃度が15×1017atoms/cm3の炭素ノンドープ品である。第2〜5のサンプルウエーハは、P型で抵抗率が1000Ωcm、酸素濃度が15×1017atoms/cm3、炭素濃度が5×1015、1×1016、5×1016、1×1017atoms/cm3の炭素ドープ品である。
これらのウエーハに650℃×30分の酸素ドナー消去熱処理(DK処理)を行った後、3%の酸素を含む窒素雰囲気中で1150℃×3.5時間のOD処理を行い、さらに、酸素析出核形成熱処理として3%の酸素を含む窒素雰囲気中で炭素ノンドープウェーハには700℃×8時間、炭素ドープウェーハには750℃×2時間の等温熱処理を実施し、更に酸素析出物成長熱処理として窒素雰囲気中で1000℃×16時間の高温熱処理を実施した。
これらのDZ−IG処理ウェーハに、窒素雰囲気中で400℃×4時間の酸素サーマルドナー生成熱処理を行った。熱処理後の各ウェーハの抵抗率測定の結果から酸素ドナーの生成量を算出した。炭素ドープウェーハの場合には、抵抗率の変動は小さく、酸素ドナーの生成量は許容値以内であったが、炭素ノンドープウェーハの場合には、許容値を超えて酸素ドナーが生成した。この結果から、炭素濃度は、5×1015atoms/cm3以上が酸素ドナーの生成抑制に有効であることが分かる。
(第3実施例)
CZ法により育成されたシリコン単結晶から次の2種類の8インチサンプルウエーハを切り出した。第1のサンプルウエーハはP型で抵抗率が1000Ωcm、酸素濃度が15×1017atoms/cm3の炭素ノンドープ品である。第2のサンプルウエーハは、P型で抵抗率が1000Ωcm、酸素濃度が15×1017atoms/cm3、炭素濃度が1×1016atoms/cm3の炭素ドープ品である。
これらのウェーハに水素雰囲気中で1200℃×1時間の水素アニールを施した。アニール直後および窒素雰囲気中で400℃×4時間のサーマルドナー生成熱処理後の抵抗率の測定から酸素ドナー量を求めた。求めた酸素ドナー量を図6に示す。アニール直後には両ウェーハとも抵抗率の変動は小さく許容値以下の酸素ドナーの生成量であった。400℃×4時間の熱処理後、炭素ドープウェーハ中の酸素ドナーの生成量はやはり許容量以下であったが、炭素ノンドープウェーハの場合は許容量以上であった。このことから、炭素ドープウェーハに対して既存の水素アニールの熱処理が酸素ドナーの生成抑制に有効な熱処理を兼ねることが分かる。
また、水素アニールの有効な温度・時間を把握するために、炭素ドープウエーハに800〜1150℃×1〜4時間の水素アニールを施した。更に、水素ガス雰囲気以外にアルゴンガス雰囲気及びアルゴンガスと水素ガスの混合ガス雰囲気中で1200℃×1時間の熱処理も行った。使用したウエーハはどちらも第2のサンプルウエーハである。熱処理の後、各ウエーハに対して、窒素雰囲気中で且つ400℃の温度よりも更に酸素ドナーができやすい450℃の温度で、酸素ドナー生成熱処理を1、2、4時間と時間を変化させて行った。熱処理後の各ウエーハの抵抗率を測定し、測定結果から、発生した酸素ドナー量を求めた。求めた酸素ドナー量を図7に示す。
図7から明らかなように、1000℃×1時間までの熱処理では、許容量を超えて酸素ドナーが発生したが、1100℃以上×1時間以上では、発生した酸素ドナー量は許容量以下であった。また、アルゴンガス雰囲気及びアルゴンガスと水素ガスの混合ガス雰囲気中で1200℃×1時間の熱処理を行った場合は、発生した酸素ドナー量は許容量以下であった。即ち、非酸化性ガス雰囲気で1100℃以上×1時間以上の熱処理を行えば、酸素ドナーの生成を効果的に抑制できることが分かる。
(第4実施例)
CZ法により育成された単結晶から8インチウェーハを切り出した。このウエーハはp型で、抵抗率が2000Ωcm、酸素濃度が15×1017atoms/cm3、炭素濃度が1×1016atoms/cm3である。
このウェーハに650℃×30分の酸素ドナー消去熱処理(DK処理)を行った後、次の熱処理を実施した。最初に3%の酸素を含む窒素雰囲気中で1150℃×3.5時間のOD処理を行い、次に同様の雰囲気中で750℃×2時間の酸素析出核形成熱処理を行った。このウェーハに、p型で抵抗率が10Ωcm、層厚が5μmになるようにエピタキシャル成長を行った。
このエピタキシャルウェーハに400℃×2時間のサーマルドナー生成熱処理および750℃×8時間のニュードナー生成熱処理を行ったが、基板の抵抗率はDK処理後の2000Ωcm以上を維持した。
(第5実施例)
CZ法により育成されたシリコン単結晶から次の2種類の8インチサンプルウエーハを切り出した。第1のサンプルウエーハはP型で抵抗率が1000Ωcm、酸素濃度が15×1017atoms/cm3の炭素ノンドーブ品である。第2のサンプルウエーハは、P型で抵抗率が1000Ωcm、酸素濃度が15×1017atoms/cm3、炭素濃度が1×1016atoms/cm3の炭素ドープ品である。
両ウェーハに650℃×30分の酸素ドナー消去熱処理(DK処理)を行った後、酸素イオンを表面側から100keVの加速電圧で打ち込んだ。そして、この基板を700℃に保持した熱処理炉に投入した後、1320℃まで昇温し、10時間保持した。その後、基板を700℃まで冷却し、炉から取り出すことでSIMOXウェーハを製造した。
炭素ドープウエーハおよび炭素ノンドープウェーハを用いて製造したSIMOXウェーハに、窒素雰囲気中で400℃×4時間のサーマルドナー生成熱処理を行った。サーマルドナー生成熱処理後に酸素ドナー密度を測定した結果を図8に示す。図8からわかるように、炭素ドープされたSIMOXウェーハでは、酸素ドナーの生成が抑制されている。一方、炭素ノンドープSIMOXウェーハでは、酸素ドナーの生成は若干抑制されるが、炭素ドープほどの効果は得られないことがわかる。
(第6実施例)
CZ法により育成されたシリコン単結晶から次の2種類の8インチサンプルウエーハを切り出した。第1のサンプルウエーハは、P型で抵抗率が1000Ωcm、酸素濃度が15×1017atoms/cm3の炭素ノンドープ品である。第2のサンプルウエーハは、P型で抵抗率が1000Ωcm、酸素濃度が15×1017atoms/cm3、炭素濃度が1×1016atoms/cm3の炭素ドープ品である。
両ウェーハに650℃×30分の酸素ドナー消去熱処理(DK処理)を行った後、これらのウェーハに1000℃の熱処理を酸素雰囲気中で行って、初期基板の表面に熱酸化膜を形成した。次に、これらの基板が支持基板となるよう、活性層となる他ウェーハと1150℃で接合した。その後、活性層側ウェーハを厚さ0.5μmまで研磨・エッチングすることで貼り合わせSOIウェーハを製造した。
炭素ドープウエーハおよび炭素ノンドープウェーハを用いて製造した貼り合わせSOIウェーハに、窒素雰囲気中で400℃×4時間のサーマルドナー生成熱処理を行った。サーマルドナー生成熱処理後に酸素ドナー密度を測定した。炭素ドープ貼り合わせウェーハの抵抗率は、DK処理後の抵抗率からの変動が小さく酸素ドナーの生成が許容値以内に抑制されていた。一方、炭素ノンドープ貼り合わせウェーハでは、酸素ドナーの生成は若干抑制されるが、炭素ドープほどの効果は得られなかった。
また、本発明の高抵抗シリコンウエーハの製造方法は、炭素ドープに加えて、酸素ドナーの生成抑制に有効な熱処理を行うことにより、酸素ドナーの生成をより効果的に抑制できる。しかも、その熱処理に、ウエーハタイプに固有の各種熱処理を利用できるので、熱処理コストの増大を回避でき、優れた経済性を維持できる。
Claims (17)
- 100Ωcm以上の抵抗率を有するCZシリコンウエーハであって、該ウエーハ中の炭素濃度が5×1015〜5×1017atoms/cm3である高抵抗シリコンウエーハ。
- 前記ウエーハ中の酸素濃度がOld−ASTMで8×1017atoms/cm3超である請求の範囲第1項に記載の高抵抗シリコンウエーハ。
- 前記ウエーハ表面から少なくとも5μm以上の深さにわたってDZ(Denuded Zone)層が形成された請求の範囲第1項または第2項に記載の高抵抗シリコンウエーハ。
- 前記ウエーハ表面上で観察される0.12μmサイズ以上のLPD(Light Point Defect)密度が0.2個/cm2以下に制御された請求の範囲第1項〜第3項のいずれかに記載の高抵抗シリコンウエーハ。
- 請求の範囲第1項〜第4項のいずれかに記載の高抵抗シリコンウエーハをベースウエーハとしたエピタキシャルウエーハ。
- 請求の範囲第1項〜第5項のいずれかに記載の高抵抗シリコンウエーハをベースウエーハとしたSOIウエーハ。
- 貼り合わせウエーハ又はSIMOXウエーハである請求の範囲第6項に記載のSOIウエーハ。
- 100Ωcm以上の抵抗率を有し、炭素濃度が5×1015〜5×1017atoms/cm3であるシリコンウエーハに、酸素ドナーの生成抑制に有効な熱処理を施すことを特徴とする高抵抗シリコンウエーハの製造方法。
- 熱処理後の残留酸素濃度をOld−ASTMで6.5×1017atoms/cm3以上とする請求の範囲第8項に記載の高抵抗シリコンウエーハの製造方法。
- 前記熱処理は1100℃以上の高温熱処理である請求の範囲第8項に記載の高抵抗シリコンウエーハの製造方法。
- 前記熱処理は、ウエーハ表層部にDZ(Denuded Zone)層を形成するための酸素外方拡散処理である請求の範囲第8項に記載の高抵抗シリコンウエーハの製造方法。
- 前記酸素外方拡散処理の後に酸素析出核形成熱処理、又は酸素析出核形成熱処理及び酸素析出物成長熱処理を行うことを特徴とする請求の範囲第11項に記載の高抵抗シリコンウエーハの製造方法。
- 前記熱処理は、ウエーハ表層部から空孔起因のボイド欠陥であるCOPを除去するための高温アニールである請求の範囲第8項に記載の高抵抗シリコンウエーハの製造方法。
- 100Ωcm以上の抵抗率を有し、炭素濃度が5×1015〜5×1017atoms/cm3である高抵抗シリコンウエーハをベースウエーハとしてSIMOX型SOIウエーハを製造することを特徴とするSOIウエーハの製造方法。
- SIMOX型SOIウエーハ製造プロセスにおけるBOX層形成用の高温熱処理が、酸素ドナーの生成抑制に有効な熱処理を兼ねる請求の範囲第14項に記載のSOIウエーハの製造方法。
- 100Ωcm以上の抵抗率を有し、炭素濃度が5×1015〜5×1017atoms/cm3である高抵抗シリコンウエーハをベースウエーハとして貼り合わせ型SOIウエーハを製造することを特徴とするSOIウエーハの製造方法。
- 貼り合わせ型SOIウエーハ製造プロセスにおいて付与される高温熱処理が、酸素ドナーの生成抑制に有効な熱処理を兼ねる請求の範囲第16項に記載のSOIウエーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004521140A JP4970724B2 (ja) | 2002-07-17 | 2003-06-30 | 高抵抗シリコンウエーハの製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002208515 | 2002-07-17 | ||
JP2002208515 | 2002-07-17 | ||
JP2004521140A JP4970724B2 (ja) | 2002-07-17 | 2003-06-30 | 高抵抗シリコンウエーハの製造方法 |
PCT/JP2003/008333 WO2004008521A1 (ja) | 2002-07-17 | 2003-06-30 | 高抵抗シリコンウエーハ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004008521A1 true JPWO2004008521A1 (ja) | 2005-11-17 |
JP4970724B2 JP4970724B2 (ja) | 2012-07-11 |
Family
ID=30112847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004521140A Expired - Lifetime JP4970724B2 (ja) | 2002-07-17 | 2003-06-30 | 高抵抗シリコンウエーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7316745B2 (ja) |
EP (1) | EP1542269B1 (ja) |
JP (1) | JP4970724B2 (ja) |
KR (1) | KR100685161B1 (ja) |
TW (1) | TWI246543B (ja) |
WO (1) | WO2004008521A1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7803228B2 (en) | 2003-10-21 | 2010-09-28 | Sumco Corporation | Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers |
JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
KR100749935B1 (ko) | 2004-11-16 | 2007-08-16 | 주식회사 실트론 | 실리콘 단결정 및 실리콘 웨이퍼 |
JP2006261632A (ja) * | 2005-02-18 | 2006-09-28 | Sumco Corp | シリコンウェーハの熱処理方法 |
JP5188673B2 (ja) * | 2005-06-09 | 2013-04-24 | 株式会社Sumco | Igbt用のシリコンウェーハ及びその製造方法 |
US7819972B2 (en) | 2005-06-20 | 2010-10-26 | Sumco Corporation | Method for growing silicon single crystal and method for manufacturing silicon wafer |
JP4806975B2 (ja) * | 2005-06-20 | 2011-11-02 | 株式会社Sumco | シリコン単結晶の育成方法 |
JP2007045662A (ja) * | 2005-08-10 | 2007-02-22 | Sumco Corp | 半導体シリコンウェーハおよびその製造方法 |
JP5103745B2 (ja) * | 2006-01-31 | 2012-12-19 | 株式会社Sumco | 高周波ダイオードおよびその製造方法 |
JP5076326B2 (ja) * | 2006-01-31 | 2012-11-21 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
JP4760729B2 (ja) * | 2006-02-21 | 2011-08-31 | 株式会社Sumco | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
EP2061082B1 (en) * | 2006-09-07 | 2015-07-08 | Sumco Corporation | Method for manufacturing a semiconductor substrate for solid state imaging device |
TW200818327A (en) * | 2006-09-29 | 2008-04-16 | Sumco Techxiv Corp | Silicon wafer heat treatment method |
KR101043011B1 (ko) * | 2007-05-02 | 2011-06-21 | 실트로닉 아게 | 실리콘 웨이퍼 및 그 제조방법 |
JP5239265B2 (ja) * | 2007-09-07 | 2013-07-17 | 株式会社Sumco | シリコン単結晶引上げ用種結晶及び該種結晶を使用したシリコン単結晶の製造方法 |
JP2009212354A (ja) * | 2008-03-05 | 2009-09-17 | Sumco Corp | シリコン基板の製造方法 |
JP2009283533A (ja) * | 2008-05-20 | 2009-12-03 | Sumco Corp | 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子 |
JP2010027959A (ja) * | 2008-07-23 | 2010-02-04 | Sumco Corp | 高抵抗simoxウェーハの製造方法 |
JP5696349B2 (ja) * | 2008-09-05 | 2015-04-08 | 株式会社Sumco | 裏面照射型固体撮像素子用ウェーハの製造方法 |
KR101389058B1 (ko) * | 2009-03-25 | 2014-04-28 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그 제조방법 |
JP5407473B2 (ja) | 2009-03-25 | 2014-02-05 | 株式会社Sumco | シリコンウェーハの製造方法 |
FR2953640B1 (fr) * | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
JP5544859B2 (ja) * | 2009-12-15 | 2014-07-09 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
JP2011138955A (ja) * | 2009-12-28 | 2011-07-14 | Siltronic Japan Corp | シリコンウェハ及びシリコンウェハの製造方法 |
CN103545169A (zh) * | 2012-07-11 | 2014-01-29 | 上海华虹Nec电子有限公司 | 防止晶圆翘曲变形的方法 |
CN104704608B (zh) * | 2012-09-13 | 2017-03-22 | 松下知识产权经营株式会社 | 氮化物半导体结构物 |
JP5630527B2 (ja) * | 2013-04-12 | 2014-11-26 | 株式会社Sumco | 貼合せsoiウェーハの製造方法 |
US8923439B1 (en) * | 2013-06-07 | 2014-12-30 | Intel IP Corporation | Complementary signal mixing |
JP2015140270A (ja) * | 2014-01-28 | 2015-08-03 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
US20150294868A1 (en) * | 2014-04-15 | 2015-10-15 | Infineon Technologies Ag | Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms |
JP2015008314A (ja) * | 2014-08-14 | 2015-01-15 | 株式会社Sumco | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
FR3051968B1 (fr) | 2016-05-25 | 2018-06-01 | Soitec | Procede de fabrication d'un substrat semi-conducteur a haute resistivite |
JP6669133B2 (ja) * | 2017-06-23 | 2020-03-18 | 株式会社Sumco | シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法 |
JP6878188B2 (ja) | 2017-07-26 | 2021-05-26 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの抵抗率測定方法 |
JP6988737B2 (ja) * | 2018-08-21 | 2022-01-05 | 株式会社Sumco | シリコンウェーハの製造方法及びシリコンウェーハ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2770091B2 (ja) * | 1991-11-22 | 1998-06-25 | コマツ電子金属株式会社 | シリコンウェハの処理方法 |
KR0139730B1 (ko) * | 1993-02-23 | 1998-06-01 | 사또오 후미오 | 반도체 기판 및 그 제조방법 |
JPH10150048A (ja) * | 1996-11-15 | 1998-06-02 | Sumitomo Sitix Corp | 半導体基板 |
JPH11312649A (ja) * | 1998-04-30 | 1999-11-09 | Nippon Asm Kk | Cvd装置 |
EP1087041B1 (en) | 1999-03-16 | 2009-01-07 | Shin-Etsu Handotai Co., Ltd | Production method for silicon wafer and silicon wafer |
JP2001217251A (ja) * | 1999-11-26 | 2001-08-10 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法 |
JP4605876B2 (ja) * | 2000-09-20 | 2011-01-05 | 信越半導体株式会社 | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 |
US6673147B2 (en) * | 2001-12-06 | 2004-01-06 | Seh America, Inc. | High resistivity silicon wafer having electrically inactive dopant and method of producing same |
DE60224099T2 (de) * | 2002-04-10 | 2008-04-03 | Memc Electronic Materials, Inc. | Silizium wafer und verfahren zur steuerung der tiefe einer defektfreien zone von einem silizium wafer mit idealem sauerstoffniederschlagverhalten |
JP2004006615A (ja) * | 2002-04-26 | 2004-01-08 | Sumitomo Mitsubishi Silicon Corp | 高抵抗シリコンウエーハ及びその製造方法 |
US6905771B2 (en) * | 2002-11-11 | 2005-06-14 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer |
US7803228B2 (en) * | 2003-10-21 | 2010-09-28 | Sumco Corporation | Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers |
JP5010091B2 (ja) * | 2003-11-13 | 2012-08-29 | 株式会社Sumco | 高抵抗シリコンウェーハ |
JP4604889B2 (ja) * | 2005-05-25 | 2011-01-05 | 株式会社Sumco | シリコンウェーハの製造方法、並びにシリコン単結晶育成方法 |
US7485928B2 (en) * | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
-
2003
- 2003-06-30 JP JP2004521140A patent/JP4970724B2/ja not_active Expired - Lifetime
- 2003-06-30 WO PCT/JP2003/008333 patent/WO2004008521A1/ja active Application Filing
- 2003-06-30 KR KR1020057000629A patent/KR100685161B1/ko active IP Right Grant
- 2003-06-30 US US10/519,837 patent/US7316745B2/en not_active Expired - Lifetime
- 2003-06-30 EP EP03741140.2A patent/EP1542269B1/en not_active Expired - Lifetime
- 2003-07-16 TW TW092119396A patent/TWI246543B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050035862A (ko) | 2005-04-19 |
EP1542269A1 (en) | 2005-06-15 |
KR100685161B1 (ko) | 2007-02-22 |
US7316745B2 (en) | 2008-01-08 |
TWI246543B (en) | 2006-01-01 |
EP1542269B1 (en) | 2016-10-05 |
EP1542269A4 (en) | 2008-03-05 |
US20050250349A1 (en) | 2005-11-10 |
TW200404924A (en) | 2004-04-01 |
JP4970724B2 (ja) | 2012-07-11 |
WO2004008521A1 (ja) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4970724B2 (ja) | 高抵抗シリコンウエーハの製造方法 | |
US7397110B2 (en) | High resistance silicon wafer and its manufacturing method | |
US7803228B2 (en) | Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers | |
KR100758088B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
KR102306730B1 (ko) | 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법 | |
US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
KR100319413B1 (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
US6878451B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
JP4013276B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JPH09199416A (ja) | 半導体基板とその製造方法 | |
WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
US6709957B2 (en) | Method of producing epitaxial wafers | |
JP2010062291A (ja) | 半導体基板及びその製造方法 | |
JP5211550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
JP2005175390A (ja) | Simox基板及びその製造方法 | |
JP2004087665A (ja) | 高抵抗シリコンウエーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090825 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091117 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091117 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091203 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4970724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |