KR20050035862A - 고저항 실리콘 웨이퍼 및 이의 제조방법 - Google Patents

고저항 실리콘 웨이퍼 및 이의 제조방법 Download PDF

Info

Publication number
KR20050035862A
KR20050035862A KR1020057000629A KR20057000629A KR20050035862A KR 20050035862 A KR20050035862 A KR 20050035862A KR 1020057000629 A KR1020057000629 A KR 1020057000629A KR 20057000629 A KR20057000629 A KR 20057000629A KR 20050035862 A KR20050035862 A KR 20050035862A
Authority
KR
South Korea
Prior art keywords
wafer
oxygen
heat treatment
silicon wafer
atoms
Prior art date
Application number
KR1020057000629A
Other languages
English (en)
Other versions
KR100685161B1 (ko
Inventor
사다미쓰신스케
다카세노부미쓰
다카오히로유키
스에오카고지
호라이마사타카
Original Assignee
스미토모 미츠비시 실리콘 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 미츠비시 실리콘 코포레이션 filed Critical 스미토모 미츠비시 실리콘 코포레이션
Publication of KR20050035862A publication Critical patent/KR20050035862A/ko
Application granted granted Critical
Publication of KR100685161B1 publication Critical patent/KR100685161B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

게터링능 및 경제성이 우수하며, 디바이스 메이커측에서 실시되는 회로형성용 열처리에서의 산소 도너의 발생을 효과적으로 억제할 수 있는, 고저항 실리콘 웨이퍼를 제조한다. 이를 실현하기 위해서, 비저항치가 100Ωcm 이상이고 탄소 농도가 5 ×1015 내지 5 ×1017atom/㎤의 탄소 도핑 고저항·고산소 실리콘 웨이퍼에 잔류 산소 농도가 Old-ASTM에서 6.5 ×1017atom/㎤ 이상이 되도록 1,100℃ 이상의 고온 열처리를 수행한다. 이러한 고온 열처리는 웨이퍼 표층부에 DZ 층을 형성하기 위한 OD 처리나 표층의 COP를 제거하기 위한 고온 어닐, SIM0X 웨이퍼 제조공정에 있어서의 BOX층 형성용의 고온 열처리 등으로 대용된다.

Description

고저항 실리콘 웨이퍼 및 이의 제조방법{High-resistance silicon wafer and process for producing the same}
본 발명은 고주파 통신 디바이스 또는 아날로그 ·디지탈 혼재 디바이스에 있어서의 지지 기판 등에 사용되는 고저항 실리콘 웨이퍼 및 이의 제조방법에 관한 것이다.
최근, 근거리 무선 LAN에 사용되는 고주파 통신 디바이스의 보급에 따라, 고저항 기판의 수요가 증대되고 있다. 고저항이 요구되는 RF(Radio Frequency: 고주파) 회로의 지지 기판에는, 종래는 GaAs 등의 화합물 반도체 기판이 사용되는 경우가 많았다. 그러나, 이러한 화합물 반도체 기판은 대단히 고가이다.
한편, 실리콘 CMOS는, 소비전력이 크고, RF 회로에는 부적당하다고 생각되고 있었지만, 최근 현저한 미세화나 설계의 진전에 의해서 RF 회로에도 적용 가능해져 왔다. 이로 인해, 초크랄스키법(CZ법)에 의한 고저항 결정을 사용한 경면 실리콘 웨이퍼나 SOI(Silicon On Insulater) 웨이퍼 등의 RF 특성이 우수하며 또한 경제성이 우수한 고저항 실리콘 웨이퍼가 GaAs 등의 화합물 반도체 기판을 대신하여 주목되고 있다.
또한 최근, 아날로그·디지탈 혼재 디바이스에 있어서의 기판 노이즈 내성의 향상이 요구되고 있고, 이러한 관점에서도 고저항 실리콘 웨이퍼의 제공이 요구되고 있다.
그러나, CZ법에 의한 실리콘 단결정의 제조에서는, 석영 루츠보(crucible)를 사용하여 결정을 육성하고 있기 때문에, 이러한 결정중에 산소가 과포화 상태로 함유되게 되어 당해 산소가 디바이스의 회로형성 공정의 열처리 과정에서 서멀도너(TD)나 뉴도너(ND)와 같은 산소 도너를 형성하기 때문에, 디바이스 메이커측에서 웨이퍼의 저항율이 불안정하게 변동된다고 하는 큰 문제가 있다.
도 1은 산소 도너가 웨이퍼의 저항율에 주는 영향을 도시하고 있다. 도판트가 첨가된 통상의 저저항 웨이퍼의 경우, 산소 도너가 웨이퍼의 저항율에 주는 영향은 경미하여 실제 제조상은 문제가 되지 않는다. 그러나, 도판트가 제한된 고저항 웨이퍼인 경우, n형이면 산소 도너의 증가에 따라 저항율이 격감한다. p형이면 산소 도너의 증가에 따라 초기에는 저항율이 격증하지만, 추가로 산소 도너가 계속 증가하면 p형이 n형으로 전환하여 저항율이 격감하게 된다.
이러한 산소 도너의 증가에 따르는 저항율의 현저한 변동 문제를 해결하기 위해서 통상적으로 MCZ법이나 내면 SiC 코트에 의해 산소의 용해를 억제한 특별한 루츠보를 사용하여 제조된 저산소 실리콘 웨이퍼를 사용하여 산소 도너의 형성을 억제하는 대책이 채택되지만, MCZ법이나 특별한 루츠보의 사용을 필요로 하는 저산소 실리콘 웨이퍼는 통상적인 CZ법에 의해 제조되는 비교적 산소 농도가 높은 범용의 실리콘 웨이퍼와 비교하여 비용이 높아지는 것을 피할 수 없다. 또한, 이러한 저산소화에도 기술적인 한계가 있으며, 일반적으로 6 ×1017atom/㎤ 이하는 곤란하며, 300mm의 웨이퍼에서는 8 ×1017atom/㎤ 정도가 한계로 되어 있다. 또한, 저산소 농도 실리콘 웨이퍼에서는 산소 농도의 감소에 의한 기계적 강도의 저하에 따르는 슬립 등의 문제가 있다.
이러한 문제를 해결하는 것을 목적으로 하여, 예를 들면, 문헌[참조: 국제 공개특허공보 제00/55397호]에는, CZ법에 의해 저항율이 100Ωcm 이상으로 초기격자간 산소 농도가 10 내지 25ppma[JEIDA](7.9 내지 19.8 ×1017atom/㎤[Old-ASTM]인 실리콘 단결정 로드를 육성하고, 당해 로드로부터 잘라낸 실리콘 웨이퍼에 산소 석출 열처리를 수행하여 웨이퍼 중의 잔류 격자간 산소 농도를 8ppma[JEIDA](6.4 ×1017atom/㎤〔Old-ASTM〕이하로 제한하는 기술이 기재되어 있다.
이러한 기술에 의하면, 초기 산소 농도가 높은 범용의 실리콘 웨이퍼를 사용함으로써, 초기 웨이퍼의 제조비용이 저렴해진다. 초기 산소 농도가 높은 범용의 실리콘 웨이퍼를 사용함에도 불구하고, 이러한 실리콘 웨이퍼에 산소 석출 열처리를 수행함으로써, 잔존 산소 농도는 낮아진다. 이로 인해, 디바이스 메이커측에서 실시되는 회로형성용 열처리에서의 산소 도너의 발생이 효과적으로 억제된다. 웨이퍼 중의 산소 농도를 저하시키는 과정에서, 다량의 산소 석출물(BMD)이 생성된다. 이로 인해, 웨이퍼의 게터링능(gettering performance)도 향상된다.
그러나, 문헌[참조: 국제 공개특허공보 제00/55397호]에 기재된 기술에서는, 고산소 농도의 고저항 초기 기판을 사용하여 다량의 산소 석출물(BMD)을 생성시키는 것과 이러한 다량의 산소 석출물(BMD)의 생성에 의해 제품 실리콘 웨이퍼의 잔류 산소 농도를 충분히 낮추는 것이 필수적이지만, 이들에 기인하여 이하의 문제가 발생한다.
첫번째로, 제품 실리콘 웨이퍼의 잔류 산소 농도를 낮추는 것은, 이러한 웨이퍼의 기계적 강도를 저하시키는 원인이 된다. 이것은, 열처리중에 웨이퍼 지지부 등에서 발생한 슬립 전위가 산소에 의해 고착되고, 그 결과, 슬립 길이가 산소 농도의 상승과 함께 저하되는[참조: M. Akatsuka et al., Jpn. J. Appl. Phys., 36 (1997) L1422] 것으로부터도 분명하다. 한편, 강도에 영향을 주는 인자로서 산소 석출물(BMD)이 있다. BMD의 강도에 주는 영향은 복잡하다. 예를 들면, 웨이퍼에 부가되는 열·자중응력(自重應力)이 그다지 크지 않은 경우는, 슬립 전위의 운동을 억제하고 강도를 향상시키지만[참조: 국제 공개특허공보 제00/55397호], 열·자중응력이 큰 경우에는, BMD 자체가 슬립 전위원이 되어, 강도가 저하되고 웨이퍼가 휘어질 위험성이 높다[참조: K. Sueoka. et al., Jpn. J. Appl. Phys, 36 (1997) 7095]. 실제 디바이스 공정에서 웨이퍼에 부가되는 열·자중응력은, 디바이스 구조나 열 시퀀스 등에 의존하며, 커지는 경우도 있을 것으로 예상된다. 이로 인해, 웨이퍼의 기계적 강도 유지의 관점에서는, 게터링에 필요한 BMD가 확보되어 있으면, 문헌[참조: 국제 공개특허공보 제00/55397호]에 기재된 바와 같은 BMD 과잉 생성에 의한 잔류 산소의 대폭적인 저하는 바람직하지 못하다.
두 번째 문제는 열처리 비용이다. 즉, 다량의 산소 석출물을 생성하기 위해서는, 고온에서 장시간 산소 석출핵 형성 열처리 및 산소 석출물 성장 열처리가 필요하다. 이로 인해 열처리 비용의 부피가 커지고, 초기 웨이퍼의 제조비용은 염가이지만, 최종 제품 웨이퍼의 가격은 비싸지게 된다.
본 발명의 목적은, 게터링능 및 경제성이 우수하며, 디바이스 메이커측에서 실시되는 회로 형성용 열처리에서의 산소 도너의 발생을 효과적으로 억제할 수 있고, 기계적 강도가 높은 고저항 실리콘 웨이퍼 및 이의 제조방법을 제공하는 것에 있다.
도 1은 산소 도너가 웨이퍼의 저항율에 주는 영향을 나타내는 그래프이다.
도 2는 탄소 도핑이 산소 도너의 생성에 미치는 영향을 나타내는 그래프이다.
도 3은 탄소 도핑품에 있어서 열처리의 유무가 산소 도너의 생성에 미치는 영향을 나타내는 그래프이다.
도 4는 (a) 내지 (c)는 탄소 도핑품에 있어서 열처리의 종류가 산소 도너의 생성에 미치는 영향을 나타내는 그래프이다.
도 5는 (a) 및 (b)는 탄소 도핑품에 있어서 잔존 산소 농도가 산소 도너의 생성에 미치는 영향을 나타내는 그래프이다.
도 6은 수소 어닐이 산소 도너 생성에 미치는 영향을 탄소 도핑 웨이퍼 및 탄소 도핑되지 않은 웨이퍼에 관해서 나타내는 그래프이다.
도 7은 탄소 도핑품의 열처리에 있어서 각종 비산화성 기체를 사용하였을 때의 온도 및 시간이 산소 도너 생성에 미치는 영향을 나타내는 그래프이다.
도 8은 SIMOX 웨이퍼 제조 공정에 있어서의 BOX층 형성 고온 열처리가 산소 도너 생성에 미치는 영향을 탄소 도핑 웨이퍼 및 탄소 도핑되지 않은 웨이퍼에 관해서 나타내는 그래프이다.
상기 목적을 달성하기 위해서, 본 발명자 등은 상기 문제의 원인이 산소 석출물(BMD)의 과잉생성, 및 이러한 과잉생성에 기인하는 제품 웨이퍼 중의 잔류 산소 농도의 현저한 감소에 있다고 판단하여 고저항 실리콘 웨이퍼에서의 산소 석출물(BMD)의 생성을 대신할 산소 도너 억제책에 관해서 검토하였다. 그 결과, 탄소 도핑이 산소 도너의 생성 억제, 특히 서멀도너의 억제에 효과적인 것, 탄소 도핑에 추가하여 열처리를 수행하면 서멀도너 및 뉴도너 등의 산소 도너의 생성이 보다 효과적으로 억제되는 것, 및 DZ 웨이퍼나 수소 어닐 웨이퍼, 또한 SIM0X나 적층(lamination) 등의 SOI 웨이퍼 등의 각종 웨이퍼를 제조하는 공정에서 일반적으로 사용되는 기존의 열처리의 대부분에서 산소 도너의 생성 억제에 효과적인 열처리를 겸용할 수 있는 것이 판명되었다.
탄소 도핑이 산소 서멀도너의 억제에 효과적인 것은, 저항율 100Ω 미만의 통상적인 저항 웨이퍼에서는 공지되어 있다[참조: A. B. Bean and R. C. Newman J. Phycs. Chem. Solids, 1972, Vol. 33, pp. 255-268]. 그러나, 통상적으로 저항 웨이퍼에서 산소 서멀도너의 생성을 억제하기 위해서는, 탄소량은 1 ×1018atom/㎤도 필요하게 된다. 이러한 고농도의 탄소 도핑은, CZ법에 의한 단결정 육성에서는, 유전위화(有轉位化)를 촉진시켜 단결정화를 곤란하게 하기 때문에, 현실적인 대책이라고는 할 수 없다. 그러나, 저항율 100Ω이상의 고저항 웨이퍼에서는 산소 서멀도너의 억제에 필요한 첨가량이 단결정화에 지장을 초래하지 않는 5 ×1015 내지 5 ×1017atom/㎤ 정도의 현실적인 레벨로까지 감소되는 것이 밝혀졌다.
그리고, 이러한 고저항 웨이퍼에 있어서의 적량의 탄소 도핑에 의하면, 디바이스 메이커측에서 실시되는 회로 형성용 열처리에서의 산소 도너의 발생이 효과적으로 억제됨으로써, 산소 석출물(BMD)의 과잉 생성이 불필요해지며 열처리 비용이 감소된다. 또한, 제품 웨이퍼 중의 잔류 산소 농도의 현저한 감소가 불필요해지며, 웨이퍼의 기계적 강도가 개선된다. 또한, 문헌[참조: M. Akatsuka and K. Sueoka, Jpn. J. Appln. Phys., 40 (2001) 1240]에 기재된 바와 같이, 적량의 탄소 도핑에 의해, 한층 더 기계적 강도의 개선이 일어나게 된다. 또한, 탄소 도핑에 의해 단결정 육성시의 전위 클러스터(cluster)의 발생이 억제됨으로써, 단결정 육성에서의 무결함 결정영역의 확대도 기대할 수 있다.
탄소 도핑이 산소 서멀도너의 생성 억제에 효과적인 이유는 이하와 같다고 생각된다. 또한, 고저항 웨이퍼에서 탄소 도핑량을 감소시킬 수 있는 이유는 이하와 같다고 생각된다. 또한, 탄소 도핑 하에서의 열처리에 의해 산소 도너의 생성이 억제되는 이유는 이하와 같다고 생각된다.
탄소 도핑이 산소 서멀도너의 생성 억제에 효과적인 이유는 완전히 해명되고 있지 않지만, 예를 들면, 문헌[참조: A. B. Bean and R. C. Newman J. Phycs. Chem. Solids, 1972, Vol. 33, pp. 255-268]에 의하면 하기와 같이 생각되고 있다. 산소 서멀도너는 산소원자가 4 내지 20개 집합한 On 클러스터이고, 400 내지 500℃에서 생성된다. 이러한 클러스터의 생성 초기에 탄소원자가 존재하면 전기적으로 불활성 서멀도너의 전구체인 O2 클러스터에 탄소가 포획되어 C-O2 클러스터가 생성된다. 이로 인해, 그 이후의 전기적으로 활성인 On(n≥ 4)클러스터의 생성이 억제된다.
또한, 수Ωcm 내지 수십Ωcm 정도의 통상 저항의 실리콘 웨이퍼에서는, 저항율의 변동에 의해서 산소 서멀도너의 생성을 검출하기 위해서는, 1014 내지 1016atom/㎤의 서멀도너의 생성이 필요하고, 이러한 밀도의 서멀도너의 생성을 억제하기 위해서는 1 ×1018atom/㎤ 정도의 고농도의 탄소가 필요하다. 그러나, 100Ωcm 이상의 고저항 실리콘 웨이퍼의 경우, 1014atom/㎤ 이하의 산소 도너의 생성으로 저항율이 변동하기 때문에, 이것을 억제하는 데 필요한 탄소 도핑량은 5 ×1015 내지 5 ×1017atom/㎤ 정도로 감소시킬 수 있다.
또한, 탄소 도핑된 100Ωcm 이상의 고저항 실리콘 웨이퍼에 1,100℃ 이상의 열처리를 수행하면, 산소 도너의 생성이 효과적으로 억제되는 것이 밝혀졌다. 이러한, 탄소 도핑 하에서의 1,100℃ 이상의 열처리에 의해, 산소 도너의 생성이 억제되는 이유는, 지금은 밝혀져 있지 않지만, 비교적 작은 사이즈의 산소 클러스터인 서멀도너나 600 내지 750℃의 열처리시에 생성되는 산소 석출물의 초기형태로 생각되고 있는 뉴도너가, 1,100℃ 이상의 열처리에 의해서 성장, 또는 분해되어 불활성화되기 때문이라고 추측된다.
본 발명의 고저항 실리콘 웨이퍼는 이러한 지견을 기초로 하여 완성된 것이며, 저향율이 100Ωcm 이상인 CZ 실리콘 웨이퍼로서, 당해 웨이퍼중의 탄소 농도를 5 ×1015 내지 5 ×1017atom/㎤로 한 것이다.
또한, 본 발명의 고저항 실리콘 웨이퍼의 제조방법은 저항율이 100Ωcm 이상이며, 탄소 농도가 5 ×1015 내지 5 ×1018atom/㎤인 실리콘 웨이퍼에 산소 도너의 생성 억제에 효과적인 열처리, 바람직하게는 1,100℃ 이상의 고온 열처리를 수행하는 것이다.
본 발명의 고저항 실리콘 웨이퍼에 있어서는, 웨이퍼중의 탄소 농도를 5 ×1015 내지 5 ×1017atom/㎤로 함으로써, 잔류 산소 농도를 높은 수준으로 유지하면서, 산소 서멀도너의 발생을 억제할 수 있고, 고농도의 잔류 산소 및 탄소 도핑에 의해 웨이퍼의 기계적 강도, 내 슬립성을 개선할 수 있다. 또한, 잔류 산소 농도에 영향받지 않는 적합한 산소 석출물(BMD)의 생성에 의해 우수한 게터링능을 확보할 수 있다.
웨이퍼 중의 탄소 농도가 5 ×1015atom/㎤ 미만이면, 산소 도너의 생성 억제효과가 불충분해진다. 또한, 5 ×1017atom/㎤를 초과하면, 결정 육성시에 유전위화될 우려가 있으며 단결정화가 곤란해진다. 특히 바람직한 탄소 농도는 5 ×1015 내지 3 ×1017atom/㎤이다.
바람직한 웨이퍼중의 잔류 산소 농도는 Old-ASTM에서 6.5 ×1017atom/㎤ 이상이다. 이것이 6.5 ×1017atom/㎤ 미만이면 기계적 강도의 저하를 초래한다. 잔류 산소 농도의 상한에 관해서는 특별히 규정하지 않지만, 산소 농도가 높아질수록 산소 석출이 현저하게 되어, 사용자측에서 실시되는 디바이스 열처리 조건에 따라, 산소 석출 과다에 의한 기판 표면으로의 결함발생이 우려되는 점이나, 후술하는 초기 산소 농도에 대한 제한 등의 점에서 25 ×1017atom/㎤ 이하가 바람직하다. 특히 바람직한 잔류 산소 농도는, 하한은 8 ×1017atom/㎤ 이상이고, 상한은 20 ×1017atom/㎤ 이하, 또한 16 ×1017atom/㎤ 이하이다.
본 발명의 고저항 실리콘 웨이퍼의 유형은 상관없다. 이의 유형을 예시하면 이하와 같다.
① 본 발명의 고저항 실리콘 웨이퍼에서는 게터링능을 확보하기 위해서, 적량의 산소 석출물이 효과적이지만, 이러한 산소 석출물은 한편에서, 디바이스 형성 공정에 있어서의 유해한 결함이 되는 경우도 있으며, 특히 웨이퍼 표층부에 존재하는 산소 석출물은, 디바이스 특성을 열화시키는 큰 원인이 된다. 이로 인해, 웨이퍼의 적어도 표층부에서 산소 석출물을 제거하는 것이 요망된다. 이러한 관점에서, 웨이퍼 표면에서 적어도 5㎛ 이상의 깊이에 걸쳐 DZ(Denuded Zone)층이 형성된 DZ 웨이퍼에 본 발명은 적용 가능하다.
DZ 층의 형성은, 산소 외방 확산열처리[OD(Oxygen Out-Diffusion)처리]에 의해 실시할 수 있다. OD 처리조건으로서는 1,100 내지 1,350℃ ×1 내지 5시간이 바람직하다. 이러한 OD 처리는, 1,100℃ 이상의 고온이기 때문에, 산소 도너의 생성 억제에 효과적인 열처리를 겸할 수 있다. 또한, OD 처리에서의 기체 대기의 선택에 의해, 결정성장 과정에서 생기는 COP〔Crystal Originated Particle: 공공(空孔)의 집합체에서(111) 면으로 둘러싸인 보이드 결함〕등의 grown-in 결함을 웨이퍼 표층부에서 배제할 수 있다.
즉, OD 처리에서의 기체 대기로서는, 질소기체, 산소기체, 수소기체, 아르곤기체 등이 있다. 이러한 OD 처리 대기중, 수소기체, 아르곤기체 또는 이들의 혼합기체 대기에서는, 웨이퍼 표층부에서 COP를 배제할 수 있다. 이것은, COP 프리가 아닌 웨이퍼에는 효과적인 조작이다.
덧붙여 말하자면, 여기에 있어서의 DZ 층은, 건조산소 대기중에 있어서 1,000℃ × 16시간의 열처리 후, 웨이퍼를 벽개하여, 선택 에칭액[HF: HNO3: CrO3: Cu(NO3)2: H2O: CH3COOH = 1,200cc: 600cc: 250g: 40g: 1,700cc: 1,200cc]으로 웨이퍼 벽개면을 2㎛ 에칭하여, 광학현미경으로 웨이퍼 표면에서 1점째의 에치 피트(etch pit)까지의 거리로 규정된다.
② OD 처리와 유사한 열처리로서 램프 어닐 처리라고도 불리는 고속승온·고속강온의 RTA(Rapid Thermal Anneal)처리가 있다. 이러한 처리를 받은 웨이퍼에도 본 발명은 효과적이며, 또한, 이러한 처리는, 온도에 따라서는 산소 도너의 생성 억제에 효과적인 열처리를 겸할 수 있다.
③ 이러한 열처리와는 별도로, 게터링능을 확보하기 위해서, 산소 석출물을 적극적으로 만들어 넣은 IG(Intrinsic Getterring)처리도 실시되는 경우가 있다. IG 처리는 산소 석출핵 형성 열처리이지만, 여기에 계속해서 산소 석출물 성장 열처리가 실시되는 경우도 있다. 산소 석출물 성장 열처리는, 웨이퍼중의 산소를 산소 석출물 성장으로서 소비시키는 열처리이기 때문에, 산소 도너의 생성 억제에 효과적이다. 단지, 웨이퍼중의 산소 농도가 6.5 ×1017atom/㎤ 미만이 되지 않도록 유의할 필요가 있다.
④ 동일한 관점에서, 웨이퍼 표면상에 애피택셜 층을 형성한 애피택셜 웨이퍼에 본 발명은 효과적이다. 애피택셜 웨이퍼의 제조에서는, 약 1,100℃ 전후의 애피택셜 성장처리 및 애피택셜 성장처리에 선행하는 1,100℃ 이상의 수소 베이크 처리가 실시된다. 이러한 고온 열처리도, 산소 도너의 생성 억제에 효과적인 열처리를 겸할 수 있다.
⑤ 동일한 관점에서, SOI 웨이퍼의 베이스 웨이퍼에 본 발명은 효과적이다. SOI 웨이퍼는, 적층형이라도 SIM0X형이라도 양호하다. 적층형 웨이퍼의 제조에서는, 적층 공정에서 1,100℃ 이상의 고온 열처리가 실시된다. 이러한 고온 열처리도, 산소 도너의 생성 억제에 효과적인 열처리를 겸할 수 있다. 한편, SIM0X형의 제조에서는, 산소 이온 주입 후에 BOX층을 형성하기 위한 1,100℃ 이상의 고온 열처리가 실시된다. 이러한 고온 열처리도, 산소 도너의 생성 억제에 효과적인 열처리를 겸할 수 있다.
⑥ 이상은 웨이퍼 두께 방향의 결함분포에 착안하였지만, 웨이퍼 직경방향의 결함분포에 의해서도 웨이퍼를 분류할 수 있다. 결정인상(引上)공정에서의 조작 등에 의해 결정직경방향 전역에서 대형 COP나 전위 클러스터 등의 Grown-in 결함을 배제한 무결함 결정으로부터 수득한 COP 프리 웨이퍼에 본 발명이 효과적인 것 외에, 직경방향중 적어도 일부에 COP가 존재하는 통상적인 웨이퍼에도 본 발명은 효과적이다.
⑦ COP 프리 웨이퍼에 관해서는, OD 처리 부분에서도 언급했지만, 무결함 결정으로부터 수득한 COP 프리 웨이퍼 뿐만 아니라, 비산화성 기체 대기중에서의 1,100℃ ×1시간 이상의 열처리에 의해, 표층부에서 COP를 제거한 COP 프리의 어닐 웨이퍼에도 본 발명은 효과적이다. 여기에 있어서의 어닐도, 산소 도너의 생성 억제에 효과적인 열처리를 겸할 수 있다. 또 COP 프리란, 구체적으로는, 웨이퍼 표면상에서 관찰되는 0.12㎛ 사이즈 이상의 LPD(Light Point Defect)의 밀도가 0.2개/㎡ 이하로 제어된 상태를 말한다.
본 발명의 고저항 실리콘 웨이퍼의 제조방법에 있어서는, 웨이퍼중의 탄소 농도를 5 ×1015 ×1017atom/㎤로 함으로써, 잔류 산소 농도를 높은 수준으로 유지하면서, 산소 도너의 생성 억제, 특히 서멀도너의 억제에 효과적이다. 또한, 탄소 도핑에 가하여 1,100℃ 이상의 열처리를 수행하면 서멀도너 뿐만 아니라 뉴도너의 생성도 효과적으로 억제되어, 이들 양면에서 저항율을 안정시킬 수 있다.
실리콘 웨이퍼중의 초기 산소 농도(열처리전의 산소 농도)는, 잔류 산소 농도가 Old-ASTM에서 6.5 ×1017atom/㎤ 이상이 되는 범위내에서 BMD의 생성량을 고려하여 선택된다. 정량적으로는, BMD를 생성시키지 않는 경우가 있는 것을 고려하여 8 ×1017atom/㎤ 이상이 바람직하고, 10 ×1017atom/㎤ 이상이 특히 바람직하다. 초기 산소 농도의 상한에 관해서는, 산소의 고용한의 관점, 하기의 과잉 산소 석출의 관점 등에서, 25 ×1017atom/㎤ 이하가 바람직하고, 20 ×1017atom/㎤ 이하, 또한 18 ×1017atom/㎤ 이하가 특히 바람직하다. 산소 농도가 극단적으로 높으면, 산소 석출이 지나치게 일어나기 때문에, 산소 석출물이나 적층결함, 전위 등의 2차 결함이 웨이퍼 표층의 디바이스 활성층에 발생하여 디바이스 특성을 열화시킨다. 그러나, 한편 산소석출처리를 실시하지 않은 경우도 있으며, 상한은 25 ×1017atom/㎤까지 허용된다.
열처리 후의 잔류 산소 농도에 관해서는, 전술한 이유에 의해 Old-ASTM으로 6.5 ×1017atom/㎤ 이상, 25 ×1017atom/㎤ 이하가 바람직하다. 이 경우도, 산소 석출을 문제삼지 않는 사용자가 있어 상한은 25 ×1017atom/㎤까지 허용된다.
CZ 실리콘 웨이퍼는, 이러한 유형으로 고유의 여러 가지의 열처리를 받는다. 이러한 기존 열처리, 예를 들면, DZ 층을 형성하기 위한 산소 외방 확산열처리나 RTA처리, SIMOX 열처리, 적층 열처리, COP 제거어닐 등의 웨이퍼 유형으로 고유의 기존처리가, 산소 도너의 생성 억제에 효과적인 열처리를 겸용할 수 있는 것은 상기한 바와 같다.
또한, 웨이퍼 유형으로 고유의 기존 열처리 외에, 산소 도너의 생성 억제에 효과적인 전용처리도 효과적이다. 또한, 산소 석출물을 생성하기 위한 산소 석출핵 형성 열처리 또는 산소 석출물 성장 열처리를 전용 또는 겸용으로 실시하는 것도 가능하다.
산소 외방 확산열처리로서는 1,100 내지 1,350℃ ×1 내지 5시간이 바람직하다. 이러한 산소 외방 확산열처리에 의해, 웨이퍼 표층부가 저산소화되고, 산소 석출물의 형성 성장이 저지됨으로써, DZ 층이 형성된다. 또한, 산소 도너의 생성이 억제된다.
SIM0X 웨이퍼의 제조에서의 BOX층을 형성하기 위한 고온 산화열처리는, 통상적으로 1,250 내지 1,400℃ ×1 내지 20시간이다. 열처리 대기는 산소기체, 아르곤기체, 또는 이들의 혼합기체이다.
적층 웨이퍼의 제조에서는, 지지 기판의 표면에 원하는 막 두께로 열산화막을 형성한 후, 이러한 지지 기판과 활성층 기판의 적층을 목적으로 하여 1,100℃ 이상의 온도에서 산화처리를 실시한다. 이러한 열처리도 산소 도너의 생성 억제에 효과적이다.
COP 제거어닐에 관해서는, 비산화성 기체 대기중에서의 1,100℃ 이상의 온도 ×1시간 이상의 열처리이면 충분히 COP를 소멸시킬 수 있으며, 산소 도너의 생성 억제에 효과적인 열처리도 겸할 수 있다. 구체적으로는, 열처리 대기로서는 수소기체 대기 또는 아르곤기체 대기 또는 이들의 혼합기체 대기가 바람직하고, 열처리 조건으로서는 1,150 내지 1,200℃ ×1 내지 5시간의 범위내가 바람직하다. 1,100℃ 미만 및 1시간 미만에서는 충분한 산소 도너의 억제효과는 수득되지 않으며, 1,350℃를 초과하는 온도에서는 슬립 전위의 발생을 유발시켜 생산성 향상의 관점에서는 5시간 이내의 열처리로 고정시키는 것이 바람직하다.
게터링능을 확보하기 위한 IG 처리중, 산소 석출핵 형성 열처리의 조건으로서는 비교적 저온의 550 내지 950℃ ×1 내지 16시간이 바람직하고, 산소 석출물 성장 열처리 조건으로서는 고온의 900 내지 1,100℃ ×1 내지 20시간이 바람직하다. 후자의 산소 석출물 성장 열처리는, 산소 도너의 생성 억제에 효과적이다.
이와 같이, 본 발명의 고저항 실리콘 웨이퍼는, 탄소 도핑에 의해 산소 서멀도너의 생성을 억제할 수 있지만, 웨이퍼 유형으로 고유의 각종 열처리를 이용함으로써, 많은 종류의 웨이퍼에서는 각별한 조작 없이, 보다 효과적으로 산소 도너의 생성을 억제할 수 있다. 따라서, 실질적으로는 탄소 도핑만으로 서멀도너 및 뉴도너의 생성을 억제할 수 있고, 산소 도너의 생성에 의한 불안정한 저항율의 저하를 매우 경제적으로 방지할 수 있다.
이하에 본 발명의 제1 실시형태 내지 제4 실시형태를 설명한다.
(실시형태 1: DZ 웨이퍼)
제1 단계로서, 통상적인 CZ법에 의해 고산소·고저항의 탄소 도핑 실리콘 단결정을 육성한다. 제2 단계로서, 실리콘 단결정으로부터, 예를 들면, 산소량 10 내지 18 ×1017atom/㎤, 탄소량 5 ×1015 내지 5 ×1017atom/㎤로, 고저항(100Ωcm 이상)의 초기 기판을 채취한다.
제3 단계로서, 초기 기판에 1,100 내지 1,200℃ ×1 내지 4시간의 OD 처리를 실시한다. OD 처리에 의해, 후술하는 열처리에 의한 웨이퍼 표면근방으로의 산소 석출물(BMD)의 형성이 저지된다. 이에 의해, 제품 웨이퍼의 표면에서 적어도 5㎛ 이상의 깊이에 걸쳐 DZ(Denuded Zone)층을 형성한다.
이러한 OD 처리는, 질소기체와 산소기체의 혼합기체 대기에서 실시할 수 있다. 또한, 수소기체 대기중에서 실시할 수 있다. 또한, 아르곤기체 대기중에서 실시할 수 있다. 또한, 수소와 아르곤의 혼합기체 대기중에서 실시할 수 있다.
제4 단계로서, 이상과 같이 초기 기판에 산소 석출핵 형성 열처리를 550 내지 950℃ ×1시간 이상의 조건으로 실시한다. 바람직하게는 700℃ 이상에서 실시한다. 이어서, 산소 석출물 성장 열처리로서, 900 내지 1,100℃ ×1시간 이상의 열처리를 수행한다.
제4 단계에서의 열처리에 의해, 100Ωcm 이상의 고저항 실리콘 웨이퍼의 내부에 산소 석출물(BMD)이 1 ×104개/㎠ 이상의 밀도로 형성된다. 그리고, 웨이퍼 중의 산소 농도는, 예를 들면, 6.5 ×1017atom/㎤ 이상, 16 ×1017atom/㎤ 이하로 감소된다.
이렇게 해서 제조된 실리콘 웨이퍼 제품이 디바이스 메이커로 출하된다. 이 제품의 특징은 이하와 같다.
첫 번째로, 산소 농도가 비교적 높은 범용의 실리콘 웨이퍼를 초기 기판으로 하기 때문에 경제성이 우수하다. 두 번째로, 웨이퍼 표층부에서 산소 석출물이 배제되어 있기 때문에, 디바이스 특성이 우수하다. 세 번째로, 웨이퍼 내부에 대형 산소 석출물(BMD)이 고밀도로 형성됨으로써 게터링능이 우수하다. 네 번째로, 최종 산소 농도가 비교적 높고, 탄소가 도핑되어 있기 때문에 기계적 강도 및 내슬립성이 우수하다. 다섯 번째로, 탄소 도핑에 의한 산소 서멀도너의 억제작용 및 웨이퍼 제조공정에서 받은 각종 고온 열처리에 의한 산소 도너의 억제작용으로 인해, 최종 산소 농도가 비교적 높은 수준임에도 불구하고, 디바이스 메이커측에서 실시되는 회로형성용 열처리에서의 산소 도너의 발생에 의한 저항치의 불안정한 변동이 회피된다.
또한, OD 처리에서의 대기로서 수소기체, 아르곤기체를 선택한 것에서는, grown-in 결함의 축소, 또한 소멸도 가능하며, 웨이퍼 표면상에서 관찰되는 0.12㎛ 사이즈 이상의 LPD(Light Point Defect)의 밀도를 0.2개/㎠ 이하로 감소시킬 수 있다.
(실시형태 2: 애피택셜 웨이퍼)
제1 단계로서, 통상적인 CZ법에 의해 고산소·고저항의 탄소 도핑 실리콘 단결정을 육성한다. 제2 단계로서, 이러한 실리콘 단결정으로부터, 예를 들면, 산소량 10 내지 18 ×1017atom/㎤ 이상, 탄소량 5 ×1015 내지 5 ×1017atom/㎤로, 고저항(100Ωcm 이상)의 초기 기판을 채취한다.
제3 단계로서, 초기 기판에 1,100 내지 1200℃ ×1 내지 4시간의 OD 처리를 실시한다. 제4 단계로서, 산소 석출핵 형성 열처리를 550 내지 950℃ ×1시간 이상의 조건으로 실시한다. 제5 단계로서, 산소 석출핵 형성 열처리, 산소 석출물 성장 열처리로서, 900 내지 1,100℃ ×1시간 이상의 열처리를 수행한다.
제6 단계로서, 제2 단계까지의 처리, 제3 단계까지의 처리, 제4 단계까지의 처리, 또는 제5 단계까지 처리한 각 기판에, 약 1,180℃의 수소 베이킹 처리 후, 약 1130℃의 온도에서 애피택셜 층 두께 5㎛의 애피택셜 성장처리를 실시한다.
이렇게 해서 제조된 애피택셜 실리콘 웨이퍼 제품의 특징은 이하와 같다.
TD(서멀도너) 및 ND(뉴도너) 등의 산소 도너의 형성이 억제되어 있는지 여부를 조사하기 위해서, 각각의 웨이퍼에 400℃ ×2시간의 서멀도너 생성 열처리 및 750℃ ×8시간의 뉴도너 생성 열처리를 수행하였다. 어떤 단계에서 애피택셜 층을 성장시킨 웨이퍼도 산소 도너의 형성은 확인되지 않는다.
특히, 제2 단계 다음에 애피택셜 층을 성장시킨 웨이퍼는, 가장 저렴하여 경제성이 우수하며, 디바이스공정의 열처리를 거쳐도 산소 도너 발생에 의한 저항율 변동이 없는 애피택셜 실리콘 웨이퍼로서 효과적이다.
또한, 제3 단계 다음에 애피택셜 층을 성장시킨 웨이퍼는, 기판 표면의 산소가 외방으로 확산되고 있기 때문에, 애피택셜 성장처리중 또는 디바이스공정의 열처리에 있어서 기판 표면부에 BMD가 석출되지 않는 점에서, BMD 석출에 기인하는 애피택셜 층으로의 결함 발생이 없는 고품질의 애피택셜 실리콘 웨이퍼로서 효과적이다.
또한, 제4 단계에서 애피택셜 층을 성장시킨 것은 DZ 층도 형성되며, 산소 석출핵도 웨이퍼 내부에 충분히 존재하고 있는 점에서, 고온에서 장시간의 열처리를 포함하는 디바이스공정에 채용한 경우에는, 디바이스공정의 열처리에 의해서 충분한 산소 석출물의 성장을 기대할 수 있고 게터링능이 우수한 애피택셜 실리콘 웨이퍼로서 효과적이다.
또, 제5 단계에서 애피택셜 층을 성장시킨 웨이퍼에서는, DZ 층도 확보되며, BMD도 이미 충분히 성장하고 있기 때문에, 디바이스 공정의 초기 단계에서 충분한 게터링능을 발휘하는 애피택셜 실리콘 웨이퍼로서 효과적이다.
그리고, 상술한 각 단계후에 애피택셜 성장을 실시한 웨이퍼는, 어느 것이나 디바이스 메이커측에서 실시되는 회로형성용 열처리에서의 산소 도너의 발생에 의한 저항치의 변동을 회피할 수 있는 것은 말할 필요도 없다.
(실시형태 3: SIMOX 웨이퍼)
제1 단계로서, 통상적인 CZ법에 의해 고산소·고저항의 탄소 도핑 실리콘 단결정을 육성한다. 제2 단계로서, 이러한 실리콘 단결정으로부터, 예를 들면, 산소량 10 내지 18 ×1017atom/㎤ 이상, 탄소량 5 ×1015 내지 5 ×1017atom/㎤로, 고저항(100Ωcm 이상)의 초기 기판을 채취한다.
제3 단계로서, 산소 이온을 30 내지 200keV로 가속하여, 이것을 초기 기판의 표면측에서 약 1018atom/㎤의 밀도로 이온 주입한다. 제3 단계에서 수득된 기판에 제4 단계로서 1,250 내지 1,400℃ ×1 내지 20시간의 열처리를 산소기체, 아르곤기체 또는 이들의 혼합기체 중에서 실시하여 기판 내부에 BOX층(매립 산화막층)을 형성한다.
이렇게 해서 제조된 SIM0X 웨이퍼 제품의 특징은 이하와 같다.
산소 농도가 비교적 높은 범용의 실리콘 웨이퍼를 초기 기판으로 하기 때문에 경제성이 우수하다. 최종 산소 농도가 비교적 높고, 또한 탄소가 도핑되어 있기 때문에 기계적 강도 및 내슬립성이 우수하다. 탄소 도핑에 의한 산소 서멀도너의 억제작용 및 웨이퍼 제조공정에서 받은 각종 고온 열처리에 의한 산소 도너의 억제작용으로 인해, 최종 산소 농도가 비교적 높은 수준임에도 불구하고, 디바이스 메이커측에서 실시되는 회로형성용 열처리에서의 산소 도너의 발생에 의한 저항치의 불안정한 변동이 회피된다.
(실시형태 4: 적층 웨이퍼)
제1 단계로서, 통상적인 CZ법에 의해 고산소·고저항의 탄소 도핑 실리콘 단결정을 육성한다. 제2 단계로서, 이러한 실리콘 단결정으로부터, 예를 들면, 산소량 10 내지 18 ×1017atom/㎤ 이상, 탄소량 5 ×1015 내지 5 ×1017atom/㎤로 고저항(100Ωcm 이상)의 초기 기판을 채취한다.
제3 단계는, 적층 SOI 웨이퍼의 제조방법에 의존하지만 일련의 웨이퍼 제조공정에서 약 1,000℃의 열처리를 산소 대기중에서 실시하여 초기 기판의 표면에 BOX 산화막이 되는 열산화막을 형성한다
제4 단계로서, 이상과 같이 초기 기판을 지지 기판으로 하여, 활성층이 되는 다른 기판과 약 1,150℃의 열처리로 적층시킨다. 또, 두꺼운 막의 SOI 웨이퍼를 제조하는 경우에는, 활성층이 되는 다른 기판도 지지 기판과 동일한 탄소 도핑된 고저항 실리콘 기판을 사용할 수 있다.
제5 단계로서, 활성층측 웨이퍼를 두께 0.5㎛까지 연마·에칭한다.
이렇게 해서 제조된 적층 SOI 웨이퍼 제품의 특징은 이하와 같다.
산소 농도가 비교적 높은 범용의 실리콘 웨이퍼를 초기 기판으로 하기 때문에 경제성이 우수하다. 최종 산소 농도가 비교적 높고 탄소가 도핑되어 있기 때문에 기계적 강도 및 내슬립성이 우수하다. 실시되는 각종 고온 열처리에 의한 산소 도너의 억제작용으로 인해, 최종 산소 농도가 비교적 높은 수준임에도 불구하고, 디바이스 메이커측에서 실시되는 회로형성용 열처리에서의 산소 도너의 발생에 의한 저항치의 불안정한 변동이 회피된다.
다음에, 본 발명의 실시예를 나타내어 비교예와 대비함으로써 본 발명의 효과를 밝힌다.
(실시예 1)
CZ법에 의해 육성된 실리콘 단결정으로부터 다음 두 종류의 8인치 샘플 웨이퍼를 잘라내었다. 제1 샘플 웨이퍼는, P형으로 저항율이 1,00OΩcm, 산소 농도가 15 ×1017atom/㎤의 탄소 도핑되지 않은 제품이다. 제2 샘플 웨이퍼는, p형으로 저항율이 1,00OΩcm, 산소 농도가 15 ×1017atom/㎤, 탄소 농도가 1 ×1016atom/㎤의 탄소 도핑품이다.
양웨이퍼에 650℃ ×30분의 산소 도너 소거 열처리(DK 처리)를 실시한 후, 다음 3개 패턴의 열처리를 수행하였다. 제1 패턴에서는, 3%의 산소를 포함하는 질소 대기중에서의 1,150℃ ×3.5시간의 OD 처리만을 실시하였다. 제2 패턴에서는, 이러한 OD 처리 후에, 산소 석출핵 형성 열처리로서 3%의 산소를 포함하는 질소 대기중에서 700℃ ×1 내지 8시간 또는 750℃ ×2 내지 16시간의 등온열처리를 수행하였다. 제3 패턴에서는, 이러한 등온열처리 후에, 추가로 산소 석출물 성장 열처리로서 질소 대기중에서 1,000℃ ×16시간의 고온 열처리를 수행하였다.
탄소 도핑되지 않은 웨이퍼 및 탄소 도핑 웨이퍼에 DK 처리한 채로(후의 열처리를 수행하지 않음), 질소 대기중에서 400℃ ×1 내지 4시간의 서멀도너 생성 열처리를 수행하였다. 열처리 후에 산소 도너 밀도를 측정하였다. 측정은 사방침법을 사용하여 저항율을 측정하고, DK 처리 후의 저항율과의 차이에서 산소 도너량을 계산하여 구하여 실시하였다. 측정결과를 도 2에 도시한다. 탄소 도핑에 의해서만 산소 도너의 생성이 억제되는 것을 알 수 있다. 특히, 400℃ ×2시간까지는, 탄소 도핑되지 않은 웨이퍼와 비교하여 탄소 도핑 웨이퍼에서의 산소 도너의 생성이 억제되는 것을 알 수 있다.
탄소 도핑 웨이퍼에 대하여 제2 패턴의 열처리를 수행한 후의 결과를 도 3에 도시한다. 700℃ ×1 내지 8시간 또는 750℃ ×2 내지 16시간의 등온열처리는, 산소 석출핵 형성 열처리이지만, 한편으로는 뉴도너 생성 열처리이기도 하다. 1,150℃ ×3.5시간의 OD 처리를 받으면, 등온열처리 후에도 산소 도너의 발생이 억제된다.
탄소 도핑 웨이퍼에 대하여 제1 패턴, 제2 패턴 및 제3 패턴의 각 열처리를 수행한 후, 각각에 질소 대기중에서 400℃ ×1 내지 4시간의 서멀도너 생성 열처리를 수행하였다. 서멀도너 생성 열처리 후에 산소 도너 밀도를 측정한 결과를 도 4(a) 내지 (c)에 도시한다.
도 4(a) 또는 도 4(b)와 도 2의 비교로부터 알 수 있는 바와 같이, 1,150℃ ×3.5시간의 OD처리, 또는 그 후의 750℃의 산소 석출핵 생성처리에 의해, 400℃ ×2시간까지 산소 도너의 생성이 보다 억제되는 것을 알 수 있다. 도 4(c)로부터는, 산소 석출물 성장 열처리로서의 1,000℃ ×16시간의 고온 열처리가 산소 도너의 생성 억제에 더욱 효과적인 점, 및 이러한 유효성은 잔존 산소 농도의 영향을 받지 않음을 알 수 있다.
참고로, 탄소 도핑되지 않은 웨이퍼에 제3 열처리를 수행하였을 때의 결과를 도 5(a) 및 (b)에 도시한다. 도 5(a)에 도시하는 바와 같이, OD 처리를 실시한 경우, 등온열처리에서의 처리시간이 연장되더라도 잔존 산소 농도는 충분히 저하되지 않으며, 산소 서멀도너의 생성을 억제하는 것은 곤란하였다. 또한, 도 5(b)에 도시하는 바와 같이, OD 처리하지 않은 경우에는, 등온열처리의 처리시간을 연장함에 따라 잔존 산소 농도가 저하되어(산소 석출물이 증가하여), 이와 함께 산소 도너의 생성이 억제되지만, 도 4(c)에 도시한 탄소 도핑만큼의 효과는 수득되지 않는다. 또한, 이러한 OD 처리가 없는 열처리에서는 DZ 층이 형성되지 않기 때문에, 디바이스에 적용할 수 없다.
OD 처리를 포함하는 열처리에 의한 산소 석출물의 생성에 의해서, 도 4(c)에 도시하는 탄소 도핑 효과와 동등한 효과를 수득하기 위해서 초기 산소 농도가 15 ×1017atom/㎤의 탄소 도핑되지 않은 웨이퍼에 OD 처리 + 700℃ ×64시간 + 1,000℃ ×16시간의 열처리를 수행하였지만, 잔존 산소 농도는 12 ×1017atom/㎤으로밖에 저하되지 않으며, 산소 서멀도너의 생성을 충분히 억제할 수 없었기 때문에, 추가로 장시간의 비현실적인 열처리가 필요해진다.
디바이스 공정에 있어서는, Al 또는 Cu 등의 금속 배선 공정 후에 400℃ 또는 350℃에서 30분 정도의 소결(sinter) 열처리가 실시된다. 이러한 금속 배선은 수층으로 적층되어 각 층마다 상기의 열처리가 실시된다. 이로 인해, 400℃에서 2시간 정도의 열처리가 실시되더라도, 100Ωcm 이상, 보다 바람직하게는 1,00OΩcm 이상의 저항율이 유지될 필요가 있다. 4탐침 측정에는 측정오차가 있으며 DK 처리후의 p형의 경우, 저항치보다 낮은 값이 나오는 경우도 있다. 이러한 격차는 도너량으로 하여 5 ×1012atom/㎤ 이내이다.
(실시예 2)
CZ법에 의해 육성된 실리콘 단결정으로부터 다음 5종류의 8인치 샘플 웨이퍼를 잘라내었다. 제1 샘플 웨이퍼는 P형으로 저항율이 1,00OΩcm, 산소 농도가 15 ×1017atom/㎤의 탄소 도핑되지 않은 제품이다. 제2 내지 제5의 샘플 웨이퍼는 P형으로 저항율이 1,00OΩcm, 산소 농도가 15 ×1017atom/㎤이고, 탄소 농도가 5 ×1015, 1 ×1016, 5 ×1016, 1 ×1017atom/㎤인 탄소 도핑품이다.
이러한 웨이퍼에 650℃ ×30분의 산소 도너 소거 열처리(DK 처리)를 실시한 후, 3%의 산소를 포함하는 질소 대기중에서 1,150℃ ×3.5시간의 OD 처리를 실시하고, 추가로 산소 석출핵 형성 열처리로서 3%의 산소를 포함하는 질소 대기중에서 탄소 도핑되지 않은 웨이퍼에는 700℃ ×8시간, 탄소 도핑 웨이퍼에는 750℃ ×2시간의 등온열처리를 수행하며, 추가로 산소 석출물 성장 열처리로서 질소 대기중에서 1,000℃ ×16시간의 고온 열처리를 수행하였다.
이러한 DZ-IG 처리 웨이퍼에, 질소 대기중에서 400℃ ×4시간의 산소 서멀도너 생성 열처리를 수행하였다. 열처리 후의 각 웨이퍼의 저항율 측정의 결과로부터 산소 도너의 생성량을 산출하였다. 탄소 도핑 웨이퍼의 경우에는, 저항율의 변동은 작고, 산소 도너의 생성량은 허용치 이내였지만, 탄소 도핑되지 않은 웨이퍼의 경우에는, 허용치를 넘어 산소 도너가 생성되었다. 이러한 결과로부터, 탄소 농도는 5 ×1015atom/㎤ 이상이 산소 도너의 생성 억제에 효과적인 것을 알 수 있다.
(실시예 3)
CZ법에 의해 육성된 실리콘 단결정으로부터 다음 2종류의 8인치 샘플 웨이퍼를 잘라내었다. 제1 샘플 웨이퍼는 P형으로 저항율이 1,00OΩcm, 산소 농도가 15 ×1017atom/㎤의 탄소 도핑되지 않은 제품이다. 제2 샘플 웨이퍼는, P형으로 저항율이 100OΩcm, 산소 농도가 15 ×1017atom/㎤, 탄소 농도가 1 ×1016atom/㎤의 탄소 도핑품이다.
이러한 웨이퍼에 수소 대기중에서 1,200℃ ×1시간의 수소 어닐을 실시하였다. 어닐 직후 및 질소 대기중에서 400℃ ×4시간의 서멀도너 생성 열처리 후의 저항율의 측정으로부터 산소 도너량을 구하였다. 수득한 산소 도너량을 도 6에 도시한다. 어닐 직후에는 양웨이퍼 모두 저항율의 변동은 작으며 허용치 이하의 산소 도너의 생성량이었다. 400℃ ×4시간의 열처리 후, 탄소 도핑 웨이퍼중의 산소 도너의 생성량은 역시 허용량 이하였지만, 탄소 도핑되지 않은 웨이퍼의 경우는 허용량 이상이었다. 이로부터, 탄소 도핑 웨이퍼에 대하여 기존의 수소 어닐의 열처리가 산소 도너의 생성 억제에 효과적인 열처리를 겸하는 것을 알 수 있다.
또한, 수소 어닐의 효과적인 온도·시간을 파악하기 위해서, 탄소 도핑 웨이퍼에 800 내지 1,150℃ ×1 내지 4시간의 수소 어닐을 실시하였다. 또한, 수소 기체 대기 이외에 아르곤기체 대기 및 아르곤기체와 수소기체의 혼합기체 대기중에서 1200℃ ×1시간의 열처리도 실시하였다. 사용한 웨이퍼는 어느 쪽도 제2 샘플 웨이퍼이다. 열처리 후, 각 웨이퍼에 대하여, 질소 대기중에서 또한 400℃의 온도보다도 더욱 산소 도너가 생기기 쉬운 450℃의 온도에서, 산소 도너 생성 열처리를 1, 2, 4시간으로 시간을 변화시켜 실시하였다. 열처리 후의 각 웨이퍼의 저항율을 측정하여, 측정결과로부터 발생한 산소 도너량을 구하였다. 수득한 산소 도너량을 도 7에 도시한다.
도 7로부터 밝혀지는 바와 같이, 1,000℃ ×1시간까지의 열처리에서는, 허용량을 넘어 산소 도너가 발생하였지만, 1,100℃ 이상 ×1시간 이상에서는, 발생한 산소 도너량은 허용량 이하이었다. 또한, 아르곤기체 대기 및 아르곤기체와 수소기체의 혼합기체 대기중에서 1,200℃ ×1시간의 열처리를 수행한 경우는, 발생한 산소 도너량은 허용량 이하였다. 즉, 비산화성 기체 대기에서 1,100℃ 이상 ×1시간 이상의 열처리를 수행하면, 산소 도너의 생성을 효과적으로 억제할 수 있는 것을 알 수 있다.
(실시예 4)
CZ법에 의해 육성된 단결정으로부터 8인치 웨이퍼를 잘라내었다. 이러한 웨이퍼는 p형으로, 저항율이 2,000Ωcm이고, 산소 농도가 15 ×1017atom/㎤이고, 탄소 농도가 1 ×1016atom/㎤이다.
이러한 웨이퍼에 650℃ ×30분의 산소 도너 소거 열처리(DK 처리)를 실시한 후, 다음 열처리를 수행하였다. 처음에 3%의 산소를 포함하는 질소 대기중에서 1,150℃ ×3.5시간의 OD 처리를 실시하고, 다음에 동일한 대기중에서 750℃ ×2시간의 산소 석출핵 형성 열처리를 수행하였다. 이러한 웨이퍼에 p형으로 저항율이 10Ωcm, 층 두께가 5㎛이 되도록 애피택셜 성장을 실시하였다.
이러한 애피택셜 웨이퍼에 400℃ ×2시간의 서멀도너 생성 열처리 및 750℃ ×8시간의 뉴도너 생성 열처리를 수행하였지만, 기판의 저항율은 DK 처리후의 2,000Ωcm 이상을 유지하였다.
(실시예 5)
CZ법에 의해 육성된 실리콘 단결정으로부터 다음 2종류의 8인치 샘플 웨이퍼를 잘라내었다. 제1 샘플 웨이퍼는 P형으로 저항율이 1,00OΩcm, 산소 농도가 15 ×1017atom/㎤의 탄소 도핑되지 않은 제품이다. 제2 샘플 웨이퍼는, P형으로 저항율이 1,00OΩcm, 산소 농도가 15 ×1017atom/㎤, 탄소 농도가 1 ×1016atom/㎤의 탄소 도핑품이다.
양웨이퍼에 650℃ ×30분의 산소 도너 소거 열처리(DK 처리)를 실시한 후, 산소 이온을 표면측으로부터 100keV의 가속전압으로 주입한다. 그리고, 당해 기판을 700℃로 유지한 열처리로에 투입한 후, 1,320℃까지 승온시켜 10시간 동안 유지시켰다. 그 후, 기판을 700℃까지 냉각시키고, 열처리로로부터 취출함으로써 SIM0X 웨이퍼를 제조하였다.
탄소 도핑 웨이퍼 및 탄소 도핑되지 않은 웨이퍼를 사용하여 제조한 SIMOX 웨이퍼에, 질소 대기중에서 400℃ ×4시간의 서멀도너 생성 열처리를 수행하였다. 서멀도너 생성 열처리 후에 산소 도너 밀도를 측정한 결과를 도 8에 도시한다. 도 8로부터 알 수 있는 바와 같이, 탄소 도핑된 SIM0X 웨이퍼에서는, 산소 도너의 생성이 억제되고 있다. 한편, 탄소 도핑되지 않은 SIM0X 웨이퍼에서는, 산소 도너의 생성은 약간 억제되지만, 탄소 도핑만큼의 효과는 수득되지 않는 것을 알 수 있다.
(실시예 6)
CZ법에 의해 육성된 실리콘 단결정으로부터 다음 2종류의 8인치 샘플 웨이퍼를 잘라내었다. 제1 샘플 웨이퍼는 P형으로 저항율이 1,00OΩcm이고, 산소 농도가 15 ×1017atom/㎤인 탄소 도핑되지 않은 제품이다. 제2 샘플 웨이퍼는 P형으로 저항율이 100OΩcm이고, 산소 농도가 15 ×1017atom/㎤이고, 탄소 농도가 1 ×1016atom/㎤인 탄소 도핑품이다.
양웨이퍼에 650℃ ×30분의 산소 도너 소거 열처리(DK 처리)를 실시한 후, 이러한 웨이퍼에 1,000℃의 열처리를 산소 대기중에서 실시하여, 초기 기판의 표면에 열산화막을 형성하였다. 다음에, 이러한 기판이 지지 기판이 되도록, 활성층이 되는 다른 웨이퍼와 1,150℃에서 적층하였다. 그 후, 활성층측 웨이퍼를 두께 0.5㎛까지 연마·에칭함으로써 적층 SOI 웨이퍼를 제조하였다.
탄소 도핑 웨이퍼 및 탄소 도핑되지 않은 웨이퍼를 사용하여 제조한 적층 SOI 웨이퍼에, 질소 대기중에서 400℃ ×4시간의 서멀도너 생성 열처리를 수행하였다. 서멀도너 생성 열처리 후에 산소 도너 밀도를 측정하였다. 탄소 도핑 적층 웨이퍼의 저항율은, DK 처리 후의 저항율로부터의 변동이 작고 산소 도너의 생성이 허용치 이내로 억제되어 있었다. 한편, 탄소 도핑되지 않은 적층 웨이퍼에서는, 산소 도너의 생성은 약간 억제되지만, 탄소 도핑만큼의 효과는 수득되지 않았다.
이상에서 설명한 바와 같이, 본 발명의 고저항 실리콘 웨이퍼는, 탄소 도핑에 의해, 잔류 산소 농도를 저하시키지 않고서 디바이스 메이커측에서 실시되는 회로형성용 열처리에서의 산소 도너의 생성을 억제할 수 있다. 이에 의해, 웨이퍼의 기계적 강도를 확보할 수 있으며, 열처리 비용도 감소시킬 수 있다. 또한, 잔류 산소 농도에 영향받지 않고서 적당한 산소 석출물을 생성시킴으로써, 게터링능도 우수하다.
또, 본 발명의 고저항 실리콘 웨이퍼의 제조방법은, 탄소 도핑 외에 산소 도너의 생성 억제에 효과적인 열처리를 수행함으로써, 산소 도너의 생성을 보다 효과적으로 억제할 수 있다. 또한, 이러한 열처리에 웨이퍼 유형으로 고유의 각종 열처리를 이용할 수 있기 때문에, 열처리 비용의 증대를 회피할 수 있고, 우수한 경제성을 유지할 수 있다.

Claims (17)

  1. 저항율이 100Ωcm 이상인 CZ 실리콘 웨이퍼로서, 탄소 농도가 5 ×1015 내지 5 ×1017atom/㎤인, 고저항 실리콘 웨이퍼.
  2. 제1항에 있어서, 산소 농도가 Old-ASTM에서 8 ×1017atom/㎤ 초과인, 고저항 실리콘 웨이퍼.
  3. 제1항 또는 제2항에 있어서, 웨이퍼 표면으로부터 적어도 5㎛ 이상의 깊이에 걸쳐 DZ(Denuded Zone)층이 형성된, 고저항 실리콘 웨이퍼.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 웨이퍼 표면상에서 관찰되는 0.12㎛ 사이즈 이상의 LPD(Light Point Defect) 밀도가 0.2개/㎠ 이하로 제어된, 고저항 실리콘 웨이퍼.
  5. 제1항 내지 제4항 중의 어느 한 항에 따르는 고저항 실리콘 웨이퍼를 베이스 웨이퍼로 한, 애피택셜 웨이퍼.
  6. 제1항 내지 제5항 중의 어느 한 항에 따르는 고저항 실리콘 웨이퍼를 베이스 웨이퍼로 한, SOI 웨이퍼.
  7. 제6항에 있어서, 적층 웨이퍼(laminated wafer) 또는 SIMOX 웨이퍼인, SOI 웨이퍼.
  8. 저항율이 100Ωcm 이상이며 탄소 농도가 5 ×1015 내지 5 ×1017atom/㎤인 실리콘 웨이퍼에 산소 도너의 생성 억제에 효과적인 열처리를 수행함을 특징으로 하는, 고저항 실리콘 웨이퍼의 제조방법.
  9. 제8항에 있어서, 열처리 후의 잔류 산소 농도를 Old-ASTM에서 6.5 ×1017atom/㎤ 이상으로 하는, 고저항 실리콘 웨이퍼의 제조방법.
  10. 제8항에 있어서, 열처리가 1,100℃ 이상의 고온 열처리인, 고저항 실리콘 웨이퍼의 제조방법.
  11. 제8항에 있어서, 열처리가 웨이퍼 표층부에 DZ(Denuded Zone)층을 형성하기 위한 산소 외방 확산처리인, 고저항 실리콘 웨이퍼의 제조방법.
  12. 제11항에 있어서, 산소 외방 확산처리 후에 산소 석출핵 형성 열처리 또는 산소 석출핵 형성 열처리 및 산소 석출물 성장 열처리를 수행함을 특징으로 하는, 고저항 실리콘 웨이퍼의 제조방법.
  13. 제8항에 있어서, 열처리가 웨이퍼 표층부로부터 공공(空孔)에 기인하는 보이드 결함인 COP를 제거하기 위한 고온 어닐인, 고저항 실리콘 웨이퍼의 제조방법.
  14. 저항율이 100Ωcm 이상이며 탄소 농도가 5 ×1015 내지 5 ×1017atom/㎤인 고저항 실리콘 웨이퍼를 베이스 웨이퍼로서 SIM0X형 SOI 웨이퍼를 제조함을 특징으로 하는, SOI 웨이퍼의 제조방법.
  15. 제14항에 있어서, SIMOX형 SOI 웨이퍼 제조공정에 있어서의 BOX층 형성용의 고온 열처리가 산소 도너의 생성 억제에 효과적인 열처리를 겸하는, SOI 웨이퍼의 제조방법.
  16. 저항율이 100Ωcm 이상이며 탄소 농도가 5 ×1015 내지 5 ×1017atom/㎤인 고저항 실리콘 웨이퍼를 베이스 웨이퍼로 하여 적층형 SOI 웨이퍼를 제조함을 특징으로 하는, SOI 웨이퍼의 제조방법.
  17. 제16항에 있어서, 적층형 SOI 웨이퍼 제조공정에 있어서, 부여되는 고온 열처리가 산소 도너의 생성 억제에 효과적인 열처리를 겸하는, SOI 웨이퍼의 제조방법.
KR1020057000629A 2002-07-17 2003-06-30 고저항 실리콘 웨이퍼 및 이의 제조방법 KR100685161B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002208515 2002-07-17
JPJP-P-2002-00208515 2002-07-17

Publications (2)

Publication Number Publication Date
KR20050035862A true KR20050035862A (ko) 2005-04-19
KR100685161B1 KR100685161B1 (ko) 2007-02-22

Family

ID=30112847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057000629A KR100685161B1 (ko) 2002-07-17 2003-06-30 고저항 실리콘 웨이퍼 및 이의 제조방법

Country Status (6)

Country Link
US (1) US7316745B2 (ko)
EP (1) EP1542269B1 (ko)
JP (1) JP4970724B2 (ko)
KR (1) KR100685161B1 (ko)
TW (1) TWI246543B (ko)
WO (1) WO2004008521A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779341B1 (ko) * 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법
KR100877771B1 (ko) * 2006-01-31 2009-01-09 가부시키가이샤 섬코 실리콘 웨이퍼 및 그 제조방법
KR100887384B1 (ko) * 2006-01-31 2009-03-05 가부시키가이샤 섬코 고주파 다이오드 및 그 제조방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
KR100749935B1 (ko) 2004-11-16 2007-08-16 주식회사 실트론 실리콘 단결정 및 실리콘 웨이퍼
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7819972B2 (en) 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
JP4806975B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
JP2007045662A (ja) * 2005-08-10 2007-02-22 Sumco Corp 半導体シリコンウェーハおよびその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
EP2061082B1 (en) * 2006-09-07 2015-07-08 Sumco Corporation Method for manufacturing a semiconductor substrate for solid state imaging device
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
KR101043011B1 (ko) * 2007-05-02 2011-06-21 실트로닉 아게 실리콘 웨이퍼 및 그 제조방법
JP5239265B2 (ja) * 2007-09-07 2013-07-17 株式会社Ｓｕｍｃｏ シリコン単結晶引上げ用種結晶及び該種結晶を使用したシリコン単結晶の製造方法
JP2009212354A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板の製造方法
JP2009283533A (ja) * 2008-05-20 2009-12-03 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗ｓｉｍｏｘウェーハの製造方法
JP5696349B2 (ja) * 2008-09-05 2015-04-08 株式会社Sumco 裏面照射型固体撮像素子用ウェーハの製造方法
KR101389058B1 (ko) * 2009-03-25 2014-04-28 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP5407473B2 (ja) 2009-03-25 2014-02-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP5544859B2 (ja) * 2009-12-15 2014-07-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2011138955A (ja) * 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法
CN103545169A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 防止晶圆翘曲变形的方法
CN104704608B (zh) * 2012-09-13 2017-03-22 松下知识产权经营株式会社 氮化物半导体结构物
JP5630527B2 (ja) * 2013-04-12 2014-11-26 株式会社Sumco 貼合せｓｏｉウェーハの製造方法
US8923439B1 (en) * 2013-06-07 2014-12-30 Intel IP Corporation Complementary signal mixing
JP2015140270A (ja) * 2014-01-28 2015-08-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
JP2015008314A (ja) * 2014-08-14 2015-01-15 株式会社Sumco エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
FR3051968B1 (fr) 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP6878188B2 (ja) 2017-07-26 2021-05-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの抵抗率測定方法
JP6988737B2 (ja) * 2018-08-21 2022-01-05 株式会社Sumco シリコンウェーハの製造方法及びシリコンウェーハ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770091B2 (ja) * 1991-11-22 1998-06-25 コマツ電子金属株式会社 シリコンウェハの処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
JPH10150048A (ja) * 1996-11-15 1998-06-02 Sumitomo Sitix Corp 半導体基板
JPH11312649A (ja) * 1998-04-30 1999-11-09 Nippon Asm Kk Ｃｖｄ装置
EP1087041B1 (en) 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
JP2001217251A (ja) * 1999-11-26 2001-08-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP4605876B2 (ja) * 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
DE60224099T2 (de) * 2002-04-10 2008-04-03 Memc Electronic Materials, Inc. Silizium wafer und verfahren zur steuerung der tiefe einer defektfreien zone von einem silizium wafer mit idealem sauerstoffniederschlagverhalten
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
US6905771B2 (en) * 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
US7803228B2 (en) * 2003-10-21 2010-09-28 Sumco Corporation Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハ
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779341B1 (ko) * 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법
KR100877771B1 (ko) * 2006-01-31 2009-01-09 가부시키가이샤 섬코 실리콘 웨이퍼 및 그 제조방법
KR100887384B1 (ko) * 2006-01-31 2009-03-05 가부시키가이샤 섬코 고주파 다이오드 및 그 제조방법
US7560163B2 (en) 2006-01-31 2009-07-14 Sumco Corporation Silicon wafer and method for producing same
US7621996B2 (en) 2006-01-31 2009-11-24 Sumco Corporation Silicon wafer and method for producing same
US7919776B2 (en) 2006-01-31 2011-04-05 Sumco Corporation High frequency diode and method for producing same

Also Published As

Publication number Publication date
EP1542269A1 (en) 2005-06-15
KR100685161B1 (ko) 2007-02-22
JPWO2004008521A1 (ja) 2005-11-17
US7316745B2 (en) 2008-01-08
TWI246543B (en) 2006-01-01
EP1542269B1 (en) 2016-10-05
EP1542269A4 (en) 2008-03-05
US20050250349A1 (en) 2005-11-10
TW200404924A (en) 2004-04-01
JP4970724B2 (ja) 2012-07-11
WO2004008521A1 (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
KR100685161B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
US7803228B2 (en) Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers
US7397110B2 (en) High resistance silicon wafer and its manufacturing method
EP0948037B1 (en) Method for manufacturing a silicon epitaxial wafer
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
KR20010031444A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR20100070989A (ko) 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
JP4013276B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR100834231B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법
US6599816B2 (en) Method of manufacturing silicon epitaxial wafer
US6709957B2 (en) Method of producing epitaxial wafers
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP2006332689A (ja) シリコンエピタキシャルウェーハの製造方法
KR100704945B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP2000264783A (ja) シリコン半導体基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 13