JP2000264783A - シリコン半導体基板及びその製造方法 - Google Patents
シリコン半導体基板及びその製造方法Info
- Publication number
- JP2000264783A JP2000264783A JP7839399A JP7839399A JP2000264783A JP 2000264783 A JP2000264783 A JP 2000264783A JP 7839399 A JP7839399 A JP 7839399A JP 7839399 A JP7839399 A JP 7839399A JP 2000264783 A JP2000264783 A JP 2000264783A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- single crystal
- silicon
- wafer
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 デバイス作成上問題になる結晶欠陥を、水素
雰囲気等の熱処理を用いずに安価にしかも効率よく低減
させてなるシリコン半導体基板、およびその製造方法を
提供する。 【解決手段】 チョクラルスキー法により製造されたシ
リコン単結晶であって、結晶育成中の融液温度〜８００
℃までを２℃／分以上の冷却速度で育成した単結晶から
切り出したシリコンウェハを、不純物５ｐｐｍ以下の希
ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に抑えら
れている非酸化性雰囲気中において１１５０℃以上で
［７３−０．０６×温度（℃）］時間以上熱処理するこ
とにより得られる、ウェハ表面から５０μｍより深い領
域の直径換算で５０ｎｍ以上の欠陥密度が３×１０6／
ｃｍ3以上でかつ表面から１μｍより浅い領域での０．
１μｍ以上のＣＯＰ密度が３×１０5／ｃｍ3以下である
ことを特徴とするシリコンウェハ。
雰囲気等の熱処理を用いずに安価にしかも効率よく低減
させてなるシリコン半導体基板、およびその製造方法を
提供する。 【解決手段】 チョクラルスキー法により製造されたシ
リコン単結晶であって、結晶育成中の融液温度〜８００
℃までを２℃／分以上の冷却速度で育成した単結晶から
切り出したシリコンウェハを、不純物５ｐｐｍ以下の希
ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に抑えら
れている非酸化性雰囲気中において１１５０℃以上で
［７３−０．０６×温度（℃）］時間以上熱処理するこ
とにより得られる、ウェハ表面から５０μｍより深い領
域の直径換算で５０ｎｍ以上の欠陥密度が３×１０6／
ｃｍ3以上でかつ表面から１μｍより浅い領域での０．
１μｍ以上のＣＯＰ密度が３×１０5／ｃｍ3以下である
ことを特徴とするシリコンウェハ。
Description
【０００１】
【発明の属する技術分野】本発明はシリコン単結晶及び
その製造方法に関するものであって、酸化膜耐圧特性に
優れた品質のシリコンウェハ及びその製造方法に関する
ものである。
その製造方法に関するものであって、酸化膜耐圧特性に
優れた品質のシリコンウェハ及びその製造方法に関する
ものである。
【０００２】
【従来の技術】高集積ＭＯＳデバイスの基板として用い
られるチョクラルスキー法（ＣＺ法）により製造される
シリコン単結晶ウェハには、酸化膜耐圧特性などのデバ
イス特性に悪影響を与えないような高品質な結晶が求め
られている。
られるチョクラルスキー法（ＣＺ法）により製造される
シリコン単結晶ウェハには、酸化膜耐圧特性などのデバ
イス特性に悪影響を与えないような高品質な結晶が求め
られている。
【０００３】近年、結晶育成直後のシリコン単結晶中
に、酸化膜耐圧特性のうちの初期絶縁破壊特性（ＴＺＤ
Ｂ特性）を劣化させる結晶欠陥が存在することが明らか
となってきた。それらの結晶欠陥は選択エッチング法、
アンモニア系のウェハ洗浄、あるいは赤外散乱・赤外干
渉を用いた結晶欠陥評価法で検出されるものであり、総
じてｇｒｏｗｎ−ｉｎ欠陥と呼ばれる。これらの欠陥の
実体はいずれも八面体ボイド欠陥であり、特にアンモニ
ア系のウェハ洗浄後に八面体ボイド欠陥が表面にエッチ
ピットとして顕在化したものはＣＯＰ（Crystal Origin
ated Particle）と呼ばれている（J. Ryuta, E. Morit
a, T. Tanaka and Y. Shimanuki, Jpn. J.Appl. Phys.
29, L1947(1990)）。
に、酸化膜耐圧特性のうちの初期絶縁破壊特性（ＴＺＤ
Ｂ特性）を劣化させる結晶欠陥が存在することが明らか
となってきた。それらの結晶欠陥は選択エッチング法、
アンモニア系のウェハ洗浄、あるいは赤外散乱・赤外干
渉を用いた結晶欠陥評価法で検出されるものであり、総
じてｇｒｏｗｎ−ｉｎ欠陥と呼ばれる。これらの欠陥の
実体はいずれも八面体ボイド欠陥であり、特にアンモニ
ア系のウェハ洗浄後に八面体ボイド欠陥が表面にエッチ
ピットとして顕在化したものはＣＯＰ（Crystal Origin
ated Particle）と呼ばれている（J. Ryuta, E. Morit
a, T. Tanaka and Y. Shimanuki, Jpn. J.Appl. Phys.
29, L1947(1990)）。
【０００４】このＣＯＰ等のｇｒｏｗｎ−ｉｎ欠陥を減
らすことを目的とした結晶製造方法として、例えば、特
開昭５９−２０２６４号公報で規定するような水素雰囲
気１００％中での熱処理を行うことで、ウェハ表面のＣ
ＯＰを低減できることが知られている。またこの水素雰
囲気熱処理を施すシリコン基板として、特開平１０−２
０８９８７号公報で規定するような赤外トモグラフで検
出されるｇｒｏｗｎ−ｉｎ欠陥（Laser Scattering Tom
ography Defect; LSTD）密度が３×１０6／ｃｍ3以上、
もしくはＳｅｃｃｏエッチング液で検出されるｇｒｏｗ
ｎ−ｉｎ欠陥（Flow Pattern Defect; FPD）が３×１０
6／ｃｍ3以上存在するような基板を用いることで、表面
のＣＯＰがより顕著に低減できることが知られている。
らすことを目的とした結晶製造方法として、例えば、特
開昭５９−２０２６４号公報で規定するような水素雰囲
気１００％中での熱処理を行うことで、ウェハ表面のＣ
ＯＰを低減できることが知られている。またこの水素雰
囲気熱処理を施すシリコン基板として、特開平１０−２
０８９８７号公報で規定するような赤外トモグラフで検
出されるｇｒｏｗｎ−ｉｎ欠陥（Laser Scattering Tom
ography Defect; LSTD）密度が３×１０6／ｃｍ3以上、
もしくはＳｅｃｃｏエッチング液で検出されるｇｒｏｗ
ｎ−ｉｎ欠陥（Flow Pattern Defect; FPD）が３×１０
6／ｃｍ3以上存在するような基板を用いることで、表面
のＣＯＰがより顕著に低減できることが知られている。
【０００５】しかしこのような熱処理は欠陥低減に有効
であるものの、水素という爆発の危険性のあるガスを取
り扱うため、安全上の防護対策を施した特殊な炉が必要
となり、ウェハのコストアップに繋がるものであった。
であるものの、水素という爆発の危険性のあるガスを取
り扱うため、安全上の防護対策を施した特殊な炉が必要
となり、ウェハのコストアップに繋がるものであった。
【０００６】
【発明が解決しようとする課題】従って、本発明は、半
導体デバイス用のシリコン単結晶基板において、デバイ
ス作成上問題になる結晶欠陥を、水素雰囲気等の熱処理
を用いずに安価にしかも効率よく低減させてなるシリコ
ン半導体基板、およびその製造方法を提供することを課
題とする。
導体デバイス用のシリコン単結晶基板において、デバイ
ス作成上問題になる結晶欠陥を、水素雰囲気等の熱処理
を用いずに安価にしかも効率よく低減させてなるシリコ
ン半導体基板、およびその製造方法を提供することを課
題とする。
【０００７】
【課題を解決するための手段】本発明者らは、上記課題
を解決するために、鋭意検討研究を行なった結果、特別
な防護設備のない通常の熱処理炉を使用して、水素を用
いない非酸化性雰囲気熱処理を用いた。また熱処理用シ
リコン基板として、内部に存在するｇｒｏｗｎ−ｉｎ欠
陥を結晶育成条件で制御することにより、熱処理で消滅
しやすいような性質を持つｇｒｏｗｎ−ｉｎ欠陥を作り
込んだ。そして、ｇｒｏｗｎ−ｉｎ欠陥の密度・サイズ
と熱処理温度・雰囲気・時間を変化させて試験を行った
結果、表面ＣＯＰが少なくなるような組み合わせを見い
だし、本発明を完成したものである。
を解決するために、鋭意検討研究を行なった結果、特別
な防護設備のない通常の熱処理炉を使用して、水素を用
いない非酸化性雰囲気熱処理を用いた。また熱処理用シ
リコン基板として、内部に存在するｇｒｏｗｎ−ｉｎ欠
陥を結晶育成条件で制御することにより、熱処理で消滅
しやすいような性質を持つｇｒｏｗｎ−ｉｎ欠陥を作り
込んだ。そして、ｇｒｏｗｎ−ｉｎ欠陥の密度・サイズ
と熱処理温度・雰囲気・時間を変化させて試験を行った
結果、表面ＣＯＰが少なくなるような組み合わせを見い
だし、本発明を完成したものである。
【０００８】すなわち、上記課題を解決する本発明は、
（１）ウェハ表面から５０μｍより深い領域の直径換算
で５０ｎｍ以上の欠陥密度が３×１０6／ｃｍ3以上でか
つ表面から１μｍより浅い領域での０．１μｍ以上のＣ
ＯＰ密度が３×１０5／ｃｍ3以下であることを特徴とす
るシリコンウェハである。
（１）ウェハ表面から５０μｍより深い領域の直径換算
で５０ｎｍ以上の欠陥密度が３×１０6／ｃｍ3以上でか
つ表面から１μｍより浅い領域での０．１μｍ以上のＣ
ＯＰ密度が３×１０5／ｃｍ3以下であることを特徴とす
るシリコンウェハである。
【０００９】本発明はまた、（２）ＣＺ法により製造さ
れたシリコン単結晶であって、結晶育成中の融液温度〜
８００℃までを２℃／分以上の冷却速度で育成した単結
晶から切り出したシリコンウェハを、不純物５ｐｐｍ以
下の希ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に
抑えられている非酸化性雰囲気中において１１５０℃以
上で［７３−０．０６×温度（℃）］時間以上熱処理す
ることを特徴とするシリコンウェハの製造方法である。
れたシリコン単結晶であって、結晶育成中の融液温度〜
８００℃までを２℃／分以上の冷却速度で育成した単結
晶から切り出したシリコンウェハを、不純物５ｐｐｍ以
下の希ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に
抑えられている非酸化性雰囲気中において１１５０℃以
上で［７３−０．０６×温度（℃）］時間以上熱処理す
ることを特徴とするシリコンウェハの製造方法である。
【００１０】本発明はさらに、（３）ＣＺ法により製造
されたシリコン単結晶であって、結晶育成中の融液温度
〜８００℃までを２℃／分以上の冷却速度で、かつ８０
０℃〜４００℃までを１℃／分以上の冷却速度で育成し
た単結晶から切り出したシリコンウェハを、不純物５ｐ
ｐｍ以下の希ガスもしくは熱処理後の酸化膜厚が２ｎｍ
以下に抑えられている非酸化性雰囲気中において１１５
０℃以上で［７３−０．０６×温度（℃）］時間以上熱
処理することを特徴とするシリコンウェハの製造方法で
ある。
されたシリコン単結晶であって、結晶育成中の融液温度
〜８００℃までを２℃／分以上の冷却速度で、かつ８０
０℃〜４００℃までを１℃／分以上の冷却速度で育成し
た単結晶から切り出したシリコンウェハを、不純物５ｐ
ｐｍ以下の希ガスもしくは熱処理後の酸化膜厚が２ｎｍ
以下に抑えられている非酸化性雰囲気中において１１５
０℃以上で［７３−０．０６×温度（℃）］時間以上熱
処理することを特徴とするシリコンウェハの製造方法で
ある。
【００１１】本発明はまた、（４）上記（１）記載のシ
リコンウェハを製造するために用いられるシリコン単結
晶であって、ａｓ ｇｒｏｗｎのホイドサイズ分布にお
いて１４０ｎｍ（球の直径換算）以上のサイズのものが
１０5／ｃｍ3以下であることを特徴とするシリコン単結
晶である。
リコンウェハを製造するために用いられるシリコン単結
晶であって、ａｓ ｇｒｏｗｎのホイドサイズ分布にお
いて１４０ｎｍ（球の直径換算）以上のサイズのものが
１０5／ｃｍ3以下であることを特徴とするシリコン単結
晶である。
【００１２】
【発明の実施の形態】本発明者らは、種々の育成条件で
育成したシリコン半導体基板において、基板中に存在す
るｇｒｏｗｎ−ｉｎ欠陥の密度・サイズを調査した。そ
の結果、図１に示すように結晶育成中の冷却条件を急冷
にすることで、ｇｒｏｗｎ−ｉｎ欠陥の密度が増加し、
サイズが低下することが明らかとなった。密度が増加す
る理由は、結晶育成条件が急冷になることで、ｇｒｏｗ
ｎ−ｉｎ欠陥の構成要素となる点欠陥の過飽和度が増加
して、ｇｒｏｗｎ−ｉｎ欠陥の核形成速度が高くなった
ためと解釈できる。またサイズが低下した原因は、結晶
育成条件が急冷となることでｇｒｏｗｎ−ｉｎ欠陥の成
長に要する時間が短くなったためと解釈できる。これら
の結晶を種々の条件で熱処理した後に、デバイス特性の
指標である酸化膜耐圧特性を調べた結果、１４０ｎｍ以
上のｇｒｏｗｎ−ｉｎ欠陥が１０5／ｃｍ3以上存在して
いたシリコン単結晶基板は、どの条件でも特性が良くな
かった。これは１４０ｎｍ以上のｇｒｏｗｎ−ｉｎ欠陥
は熱処理によって消滅しないためと考えられる。よって
熱処理用基板としては１４０ｎｍ以上のｇｒｏｗｎ−ｉ
ｎ欠陥が１０5／ｃｍ3以下であるものが有効であること
が分かった。このようなシリコン基板を製造するための
結晶育成条件としては、融点〜８００℃までの温度を２
℃／分以上、より好ましくは２〜５℃／分、及び８００
〜４００℃までの温度範囲を１℃／分以上、より好まし
くは１〜３℃／分の冷却速度をもって育成することが有
効である。このような条件で製造したシリコン基板の直
径換算で５０ｎｍ以上の欠陥密度は３×１０6／ｃｍ3以
上になる。これは通常の結晶製造条件ではｇｒｏｗｎ−
ｉｎ欠陥の構成要素となる点欠陥の総量が常に一定とな
ってしまうため、個々のｇｒｏｗｎ−ｉｎ欠陥のサイズ
が小さくなった分だけｇｒｏｗｎ−ｉｎ欠陥の個数が増
えてしまうと解釈できる。
育成したシリコン半導体基板において、基板中に存在す
るｇｒｏｗｎ−ｉｎ欠陥の密度・サイズを調査した。そ
の結果、図１に示すように結晶育成中の冷却条件を急冷
にすることで、ｇｒｏｗｎ−ｉｎ欠陥の密度が増加し、
サイズが低下することが明らかとなった。密度が増加す
る理由は、結晶育成条件が急冷になることで、ｇｒｏｗ
ｎ−ｉｎ欠陥の構成要素となる点欠陥の過飽和度が増加
して、ｇｒｏｗｎ−ｉｎ欠陥の核形成速度が高くなった
ためと解釈できる。またサイズが低下した原因は、結晶
育成条件が急冷となることでｇｒｏｗｎ−ｉｎ欠陥の成
長に要する時間が短くなったためと解釈できる。これら
の結晶を種々の条件で熱処理した後に、デバイス特性の
指標である酸化膜耐圧特性を調べた結果、１４０ｎｍ以
上のｇｒｏｗｎ−ｉｎ欠陥が１０5／ｃｍ3以上存在して
いたシリコン単結晶基板は、どの条件でも特性が良くな
かった。これは１４０ｎｍ以上のｇｒｏｗｎ−ｉｎ欠陥
は熱処理によって消滅しないためと考えられる。よって
熱処理用基板としては１４０ｎｍ以上のｇｒｏｗｎ−ｉ
ｎ欠陥が１０5／ｃｍ3以下であるものが有効であること
が分かった。このようなシリコン基板を製造するための
結晶育成条件としては、融点〜８００℃までの温度を２
℃／分以上、より好ましくは２〜５℃／分、及び８００
〜４００℃までの温度範囲を１℃／分以上、より好まし
くは１〜３℃／分の冷却速度をもって育成することが有
効である。このような条件で製造したシリコン基板の直
径換算で５０ｎｍ以上の欠陥密度は３×１０6／ｃｍ3以
上になる。これは通常の結晶製造条件ではｇｒｏｗｎ−
ｉｎ欠陥の構成要素となる点欠陥の総量が常に一定とな
ってしまうため、個々のｇｒｏｗｎ−ｉｎ欠陥のサイズ
が小さくなった分だけｇｒｏｗｎ−ｉｎ欠陥の個数が増
えてしまうと解釈できる。
【００１３】なお本発明において、このようなシリコン
単結晶を製造するためのＣＺ法におけるその他の条件と
しては特に限定されるものではなく、また通常のＣＺ法
のみならず、例えば、磁場印可ＣＺ法等の従来知られる
種々の付加的要件を付したＣＺ法を用いることも可能で
ある。
単結晶を製造するためのＣＺ法におけるその他の条件と
しては特に限定されるものではなく、また通常のＣＺ法
のみならず、例えば、磁場印可ＣＺ法等の従来知られる
種々の付加的要件を付したＣＺ法を用いることも可能で
ある。
【００１４】さらに、上記で述べたようなｇｒｏｗｎ−
ｉｎ欠陥密度・サイズを制御した基板を用いて、酸化膜
耐圧特性に優れたシリコン基板を製造できるような熱処
理条件を詳細に検討した結果、温度については１１５０
℃以上が有効であることが分かった。これは熱処理温度
が低くなるほど熱処理中のｇｒｏｗｎ−ｉｎ欠陥の収縮
速度が小さくなるためである。時間については１１５０
℃で４時間以上、１２００℃では１時間以上ということ
から熱処理温度に対して［７３−０．０６×温度
（℃）］時間以上の熱処理が有効であることが分かっ
た。これは熱処理時間が高くなるほど熱処理中のｇｒｏ
ｗｎ−ｉｎ欠陥の収縮速度が大きくなるため、時間が短
くても十分な特性が出るためと解釈できる。なお、熱処
理温度の上限温度としては、１３００℃程度である。こ
のような温度以上では、酸素の外方拡散がおきにくく、
シリコンウェハにスリップが入りやすくなる虞れがある
ためである。
ｉｎ欠陥密度・サイズを制御した基板を用いて、酸化膜
耐圧特性に優れたシリコン基板を製造できるような熱処
理条件を詳細に検討した結果、温度については１１５０
℃以上が有効であることが分かった。これは熱処理温度
が低くなるほど熱処理中のｇｒｏｗｎ−ｉｎ欠陥の収縮
速度が小さくなるためである。時間については１１５０
℃で４時間以上、１２００℃では１時間以上ということ
から熱処理温度に対して［７３−０．０６×温度
（℃）］時間以上の熱処理が有効であることが分かっ
た。これは熱処理時間が高くなるほど熱処理中のｇｒｏ
ｗｎ−ｉｎ欠陥の収縮速度が大きくなるため、時間が短
くても十分な特性が出るためと解釈できる。なお、熱処
理温度の上限温度としては、１３００℃程度である。こ
のような温度以上では、酸素の外方拡散がおきにくく、
シリコンウェハにスリップが入りやすくなる虞れがある
ためである。
【００１５】熱処理雰囲気としては、非酸化性雰囲気で
あれば特に限定されるものではなくいずれを用いても良
いが、アルゴンガスが安価であり、工業的には最も望ま
しい。ガス中の不純物、例えば酸素、水分は５ｐｐｍ以
下が望ましい。これは５ｐｐｍ超の不純物が混入してい
ると表面あれの原因となるためである。また熱処理後の
酸化膜厚が２ｎｍ以下に抑えられているような条件では
表面ＣＯＰ密度の低減効果が最も著しい。これは表面に
酸化膜が付着することによって酸化膜から酸素が内部に
拡散し、ｇｒｏｗｎ−ｉｎ欠陥の内壁に取り付くことで
内壁酸化膜が成長してしまうためと解釈される。
あれば特に限定されるものではなくいずれを用いても良
いが、アルゴンガスが安価であり、工業的には最も望ま
しい。ガス中の不純物、例えば酸素、水分は５ｐｐｍ以
下が望ましい。これは５ｐｐｍ超の不純物が混入してい
ると表面あれの原因となるためである。また熱処理後の
酸化膜厚が２ｎｍ以下に抑えられているような条件では
表面ＣＯＰ密度の低減効果が最も著しい。これは表面に
酸化膜が付着することによって酸化膜から酸素が内部に
拡散し、ｇｒｏｗｎ−ｉｎ欠陥の内壁に取り付くことで
内壁酸化膜が成長してしまうためと解釈される。
【００１６】上記に述べたようなシリコン基板、及び熱
処理条件で作成したシリコン基板はいずれも、表面から
１μｍまでの深さの０．１μｍ以上のＣＯＰ密度が３×
１０ 5／ｃｍ3以下で、かつ表面から５０μｍより深い位
置のｇｒｏｗｎ−ｉｎ欠陥密度が３×１０6／ｃｍ3以上
になっていることが分かった。これは表面から１μｍ未
満の深さにあるｇｒｏｗｎ−ｉｎ欠陥は消滅して密度が
１０5／ｃｍ3以下になり、表面から５０μｍより深い位
置にあるｇｒｏｗｎ−ｉｎ欠陥は消えずに残って熱処理
によって大きくなったためと解釈できる。
処理条件で作成したシリコン基板はいずれも、表面から
１μｍまでの深さの０．１μｍ以上のＣＯＰ密度が３×
１０ 5／ｃｍ3以下で、かつ表面から５０μｍより深い位
置のｇｒｏｗｎ−ｉｎ欠陥密度が３×１０6／ｃｍ3以上
になっていることが分かった。これは表面から１μｍ未
満の深さにあるｇｒｏｗｎ−ｉｎ欠陥は消滅して密度が
１０5／ｃｍ3以下になり、表面から５０μｍより深い位
置にあるｇｒｏｗｎ−ｉｎ欠陥は消えずに残って熱処理
によって大きくなったためと解釈できる。
【００１７】
【実施例】以下に本発明の実施例を挙げて説明するが、
本発明はこれらの実施例の記載によって何ら限定される
ものではない。 実施例１ 本実施例では通常のＣＺ法によるシリコン単結晶製造に
用いられる単結晶製造装置を利用して、融点から８００
℃までの冷却条件を表１のように制御してシリコン単結
晶Ａ、Ｂの引上成長を行った（なお、８００℃未満の温
度域での冷却速度はいずれも０．５℃／分であっ
た。）。この条件で育成されたシリコン単結晶Ａ、Ｂは
いずれも、導電型ｐ型（ボロンドープ）、結晶径１５０
ｍｍ、抵抗率１０Ωｃｍであった。
本発明はこれらの実施例の記載によって何ら限定される
ものではない。 実施例１ 本実施例では通常のＣＺ法によるシリコン単結晶製造に
用いられる単結晶製造装置を利用して、融点から８００
℃までの冷却条件を表１のように制御してシリコン単結
晶Ａ、Ｂの引上成長を行った（なお、８００℃未満の温
度域での冷却速度はいずれも０．５℃／分であっ
た。）。この条件で育成されたシリコン単結晶Ａ、Ｂは
いずれも、導電型ｐ型（ボロンドープ）、結晶径１５０
ｍｍ、抵抗率１０Ωｃｍであった。
【００１８】このインゴットから切り出したウェハを、
市販の縦型炉を用いて熱処理を行った。熱処理条件は温
度を１１００〜１２００℃、時間を０．５〜８時間とし
た。雰囲気は不純物が５ｐｐｍ以下のＡｒ１００％と、
不純物が５ｐｐｍ以下のＡｒに０．０１ｖｏｌ％酸素を
混入した条件とした。酸素を０．０１ｖｏｌ％混入した
場合の熱処理後の酸化膜厚は２ｎｍ以上であった。
市販の縦型炉を用いて熱処理を行った。熱処理条件は温
度を１１００〜１２００℃、時間を０．５〜８時間とし
た。雰囲気は不純物が５ｐｐｍ以下のＡｒ１００％と、
不純物が５ｐｐｍ以下のＡｒに０．０１ｖｏｌ％酸素を
混入した条件とした。酸素を０．０１ｖｏｌ％混入した
場合の熱処理後の酸化膜厚は２ｎｍ以上であった。
【００１９】熱処理後のウェハの表面ＣＯＰを測定する
ため、Ｈ2Ｏ、Ｈ2Ｏ2、ＮＨ4ＯＨを組成とするＳＣｌ洗
浄液で洗浄し、０．１１μｍ以上のパーティクルサイズ
として検出されるＣＯＰを表面異物計で測定した。ＣＯ
Ｐ体積密度はＳＣｌの繰り返し洗浄を行った時のＣＯＰ
増加数と一回のＳＣｌ洗浄でのシリコンウェハのエッチ
ング量から求めた（森田他、第３９回応用物理学会春季
予稿集第一分冊、ｐ２７８、１９９２）。
ため、Ｈ2Ｏ、Ｈ2Ｏ2、ＮＨ4ＯＨを組成とするＳＣｌ洗
浄液で洗浄し、０．１１μｍ以上のパーティクルサイズ
として検出されるＣＯＰを表面異物計で測定した。ＣＯ
Ｐ体積密度はＳＣｌの繰り返し洗浄を行った時のＣＯＰ
増加数と一回のＳＣｌ洗浄でのシリコンウェハのエッチ
ング量から求めた（森田他、第３９回応用物理学会春季
予稿集第一分冊、ｐ２７８、１９９２）。
【００２０】次にこのウェハの表面から５０μｍ、１０
０μｍ、３００μｍに存在するウェハ内部ボイド欠陥の
平均密度を赤外干渉法で測定した。市販されている赤外
干渉法による欠陥評価装置として、バイオラッド社のＯ
ＰＰ（Optical PrecipitateProfiler）を用いた。測定
条件は、レーザーの二光束の焦点をウェハのミラー側表
面からウェハ内部に入った位置５０μｍ、１００μｍ、
３００μｍに設定し、ミラー面に対して平行にウェハを
走査した。その時に二光束の位相差を電気的に信号処理
して得られる強度が０．２Ｖ以上となる欠陥をカウント
した。得られたサイズ分布からゴーストシグナルを除去
した後に、それぞれの深さで欠陥の総密度を算出し、三
箇所の平均値を求めた。なお、上記３カ所のウェハ内部
ボイド欠陥密度はどの熱処理水準のウェハでも１０％以
内の誤差で一致しており、５０μｍより深い場所ではウ
ェハ内部ボイド欠陥密度の変化は見られなかった。
０μｍ、３００μｍに存在するウェハ内部ボイド欠陥の
平均密度を赤外干渉法で測定した。市販されている赤外
干渉法による欠陥評価装置として、バイオラッド社のＯ
ＰＰ（Optical PrecipitateProfiler）を用いた。測定
条件は、レーザーの二光束の焦点をウェハのミラー側表
面からウェハ内部に入った位置５０μｍ、１００μｍ、
３００μｍに設定し、ミラー面に対して平行にウェハを
走査した。その時に二光束の位相差を電気的に信号処理
して得られる強度が０．２Ｖ以上となる欠陥をカウント
した。得られたサイズ分布からゴーストシグナルを除去
した後に、それぞれの深さで欠陥の総密度を算出し、三
箇所の平均値を求めた。なお、上記３カ所のウェハ内部
ボイド欠陥密度はどの熱処理水準のウェハでも１０％以
内の誤差で一致しており、５０μｍより深い場所ではウ
ェハ内部ボイド欠陥密度の変化は見られなかった。
【００２１】また酸化膜耐圧を評価するために、同時バ
ッチで熱処理した別のウェハを用いて１０００℃乾燥酸
素中でウェハ上に２５０オングストロームのゲート酸化
膜を積み、その上に厚み５０００オングストローム、面
積２０ｍｍ3のボロンドープポリシリコン電極を積んだ
ＭＯＳキャパシターを作成した。上記ＭＯＳキャパシタ
ーに電界を印可し、判定電流が０．１Ａ／ｃｍ2の時の
ゲート酸化膜にかかる平均電界が１１ＭＶ／ｃｍ以上を
示すＭＯＳキャパシターの個数の割合を高Ｃモード合格
率とした。
ッチで熱処理した別のウェハを用いて１０００℃乾燥酸
素中でウェハ上に２５０オングストロームのゲート酸化
膜を積み、その上に厚み５０００オングストローム、面
積２０ｍｍ3のボロンドープポリシリコン電極を積んだ
ＭＯＳキャパシターを作成した。上記ＭＯＳキャパシタ
ーに電界を印可し、判定電流が０．１Ａ／ｃｍ2の時の
ゲート酸化膜にかかる平均電界が１１ＭＶ／ｃｍ以上を
示すＭＯＳキャパシターの個数の割合を高Ｃモード合格
率とした。
【００２２】ウェハの欠陥評価結果を表２に示す。また
電気特性評価結果を表３に示す。この結果から結晶Ａ、
Ｂから切り出したウェハを、Ａｒ１００％で熱処理した
もので、１１５０℃４時間以上、１２００℃１時間以上
熱処理したものは、ウェハ内部の欠陥密度は３×１０6
／ｃｍ3以上、かつウェハ表面のＣＯＰ密度が３×１０ 5
／ｃｍ3以下であり、高Ｃモード合格率が９０％以上と
良好であった。
電気特性評価結果を表３に示す。この結果から結晶Ａ、
Ｂから切り出したウェハを、Ａｒ１００％で熱処理した
もので、１１５０℃４時間以上、１２００℃１時間以上
熱処理したものは、ウェハ内部の欠陥密度は３×１０6
／ｃｍ3以上、かつウェハ表面のＣＯＰ密度が３×１０ 5
／ｃｍ3以下であり、高Ｃモード合格率が９０％以上と
良好であった。
【００２３】なお、結晶Ａ、Ｂのａｓ ｇｒｏｗｎ結晶
から切り出したミラーウェハのミラー面から深さ３００
μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定
したところ、いずれも直径換算で１４０ｎｍ以上のボイ
ドの密度が１０5／ｃｍ3以下であった。 実施例２ 本実施例では実施例１と同様な単結晶製造装置を利用し
て、融点から８００℃、８００℃から４００℃までの冷
却条件を表１のように制御してシリコン単結晶Ｃ、Ｄの
引上成長を行った。なお、シリコン単結晶Ｄの冷却条件
は単結晶Ｂと同じである。この条件で育成されたシリコ
ン単結晶は、導電型ｐ型（ボロンドープ）、結晶径１５
０ｍｍ、抵抗率１０Ωｃｍであった。
から切り出したミラーウェハのミラー面から深さ３００
μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定
したところ、いずれも直径換算で１４０ｎｍ以上のボイ
ドの密度が１０5／ｃｍ3以下であった。 実施例２ 本実施例では実施例１と同様な単結晶製造装置を利用し
て、融点から８００℃、８００℃から４００℃までの冷
却条件を表１のように制御してシリコン単結晶Ｃ、Ｄの
引上成長を行った。なお、シリコン単結晶Ｄの冷却条件
は単結晶Ｂと同じである。この条件で育成されたシリコ
ン単結晶は、導電型ｐ型（ボロンドープ）、結晶径１５
０ｍｍ、抵抗率１０Ωｃｍであった。
【００２４】この単結晶から切り出したウェハについて
実施例１と同様に熱処理を行った後の欠陥密度、熱処理
後の酸化膜耐圧特性を評価した。その結果を表４、５に
示す。この結果から結晶Ｃ、Ｄから切り出したウェハを
Ａｒ１００％で熱処理したもので、１１５０℃４時間以
上、１２００℃１時間以上熱処理したものは、ウェハ内
部の欠陥密度は３×１０6／ｃｍ3以上、かつウェハ表面
のＣＯＰ密度が３×１０5／ｃｍ3以下であり、高Ｃモー
ド合格率が９０％以上と良好であった。特に結晶Ｃにお
いては、Ａｒ１００％で熱処理したもので、１１５０℃
４時間以上、１２００℃１時間以上熱処理したものは、
高Ｃモード合格率が１００％となり、結晶Ｄより更に改
善されていた。
実施例１と同様に熱処理を行った後の欠陥密度、熱処理
後の酸化膜耐圧特性を評価した。その結果を表４、５に
示す。この結果から結晶Ｃ、Ｄから切り出したウェハを
Ａｒ１００％で熱処理したもので、１１５０℃４時間以
上、１２００℃１時間以上熱処理したものは、ウェハ内
部の欠陥密度は３×１０6／ｃｍ3以上、かつウェハ表面
のＣＯＰ密度が３×１０5／ｃｍ3以下であり、高Ｃモー
ド合格率が９０％以上と良好であった。特に結晶Ｃにお
いては、Ａｒ１００％で熱処理したもので、１１５０℃
４時間以上、１２００℃１時間以上熱処理したものは、
高Ｃモード合格率が１００％となり、結晶Ｄより更に改
善されていた。
【００２５】なお、結晶Ｃ、Ｄのａｓ ｇｒｏｗｎ結晶
から切り出したミラーウェハのミラー面から深さ３００
μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定
したところ、いずれも直径換算で１４０ｎｍ以上のボイ
ドの密度が１０5／ｃｍ3以下であった。 比較例１ この比較例では実施例１と同様な単結晶製造装置を利用
して、融点から８００℃、８００℃から４００℃までの
冷却条件を表１のように制御してシリコン単結晶Ｅ、Ｆ
の引上成長を行った。この条件で育成されたシリコン単
結晶は、導電型ｐ型（ボロンドープ）、結晶径１５０ｍ
ｍ、抵抗率１０Ωｃｍであった。
から切り出したミラーウェハのミラー面から深さ３００
μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定
したところ、いずれも直径換算で１４０ｎｍ以上のボイ
ドの密度が１０5／ｃｍ3以下であった。 比較例１ この比較例では実施例１と同様な単結晶製造装置を利用
して、融点から８００℃、８００℃から４００℃までの
冷却条件を表１のように制御してシリコン単結晶Ｅ、Ｆ
の引上成長を行った。この条件で育成されたシリコン単
結晶は、導電型ｐ型（ボロンドープ）、結晶径１５０ｍ
ｍ、抵抗率１０Ωｃｍであった。
【００２６】この単結晶から切り出したウェハについて
実施例１と同様の熱処理及び評価を行った。その結果を
表６、７に示す。いずれの熱処理条件でもウェハ内部の
欠陥密度は３×１０6／ｃｍ3未満、かつウェハ表面のＣ
ＯＰ密度が３×１０5／ｃｍ3超であり、高Ｃモード合格
率が９０％未満となり、実施例１と比べて劣るものであ
った。
実施例１と同様の熱処理及び評価を行った。その結果を
表６、７に示す。いずれの熱処理条件でもウェハ内部の
欠陥密度は３×１０6／ｃｍ3未満、かつウェハ表面のＣ
ＯＰ密度が３×１０5／ｃｍ3超であり、高Ｃモード合格
率が９０％未満となり、実施例１と比べて劣るものであ
った。
【００２７】なお、結晶Ｅ、Ｆのａｓ ｇｒｏｗｎ結晶
から切り出したミラーウェハのミラー面から深さ３００
μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定
したところ、いずれも直径換算で１４０ｎｍ以上のボイ
ドの密度が１０5／ｃｍ3超であった。
から切り出したミラーウェハのミラー面から深さ３００
μｍの位置に存在するボイド欠陥をＯＰＰを用いて測定
したところ、いずれも直径換算で１４０ｎｍ以上のボイ
ドの密度が１０5／ｃｍ3超であった。
【００２８】
【表１】
【００２９】
【表２】
【００３０】
【表３】
【００３１】
【表４】
【００３２】
【表５】
【００３３】
【表６】
【００３４】
【表７】
【００３５】
【発明の効果】本発明の製造方法によるシリコンウェハ
は、ＣＯＰ欠陥が少なく、酸化膜耐圧特性に優れたもの
であり、高集積度の高い信頼性を要求されるＭＯＳデバ
イス用ウェハを製造するのに最適な結晶である。
は、ＣＯＰ欠陥が少なく、酸化膜耐圧特性に優れたもの
であり、高集積度の高い信頼性を要求されるＭＯＳデバ
イス用ウェハを製造するのに最適な結晶である。
【図１】は、赤外干渉法によるボイド欠陥密度・サイズ
の観察例である。
の観察例である。
フロントページの続き (72)発明者 大橋 渡 神奈川県川崎市中原区井田３−35−１ 新 日本製鐵株式会社技術開発本部内 (72)発明者 碇 敦 神奈川県川崎市中原区井田３−35−１ 新 日本製鐵株式会社技術開発本部内 (72)発明者 立川 昭義 神奈川県川崎市中原区井田３−35−１ 新 日本製鐵株式会社技術開発本部内 (72)発明者 出合 博之 神奈川県川崎市中原区井田３−35−１ 新 日本製鐵株式会社技術開発本部内 (72)発明者 横田 秀樹 神奈川県川崎市中原区井田３−35−１ 新 日本製鐵株式会社技術開発本部内 Ｆターム(参考） 4G077 AA02 AB01 AB03 BA04 CF00 EA01 FE05 FE13 GA06 HA12
Claims (4)
- 【請求項１】 ウェハ表面から５０μｍより深い領域の
直径換算で５０ｎｍ以上の欠陥密度が３×１０6／ｃｍ3
以上でかつ表面から１μｍより浅い領域での０．１μｍ
以上のＣＯＰ密度が３×１０5／ｃｍ3以下であることを
特徴とするシリコンウェハ。 - 【請求項２】 チョクラルスキー法により製造されたシ
リコン単結晶であって、結晶育成中の融液温度〜８００
℃までを２℃／分以上の冷却速度で育成した単結晶から
切り出したシリコンウェハを、不純物５ｐｐｍ以下の希
ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に抑えら
れている非酸化性雰囲気中において１１５０℃以上で
［７３−０．０６×温度（℃）］時間以上熱処理するこ
とを特徴とするシリコンウェハの製造方法。 - 【請求項３】 チョクラルスキー法により製造されたシ
リコン単結晶であって、結晶育成中の融液温度〜８００
℃までを２℃／分以上の冷却速度で、かつ８００℃〜４
００℃までを１℃／分以上の冷却速度で育成した単結晶
から切り出したシリコンウェハを、不純物５ｐｐｍ以下
の希ガスもしくは熱処理後の酸化膜厚が２ｎｍ以下に抑
えられている非酸化性雰囲気中において１１５０℃以上
で［７３−０．０６×温度（℃）］時間以上熱処理する
ことを特徴とするシリコンウェハの製造方法。 - 【請求項４】請求項１に記載のシリコンウェハを製造す
るために用いられるシリコン単結晶であって、ａｓ ｇ
ｒｏｗｎのホイドサイズ分布において１４０ｎｍ（球の
直径換算）以上のサイズのものが１０5／ｃｍ3以下であ
ることを特徴とするシリコン単結晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07839399A JP3734979B2 (ja) | 1999-03-23 | 1999-03-23 | シリコン半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07839399A JP3734979B2 (ja) | 1999-03-23 | 1999-03-23 | シリコン半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000264783A true JP2000264783A (ja) | 2000-09-26 |
| JP3734979B2 JP3734979B2 (ja) | 2006-01-11 |
Family
ID=13660781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07839399A Expired - Fee Related JP3734979B2 (ja) | 1999-03-23 | 1999-03-23 | シリコン半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3734979B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1308544A1 (en) * | 2001-06-15 | 2003-05-07 | Shin-Etsu Handotai Co., Ltd | SILICON SINGLE CRYSTAL WAFER HAVING VOID DENUDED ZONE ON THE SUFRACE AND DIAMETER OF ABOVE 300 mm AND ITS PRODUCTION METHOD |
| JP2009029703A (ja) * | 2001-01-26 | 2009-02-12 | Memc Electron Materials Inc | 酸化誘起積層欠陥を実質的に有さない空孔優勢コアを有する低欠陥密度シリコン |
-
1999
- 1999-03-23 JP JP07839399A patent/JP3734979B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009029703A (ja) * | 2001-01-26 | 2009-02-12 | Memc Electron Materials Inc | 酸化誘起積層欠陥を実質的に有さない空孔優勢コアを有する低欠陥密度シリコン |
| JP4644729B2 (ja) * | 2001-01-26 | 2011-03-02 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 酸化誘起積層欠陥を実質的に有さない空孔優勢コアを有する低欠陥密度シリコン |
| EP1308544A1 (en) * | 2001-06-15 | 2003-05-07 | Shin-Etsu Handotai Co., Ltd | SILICON SINGLE CRYSTAL WAFER HAVING VOID DENUDED ZONE ON THE SUFRACE AND DIAMETER OF ABOVE 300 mm AND ITS PRODUCTION METHOD |
| EP1308544A4 (en) * | 2001-06-15 | 2009-02-11 | Shinetsu Handotai Kk | SILICON MONOCRYSTAL PLATE HAVING AN EMPTY DENUDED AREA ON THE SURFACE AND A DIAMETER OF MORE THAN 300 MM AND METHOD OF PRODUCING THE SAME |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3734979B2 (ja) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191009B1 (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
| JP3800006B2 (ja) | シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ | |
| KR20050035862A (ko) | 고저항 실리콘 웨이퍼 및 이의 제조방법 | |
| JP3975605B2 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
| EP0942077A1 (en) | A method for producing a silicon single crystal wafer and a silicon single crystal wafer | |
| KR20100070989A (ko) | 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법 | |
| KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
| JP4013276B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2003055088A (ja) | シリコン半導体基板およびその製造方法 | |
| US6902618B2 (en) | Silicon single crystal wafer having void denuded zone on the surface and diameter of above 300 mm and its production method | |
| JPH11168106A (ja) | 半導体基板の処理方法 | |
| JP4567251B2 (ja) | シリコン半導体基板およびその製造方法 | |
| EP2659032B1 (en) | Method of manufacturing annealed wafer | |
| JP4549589B2 (ja) | シリコン半導体基板およびその製造方法 | |
| EP1343200A1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| JP4276764B2 (ja) | シリコン単結晶基板及びその製造方法 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2000264783A (ja) | シリコン半導体基板及びその製造方法 | |
| JP4107700B2 (ja) | シリコン単結晶およびその製造方法、評価方法 | |
| JP4603677B2 (ja) | アニールウェーハの製造方法及びアニールウェーハ | |
| US6800132B1 (en) | Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer | |
| JP3735002B2 (ja) | シリコン半導体基板およびその製造方法 | |
| KR100704945B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
| JP3479001B2 (ja) | シリコンウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050317 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050614 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20051011 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051020 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101028 |
|
| LAPS | Cancellation because of no payment of annual fees |