CN100446196C - 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法 - Google Patents

通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法 Download PDF

Info

Publication number
CN100446196C
CN100446196C CNB028145070A CN02814507A CN100446196C CN 100446196 C CN100446196 C CN 100446196C CN B028145070 A CNB028145070 A CN B028145070A CN 02814507 A CN02814507 A CN 02814507A CN 100446196 C CN100446196 C CN 100446196C
Authority
CN
China
Prior art keywords
wafer
oxygen
silicon
concentration
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028145070A
Other languages
English (en)
Other versions
CN1533599A (zh
Inventor
R·J·法尔斯特
J·L·利伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN1533599A publication Critical patent/CN1533599A/zh
Application granted granted Critical
Publication of CN100446196C publication Critical patent/CN100446196C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种用于产生具有本征吸除的绝缘体衬底硅(SOI)结构的方法，其中硅衬底经受理想析出晶片热处理，所述理想析出晶片热处理使衬底能在基本上是任何任意的电子器件制造工艺热处理周期过程中形成一种理想氧析出物非均匀深度分布，及其中介电层通过在表面下方注入氧或氧离子、或分子氧并使晶片退火而在晶片表面的下方形成。此外，硅片可以开始包括一个外延层，或者可以在本发明的方法过程中在衬底上淀积外延层。

Description

通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
技术领域
本发明涉及一种用于产生具有本征吸除的绝缘体衬底硅(SOI)结构的方法。更具体地说，本发明涉及一种用于产生具有本征吸除的SOI结构的方法，其中硅片或衬底(基底)经受一理想析出晶片热处理，所述理想析出晶片热处理使衬底能在基本上是任何任意的电子器件制造工艺热处理周期过程中形成一种理想的氧析出物非均匀深度分布，并且其中通过在表面下方注入氧或氮离子、或分子氧并使晶片退火而在衬底的表面下方形成一介电层。此外，硅衬底可以在初始时包括一外延层，或者可以在本发明的方法过程中在衬底上淀积一层外延层。
背景技术
SOI结构一般包括一个处理晶片(handle wafer)或层、一个器件层、及一个在处理层和器件层之间的绝缘(亦即，介电)膜(通常是一个氧化物层)。一般，器件层的厚度在0.05和20微米之间。这种衬底可以用该技术中已知的各种方法制备。例如，可以用晶片变薄技术，上述晶片减薄技术常常叫做背面蚀刻SOI(亦即，BESOI)，其中将硅片粘合到处理晶片上，和然后缓慢腐蚀去掉直至在处理晶片上只留下一薄层硅时为止。(见比如，美国专利No.5,189,500，该专利在本文中整体包括作为参考文献。)可供选择地，可以用单个晶片，其中在晶片表面下方注入分子氧离子(O2 +)或原子氧离子(O+)以便形成一氧化物层。这种方法一般叫做注氧隔离(SIMOX)(亦即通过注入氧而分开；见比如，美国专利No.5,436,175和用于半导体处理的等离子体浸没离子注入，材料化学和物理学46(1996)132-139，上述二者都整体包括在本文中作为参考文献)。这种方法可以认为是有利的，因为它与在SOI结构制备中更常用的晶片减薄法相比，减少了消耗的硅片数量。
SOI结构可以用从按照直拉法(丘克拉尔斯基拉单晶法，Cz法)生长的单晶硅锭切片所得的硅片制备。近年来，已经认识到，单晶硅中的许多缺陷是在生长过程中当晶体在固化之后冷却时形成。这些缺陷部分是由于存在过量(亦即浓度高于溶解度极限)本征点缺陷产生，上述本征点缺陷通称为空位和自填隙。从熔体生长的硅晶体通常含有过量的一种或另一种类型的本征点缺陷，即，或者是晶格空位，或者是硅自填隙。已经有人提出，硅中的这些点缺陷的类型和初始浓度是在固化时确定，并且如果这些浓度达到系统中临界过饱和水平及这些点缺陷的迁移率(淌度)足够高，则将可能会发生一种反应，或一种附聚事件。在硅中附聚的本征点缺陷能严重影响生产复杂和高集成度电路，如利用SOI结构的那些电路时材料的生产率潜力。
空位型缺陷可以认为是这些可观察的晶体缺陷如D缺陷、流动图形缺陷(FPDs)、栅氧化层完整性(GOI)缺陷、晶体原生粒子(COP)缺陷、晶体原生轻微点缺陷(LPDs)、及某些类体缺陷的起源，上述某些类体缺陷可以通过红外线散射技术如扫描红外显微镜和激光扫描层析X射线摄影术观察。另外在过量空位区域中存在的是起用于环形氧化诱生堆垛层错(OISF)核作用的缺陷。可以推测，这种特定的缺陷是由于存在过量空位而催化的高温成核式氧附聚物。
除了上述空位型缺陷之外，还可以认为，附聚的空位缺陷或空隙可能是“雾(HF)缺陷”(亦即金属析出缺陷)的原因。HF缺陷象这些另外的空位缺陷一样被认为是目前SOI技术的关键问题。
涉及自填隙的缺陷较少充分研究。它们一般被认为是低密度填隙型位错环或网络。这些缺陷不会造成栅氧化物完整性故障，所述栅氧化物完整性故障是一个重要的晶片性能判据，但它们被广泛地认为是其它类型的通常与漏电流问题有关的器件故障的原因。
如果用含有这些缺陷的硅片作为器件层的原材料，则对SOI衬底来说，附聚的本征点缺陷能产生性能问题。性能问题也可以由SOI结构处理晶片或层中存在的金属污染物造成。这是因为，在由SOI法所用的热处理过程中，由于例如净化和处理SOI结构的结果，在处理晶片或层中存在的金属污染物可以穿过硅基体移动，直至到达在处理晶片和器件层之间存在的氧化物层时为止。尽管一般说来这些杂质不能通过氧化物层和进入器件层，但氧化物层是这些杂质析出的优先部位。这种析出可使氧化物层中断，并影响用SOI结构制成的SOI器件的性能。
因此，仍然需要含一基本上没有附聚的本征点缺陷的器件层的SOI结构。此外，仍然需要含一能阻止金属杂质在氧化物层/硅界面处或附近析出的处理晶片或层的SOI结构。
发明概述
因此，本发明的特点之一是：提供一种具有一器件层的绝缘体衬底硅结构，所述器件层包括一个外延层和一个具有改善的吸除能力的处理晶片或层；提供这样一种结构，其中处理晶片或层能在基本上是任何任意的电子器件制造工艺的热处理周期中形成理想的氧析出物非均匀深度分布；及提供这样一种结构，所述结构在器件制造过程中对形成金属析出物缺陷不太敏感。
另外本发明的特点之一是：提供一种用于产生一种绝缘体衬底硅结构的方法，所述方法包括使硅片或衬底经受一个理想析出热处理，并在其表面下方注入一氧化物层；提供这样一种方法，所述方法还包括在衬底的表面上淀积一个外延层；及提供这样一种方法，其中作为上述理想析出热处理的一部分，衬底还经受氧析出和稳定热处理，以便引起形成能经受住氧注入和/或外延淀积法各步骤的若干本征吸除部位。
因此，简短地说，本发明涉及一种绝缘体衬底硅结构，所述绝缘体衬底硅结构包括：(i)一个支承处理晶片或层，所述支承处理晶片或层在经受氧析出热处理(比如，主要包括由将晶片在800℃下退火4小时，和然后在1000℃下退火16小时组成的处理)时，形成氧析出物的非均匀深度分布；(ii)一个包括一个外延层的单晶硅器件层；及(iii)一个在支承层和器件层之间的介电层。
本发明还涉及一种绝缘体衬底硅结构，所述绝缘体衬底硅结构包括：(i)一个支承处理晶片或层，所述支承处理晶片或层包括一种经过稳定的氧析出物非均匀分布；(ii)一个包括一个外延层的单晶硅器件层；及(iii)一个在支承层和器件层之间的介电层。
本发明还涉及一种绝缘体衬底硅结构，所述绝缘体衬底硅结构包括：(i)一个支承处理晶片或层，所述支承处理晶片或层包括一种二次缺陷分布(比如棱柱形位错环或缠结或堆垛层错)，所述二次缺陷分布起本征吸除部位的作用；(ii)一个包括一个外延层的单晶硅器件层；及(iii)一个在支承层和器件层之间的介电层。
本发明还涉及一种用于产生绝缘体衬底硅结构的方法，所述方法包括以下步骤：使一个单晶硅衬底-该单晶硅衬底具有两个主要的一般是平行的表面，其中之一是前表面，而另一个是后表面；一个在前表面和后表面之间的中心平面；一个接合前表面和后表面的圆周边缘；一个包括在前表面和一个从前表面朝向中心平面方向测量的距离D1之间的硅衬底的第一区域的表面层；及一个包括在中心平面和第一区域之间的硅片的第二区域的体层(bulk layer)-经受理想析出热处理，以便引起在晶片中形成一种晶格空位非均匀深度分布，使在体层中的空位浓度大于表面层中的空位浓度；在衬底的前表面上淀积一个外延层；及在衬底的前表面下方注入氧以便在这个表面下方形成一个氧化物层。
本发明还涉及一种用于产生绝缘体衬底硅结构的方法，所述方法包括以下步骤：使一个单晶硅衬底-该单晶硅衬底具有两个主要的一般是平行的表面，其中之一是前表面，而另一个是后表面；一个在前表面和后表面之间的中心平面；一个接合前表面和后表面的圆周边缘；一个包括在前表面和一个从前表面朝向中心平面方向测量的距离D1之间的硅衬底的第一区域的表面层；及一个包括在中心平面和第一区域之间的硅片的第二区域的体层-经受理想析出热处理，以便引起在衬底中形成一种晶格空位非均匀深度分布，使在体层中的空位浓度大于表面层中的空位浓度；使硅衬底经受氧析出热处理，以便引起体层中氧析出物成核并生长到一个足够稳定该氧析出物的尺寸，以致它们在不超过1150℃的温度下不能溶解；在衬底的前表面上淀积一个外延层；在衬底的前表面下方注入氧，以便在表面下方形成一个氧化物层。
本发明还涉及一种用于产生绝缘体衬底硅结构的方法，所述方法包括以下步骤：使一个单晶硅衬底-该单晶硅衬底具有两个主要的一般是平行的表面，其中之一是前表面，而另一个是后表面；一个在前表面和后表面之间的中心平面；一个接合前表面和后表面的圆周边缘；一个包括在前表面和一个从前表面朝向中心平面方向测量的距离D1之间的第一区域的表面层；及一个包括在中心平面和第一区域之间的第二区域的体层-经受理想析出热处理，以便引起在衬底中形成一种晶格空位非均匀深度分布，使在体层中的空位浓度大于表面层中的空位浓度；使硅衬底经受氧析出热处理，以便引起体层中氧析出物成核并生长到一个足够稳定该氧析出物的尺寸，以致它们在随后的注氧法过程中不能溶解；在衬底的前表面上淀积一个外延层；及在衬底的前表面下方注入氧，以便在表面下方形成一个氧化物层。
本发明还涉及一种用于产生绝缘体衬底硅结构的方法，所述方法包括以下步骤：使一个单晶硅衬底-该单晶硅衬底具有两个主要的一般是平行的表面，其中之一是前表面，而另一个是后表面；一个在前表面和后表面之间的中心平面；一个接合前表面和后表面的圆周边缘；一个包括在前表面和一个从前表面朝向中心平面方向测量的距离D1之间的硅衬底的第一区域的表面层；及一个包括在中心平面和第一区域之间的硅衬底的第二区域的体层-经受理想析出热处理，以便引起在衬底中形成一种晶格空位的非均匀深度分布，使在体层中的空位浓度大于表面层中的空位浓度；使硅衬底经受热处理，以便引起形成二次缺陷(比如，棱柱形位错环或缠结或堆垛层错)和/或氧析出物，所述二次缺陷和/或氧析出物能经受住随后的外延淀积和/或注氧过程；在衬底的前表面上淀积一个外延层；及在衬底的前表面下方注入氧，以便在表面的下方形成一个氧化物层。
本发明还涉及一种用于产生绝缘体衬底硅的方法，所述方法包括以下步骤：使一个单晶硅衬底-该单晶硅衬底具有两个主要的一般是平行的表面，其中之一是前表面，而另一个是后表面；一个在前表面和后表面之间的中心平面；一个接合前表面和后表面的圆周边缘；一个包括在前表面和一个从前表面朝向中心平面方向测量的距离D1之间的硅衬底的第一区域的表面层；及一个包括在中心平面和第一区域之间的硅衬底的第二区域的体层-经受理想析出热处理，以便引起在衬底中形成一种晶格空位的非均匀分布，使在体层中的空位浓度大于表面层中的空位浓度；在衬底的前表面上淀积一个外延层；在衬底的前表面下方注入氧，以便在衬底表面的下方形成一个氧化物层；及使注入氧的衬底经受热退火，以便当注入的氧与硅化学键结在其中形成二氧化硅(SiO2)层时使该注入的氧再分配。
本发明还涉及一种用于产生氧化物衬底硅结构的方法，上述氧化物衬底硅结构包括一个衬底，所述衬底具有两个主要的一般是平行的表面，其中之一是前表面，而另一个是后表面；一个在前表面和后表面之间的中心平面；一个包括在前表面和一个从前表面朝向中心平面方向测量的距离D1之间的该衬底的第一区域的表面层；和一个包括在中心平面和第一区域之间的该衬底的第二区域的体层；一个接合前和后表面的圆周边缘；一个中心轴线；及一个从中心轴线延伸到圆周边缘的半径。该方法包括：将氧注入硅衬底，以便引起形成一个介电层，所述介电层一般平行于前表面，并且位于前表面和中心平面之间的一个区域中；使硅衬底经受理想析出热处理，以便引起形成一种晶格空位的非均匀深度分布，使在体层中的空位浓度大于表面层中的空位浓度；及使理想析出的硅衬底经受氧析出和稳定热处理，以便引起形成和稳定体层的氧析出物和在表面层中的一个无析出物区。
本发明的另一些目的和特点一部分是显而易见的，和一部分将在下面指出。
附图简介
图1是示出自填隙的初始浓度[I]和空位的初始浓度[V]如何随比值v/Go增加而变化的一个例子的曲线图，此处v为生长速率，及Go为平均轴向温度梯度；
图2是示出对一规定的自填隙初始浓度[I]，用于形成附聚的填隙缺陷所需自由能的变化ΔGI如何随温度T降低而增加的一个例子的曲线图；
图3是示出当比值v/Go由于Go值增加而减小时，自填隙的初始浓度[I]和空位的初始浓度[V]如何可以沿着晶锭或晶片半径变化的一个例子的曲线图，应该注意，在V/I边界处，发生从空位为主的材料到自填隙为主的材料的过渡；
图4是一个单晶硅锭或硅片的顶部平面图，图中分别示出空位为主的材料区域V和自填隙为主的材料区域I，及在它们之间存在的V/I边界；
图5是一个单晶硅锭的纵向剖视图，图中详细示出晶锭恒定直径部分的轴向上对称的区域；
图6是理想析出晶片过程的示意图；
图7是如例1中所述处理的晶片(样品4-7)的横截面照片；
图8是一种经受了例1中所述一系列步骤的晶片(样品4-8)的横截面照片；
图9是一种经受了例1中所述一系列步骤的晶片(样品3-14)的横截面照片；
图10是铂浓度(原子/cm3)的对数与距一种经受了例1中所述一系列步骤的晶片(样品4-7)的表面的深度的关系曲线图；
图11是一种经受了例2中所述一系列步骤的晶片(样品3-4)的横截面照片；
图12是一种经受了例2中所述一系列步骤的晶片(样品3-5)的横截面照片；
图13是一种经受了例2中所述一系列步骤的晶片(样品3-6)的横截面照片；
图14是一种经受了例3中所述一系列步骤的晶片(样品1-8)的横截面照片。
优选实施例详细说明
按照本发明，揭示了一种用于制备绝缘体衬底硅(SOI)结构的方法，上述SOI结构具有足够的氧析出物度陷密和/或用于本征吸除(IG)的目的的二次缺。按照本发明所述方法的一个实施例，氧注入一个单晶硅衬底片的表面下方，和然后经受一个理想的析出片热处理过程，正如本文进一步说明的。在一个实施例中，无论是在氧注入和/或理想析出晶片处理之前还是之后，在衬底表面上淀积一个外延层。
理想析出晶片热处理过程在硅衬底片中产生一个“样板”，所述“样板”确定或“印刷”氧在其中析出的方式。作为理想析出晶片热处理过程的一部分，衬底可以额外经受一种热退火，以使氧析出和使氧析出物稳定，因此它们能经受住氧注入过程和/或外延淀积过程(取决于所用过程步骤的特定顺序)。可供选择地，氧析出物可以生长到一个尺寸，所述尺寸足以引起形成二次缺陷如棱柱形位错环或缠结或堆垛层错。照这样，二次缺陷也可以按照空位样板形成以用于本征吸除目的，因此即使其中形成的氧析出物稍后溶解，也能产生具有足够本征吸除能力的SOI衬底。
用于本发明的原材料是一种单晶硅片，所述单晶硅片是从一种单晶硅锭切片得到，在一个实施例中，上述单晶硅锭是用常规的直拉法生长。这些方法，以及标准的硅切片、研磨、腐蚀、和抛光技术，在例如F.Shimura，Semiconductor Silicon Crystal Technology(半导体硅晶体工艺)，Academicpress，1989，和Silicon Chemical Etching(硅化学腐蚀)，(J.Grabmaier编著)Springer-Verlag，New York，1982中已经公开。然而，优选的是，原料晶片包含一个基本上没有附聚的本征点缺陷的区域，上述晶片从一种单晶硅锭得到，所述单晶硅锭是按照例如在美国专利No.6,254,672和No.5,919,302(二者包括在本文中整体作为参考文献参考)中所述的方法生长。
就形成基本上没有这些缺陷的单晶硅片而论，应该注意的是，本征点缺陷的类型和初始浓度似乎是当晶锭从固化温度(亦即约1410℃)冷却到一个高于1300℃(亦即，至少约1325℃、至少约1350℃或甚至至少约1375℃)的温度时开始确定；也就是说，这些缺陷的类型和初始浓度受比值v/Go控制，此处v是生长速度，及Go是在这个温度范围内的平均轴向温度梯度。现在参见图1，对不断增加的v/Go值，在一v/Go的临界值附近，发生从逐渐减少的自填隙为主的生长到逐渐增加的空位为主的生长的过渡，根据目前可用的信息，上述v/Go的临界值似乎是约2.1×10-5cm2/sK，此处Go是在上述温度范围内轴向温度梯度恒定不变的条件下确定。在这个临界值处，这些本征点缺陷的浓度处于平衡状态。然而，当v/Go值超过临界值时，空位的浓度增加。同样，当v/Go值降到低于临界值时，自填隙的浓度增加。如果这些浓度在系统中达到临界过饱和水平，及如果点缺陷的迁移率足够高，则可能会发生一种反应或附聚事件。
I.晶体生长
正如在别处(见比如美国专利No.6,254,672和No.5,919,302)所报道的，已经发现，其中空位或自填隙附聚而产生缺陷的反应可以得到抑制。在不受限于一特定理论的情况下，一般认为，如果在晶锭的生长和冷却期间控制空位或自填隙的浓度，以使系统自由能的变化(ΔG)决不会超过这些附聚反应自然发生时的临界值，则这些反应可以得到抑制。换句话说，可以认为，当晶锭从固化温度冷却时，通过防止系统在空位或自填隙方面变成临界过饱和，可以避免空位和自填隙的附聚。
防止形成这些缺陷可以通过确定一空位或自填隙的初始浓度(用v/Go(r)控制，此处v/Go(r)代表随径向位置而变的v/Go，如下面进一步说明的)达到，上述空位或自填隙的初始浓度足够低，以致决不会达到临界过饱和。然而，实际上，这些浓度难以在整个晶体半径上达到，并因此，一般，可以通过在晶体固化之后(亦即在确定如由v/Go(r)所确定的初始浓度之后)抑制初始空位浓度或初始自填隙浓度避免临界过饱和。
由于比较大的自填隙迁移率(一般约为10-4cm2/秒)和由于较小的空位迁移率，所以能够在比较大的距离(亦即约5cm-约10cm或10cm以上的距离)内通过自填隙径向扩散到位于晶体表面处的凹坑(壑，sink)或扩散到位于晶体内空位为主的区域中影响自填隙和空位的抑制作用。倘若有足够的时间用于本征点缺陷初始浓度的径向扩散，则可以有效地用径向扩散来抑制自填隙和空位的浓度。一般，扩散时间将取决于自填隙和空位初始浓度的径向变化，同时径向变化越少则所要求的扩散时间越短。
通常，平均轴向温度梯度Go随按照直拉法生长的单晶硅半径的增加而增加。这意味着v/Go值通常在晶锭的半径上不是唯一的。由于这种变化的结果，本征点缺陷的类型和初始浓度不是恒定不变。如果在图3和4中表示为V/I边界20的临界值v/Go在沿着晶锭的半径40在某点处达到，则材料将从空位为主转换到自填隙为主。此外，晶锭包括一个自填隙为主材料的轴向对称区域60(其中硅自填隙原子的初始浓度随半径增加而增加)，上述自填隙为主材料的轴向对称区域60包围一个空位为主材料的总体上圆柱形的区域80(其中空位的初始浓度随半径增加而减小)。
当含有V/I边界的晶锭从固化温度冷却时，填隙原子和空位的径向扩散由于自填隙与空位复合而造成在V/I边界中径向上向内移动。此外，当晶体冷却时，将会发生自填隙径向扩散到晶体的表面。当晶体冷却时，晶体的表面能保持接近平衡的点缺陷浓度。点缺陷的径向扩散往往会降低V/I边界外部的自填隙浓度和V/I边界内部的空位浓度。因此，如果有足够的时间用于扩散，则每一处的空位和填隙的浓度都可以是这样，即，使得这些相应系统的自由能低于发生附聚反应处的临界值。
参见图5，优选的是控制晶体生长条件，以便引起形成按照直拉法生长的单晶硅锭100，上述生长条件包括生长速度v、平均轴向温度梯度Go、及冷却速率，上述单晶硅锭100包括一个中心轴线120、一个籽晶锥140、一个端锥160及一个在上述籽晶锥和端锥之间的恒定直径部分180。本发明的晶片可以由其得到的晶锭恒定直径部分具有一个圆周边缘200和一个半径40，所述半径40从中心轴线120延伸到圆周边缘200。可以控制生长条件以便导致形成(i)填隙为主的材料的基本上无缺陷轴向对称区域60，和/或(ii)空位为主的材料的轴向对称区域80，上述空位为主的材料的轴向对称区域80的至少其中一部分90基本上无缺陷。当存在时，轴向对称区域60和90可以变化的宽度，正如下面进一步详细说明的。
生长速度v和平均轴向温度梯度Go(如上所述)通常是这样控制，以使v/Go的比值范围是v/Go临界值的约0.5-约2.5倍(亦即根据目前可用的临界值v/Go的信息为约1×10-5cm2/sK-约5×10-5cm2/sK)。优选的是，比值v/Go将是v/Go临界值的约0.6-约1.5倍(亦即根据目前可用的临界值v/Go的信息为约1.3×10-5cm2/sK-约3×10-5cm2/sK)。最优选的是，v/Go的比值范围将是临界值v/Go的约0.75-约1.25倍(亦即根据目前可用的临界值v/Go的信息为约1.6×10-5cm2/sK-约2.1×10-5cm2/sK)。在一个特别优选的实施例中，在轴向对称区域90内的v/Go具有一个值是在v/Go临界值和v/Go临界值的1.1倍之间。在另一个特别优选的实施例中，在轴向对称区域60内的v/Go是在v/Go临界值的约0.75倍和v/Go临界值之间。
为了使轴向对称区域60或90的宽度达到最大，优选的是晶锭在下列一段时间范围内从固化温度冷却到超过约1050℃的一个温度：(i)对150mm标称直径的硅晶体至少约5小时，优选的是至少约10小时，和更优选的是至少约15小时，(ii)对200mm标称直径的硅晶体至少约5小时，优选的是至少约10小时，更优选的是至少约20小时，还更优选的是至少约25小时，和最优选的是至少约30小时，及(iii)对具有标称直径大于200mm的硅晶体至少约20小时，优选的是至少约40小时，更优选的是至少约60小时，和最优选的是至少约75小时。冷却速率的控制可以通过用该技术中的任何已知的装置来使热传递最小化，包括使用绝热体、加热器、辐射屏蔽、及磁场。
平均轴向温度梯度Go的控制可以通过拉晶机的“热区”设计，亦即石墨(或其它材料)达到，其中上述石墨(或其它材料)制成加热器、保温装置、热和辐射屏蔽等。尽管设计细节可以根据拉晶机的构造和型号改变，但一般，Go可以用该技术中目前已知的任何用于控制在熔体/固体界面处的热传递的装置来控制，上述装置包括反射器、辐射屏蔽、排气管、光导管、和加热器。一般，Go的径向变化通过将这种装置定位在熔体/固体界面上方约一个晶体直径之内减至最小。可以通过调节装置相对于熔体和晶体的位置进一步控制Go。这或是通过该调节装置在热区中的位置完成，或是通过调节熔体表面在热区中的位置完成。此外，当应用一个加热器(比如，一个底部加热器，或一个设置在拉晶机生长室内坩埚下方的加热器)时，可以进一步通过调节供应到加热器上的电力控制Go。这些方法中的任何方法或所有方法都可以在批量生产直拉法过程中使用，在上述批量生产直拉法中，熔体的体积在该方法过程中耗尽。
对用于制备基本上无缺陷的晶片的方法的某些实施例来说，一般优选的是平均轴向温度梯度Go随着晶锭直径变化而相对固定不变。然而，应该注意，因为热区设计中的改进可以使Go的变化减至最小，所以与保持恒定的生长速率有关的机械问题变成一个日益重要的因素。这是由于生长过程对拉晶速率的任何变化更敏感得多，而拉晶速率的任何变化又直接影响生长速率v。就过程控制而论，这意味着在整个晶锭半径上具有不同的G0值是有利的。然而，Go值的显著不同可能造成大浓度自填隙一般朝晶片边缘方向增加，并因而增加了避免形成附聚的本征点缺陷的难度。
由于上述原因，Go的控制包括在使Go的径向变化减至最小和保持有利的过程控制条件之间的一种平衡。因此，通常是在约一个直径的晶体长度之后拉晶速率将是在约0.2mm/分-约0.8mm/分范围内。优选的是，拉晶速率在约0.25mm/分-约0.6mm/分范围内，及更优选的是在约0.3mm/分-约0.5mm/分范围内。应该注意，拉晶速率取决于晶体直径和拉晶机设计二者。上述范围通常用于200mm直径的晶体。一般，拉晶速率将随着晶体直径增加而降低。然而，拉晶机可以设计成能使拉晶速率超过上述那些范围。结果，最优选的是拉晶机设计成能使拉晶速率尽可能快而同时仍可用于形成按照本发明所述的一个或多个轴向对称区域。
自填隙扩散的量通过在晶锭从固化温度(约1410℃)冷却到硅自填隙变固定供商业上实用的温度时控制冷却速率而进行控制。硅自填隙在接近硅的固化温度亦即约1410℃的温度下似乎是极易移动。然而，这种移动性随着单晶硅锭温度降低而降低。一般，自填隙的扩散速率慢到这样大的程度，以至它们在低于约700℃的温度下，并且也许在高到800℃、900℃、1000℃、或甚至1050℃的温度下，对商业上实用时段来说基本上是固定的。
在这方面应该注意，尽管发生自填隙聚合反应的温度在理论上可以在很宽的温度范围内变化，但根据实际情况，这个范围对常规直拉生长的硅来说似乎是比较窄。这是通常在按照直拉法生长的硅中得到的初始自填隙浓度范围比较窄的结果。因此，一般，如果真的发生自填隙附聚反应，则可能在约1100℃-约800℃范围内的温度下，而通常是在约1050℃温度下发生。
因此，在自填隙似乎移动的温度范围内，及视热区内的温度而定，冷却速率通常将是在约0.1℃/分-约3℃/分范围内。优选的是，冷却速率将在约0.1℃/分-约1.5℃/分范围内，更优选的是约0.1℃/分-约1℃/分，还更优选的是约0.1℃/分-约0.5℃/分。
通过在自填隙似乎移动的温度范围内控制晶锭的冷却速率，自填隙可以有更多时间扩散到位于晶体表面处的凹坑中，或是扩散到空位为主的区域中，在这些地方它们可以湮没。这些填隙的浓度因此可以得到抑制，起到防止附聚事件发生的作用。利用通过控制冷却速率的填隙扩散性，起到放松别的方法为得到无附聚缺陷的轴向对称区域可能需要的严格的v/Go要求。换一种说法，由于事实上可以控制冷却速率以使填隙有更多时间扩散，所以可接受相对于临界值更大范围的v/Go值用于得到无附聚缺陷的轴向上对称区的目的。
为了在晶体恒定直径部分相当大的长度上达到这种冷却速率，还必需考虑晶锭端锥的生长过程及一旦端锥生长完成对晶锭的处理。通常，在晶锭的恒定直径部分生长完成时，将使拉晶速率增加，以便开始为形成端锥所必需的逐渐变细。然而，拉晶速率的这种增加可以造成恒定直径部分的下段在填隙充分移动的温度范围内更快地冷却，如上所述。结果，这些填隙可能没有足够的时间扩散到待湮灭的凹坑中；也就是说，在这个下段中的浓度可能没有被抑制到足够的程度，并可能产生自填隙缺陷的附聚。
为了防止这些缺陷的形成在晶锭的这个下段中发生，优选的是晶锭的恒定直径部分具有一个按照直拉法的均匀热过程。均匀的热过程可以通过不仅在恒定直径部分生长期间，而且在晶体的端锥生长期间及可能在端锥生长之后，以相对恒定的速率从硅熔体中提拉晶锭来达到。更具体地说，优选的是当端锥开始生长时，确定一个用于端锥的拉晶速率，上述拉晶速率保证晶锭的恒定直径部分的保持在超过约1050℃温度的任何分段经历与晶锭恒定直径部分其它分段相同的热过程，其中上述晶锭恒定直径部分的其它分段包含一已经冷却到低于约1050℃的温度的无附聚的本征点缺陷的轴向对称区域。相对恒定的拉晶速率可以例如通过以下方法达到：(i)相对于在晶体的恒定直径部分生长期间坩埚和晶体的旋转速率，降低在端锥生长期间坩埚和晶体的旋转速率，和/或(ii)与在端锥生长期间常规所供应的电力相比，增加用来在端锥生长期间加热硅熔体所供应到加热器上的电力。这些过程变量的额外调节可以单独进行或是结合起来进行。
如上所述，有一空位为主区域最小半径，可以达到抑制附聚的填隙缺陷。最小半径值取决于v/Go(r)和冷却速率。因为拉晶机和热区设计将会改变，所以上述v/Go(r)、拉晶速率、和冷却速率的范围也将会改变。同样这些条件可以沿着生长中晶体的长度改变。还如上所述，无附聚的填隙缺陷的填隙为主区域的宽度在某些实施例中优选的是最大。因此，理想的情况是使这个区域的宽度保持到一个数值，所述数值尽可能接近，但不超过沿着在一规定拉晶机中生长中晶体长度的晶体半径和空位为主区域的最小半径之间的差值。
为了使用于一规定拉晶机热区设计的轴向对称区域60和90的宽度达到最大，所需的晶体拉晶速率分布图可以凭经验确定。一般说来，这种经验方法包括首先得到有关在一特定拉晶机中生长的晶锭的轴向温度分布的很容易获得的数据，及在同一拉晶机中生长的晶锭的平均轴向温度梯度的径向变化。结合起来用该数据拉制一个或多个单晶硅锭，然后分析这些单晶硅锭是否存在附聚的填隙缺陷。这样，可以确定最佳拉晶速率分布。
除了在晶锭半径范围内由于Go增加而产生的v/Go径向变化之外，v/Go还可以由于v改变，或是由于直拉法造成的Go自然变化而在轴向上变化。对标准直拉法，v随着在整个生长周期中调节拉晶速率而改变，以便使晶锭保持在恒定的直径下。拉晶速率的这些调节或改变又引起v/Go在晶锭恒定直径部分的长度上变化。因而，在本方法中理想的情况是控制拉晶速率，以便使晶锭轴向对称区域的宽度达到最大。然而，结果可能发生晶锭半径的变化。为了保证最终的晶锭具有一恒定的直径，晶锭因此优选的是生长到一个比所希望的直径大的直径。然后晶锭经受在该技术中标准的加工，以便从表面除去过量的材料，因此保证得到具有恒定直径部分的晶锭。
再参见图5，本发明的器件层可由其得到的晶片是从一单晶硅锭100切片得到。这种晶锭可以包含一自填隙为主的材料的轴向对称区域60，所述自填隙为主的材料的轴向对称区域60可以另外包围一个一般是圆柱形的空位为主的材料的区域80，上述空位为主的材料圆柱形区域80还可以包括一基本上无附聚的本征点缺陷的区域90；可供选择地，自填隙为主的区域60可以从中心延伸到边缘，或者空位为主的区域90可以从中心延伸到边缘。
在另一个实施例中，轴向对称区域90具有一个宽度，如沿着从V/I边界20延伸到轴线120的半径40所测得的，上述宽度至少为约15mm的宽度，并且优选的是具有一宽度为晶锭恒定直径部分半径的至少约7.5％，更优选的是至少约15％，还更优选的是至少约25％，及最优选的是至少约50％。在一个特别优选的实施例中，轴向上对称的区域90包括晶锭的轴线120，亦即，轴向对称区域90和一般是圆柱形的区域80重合。换一种说法，晶锭100包括一个空位为主材料的一般是圆柱形区域80，所述区域至少其中一部分没有附聚的缺陷。此外，轴向上对称的区域90在晶锭恒定直径部分长度的至少约20％的长度上延伸，优选的是至少约40％的长度上，更优选的是至少约60％的长度上，及还更优选的是至少约80％的长度上延伸。
在还有另一个实施例中，这些晶片可以从一单晶硅锭100得到，上述单晶硅锭100包括一个轴向对称区域60，所述轴向对称区域60一般具有一个从圆周边缘200径向上向内朝中心轴线120所测得的宽度220，上述宽度220是晶锭恒定直径部分半径的至少约30％，而在某些实施例中是至少约40％、至少约60％、或甚至至少约80％。此外，轴向对称区域一般在一个长度260上延伸，上述长度260是晶锭恒定直径部分长度的至少约20％、优选的是至少约40％，更优选的是至少约60％、及还更优选的是至少约80％。
应该注意，轴向对称区域60和90的宽度沿着中心轴线120的长度可能有某种变化。因此，对一个具有规定长度的轴向对称区域，轴向对称区域60的宽度220通过测量从晶锭100的圆周边缘200径向上朝离中心轴线最远点的距离确定。换句话说，宽度这样测量，以便确定轴向对称区域60规定长度内的最小距离。同样，轴向对称区域90的宽度通过测量从V/I边界20径向上朝向距中心轴线120最远的点的距离确定。换句话说，宽度这样测量，以便确定轴向对称区域90规定长度内的最小距离。
通过控制生长条件，可以得到一种单晶硅片，上述单晶硅片基本上没有附聚的空位型缺陷、附聚的填隙型缺陷或者二种类型的附聚的本征点缺陷。一般，附聚的空位型缺陷被认为是比附聚的填隙缺陷有更多的问题。因此，尽管晶片可以包括一个具有附聚的填隙型缺陷的轴向对称区域，其中所述区域的宽度小于或等于晶片的半径，但优选的是晶片具有一个大部分径向宽度基本上至少没有附聚的空位型缺陷的轴向对称区域。甚至更优选的是，晶片将具有一个大部分径向宽度的轴向对称区域，所述轴向对称区域基本上没有两种类型的附聚的本征点缺陷。用这种晶片作为用于SOI结构的原材料可产生一种具有一个包含一个大部分径向宽度基本上没有附聚的本征点缺陷的轴向对称区域的器件层的结构。这种器件层是有利的，因为它消除了许多与器件层中存在这些缺陷有关的性能问题。
II.理想析出热处理
理想析出晶片热处理法可以应用于一种单晶硅片、一种具有一析出于其上的外延层的单晶硅片、或一种包括一个介电或绝缘层的硅结构，亦即一种绝缘体衬底硅(SOI)结构。直拉生长的硅通常具有在约5×1017-约9×1017原子/cm3(ASTM标准F-123-83)范围内的氧浓度。由于晶片的氧析出物分布变得基本上与理想析出晶片中氧浓度断开联系，所以起始晶片可以具有一个在直拉法可达到的范围之内或甚至在范围之外任意处的氧浓度。然而氧浓度可能影响一旦形成的氧析出物的生长或溶解；也就是说，增加氧填隙原子的浓度促进氧析出物的生长和减少这些析出物的溶解。因此，尽管氧浓度可以在上述范围之内或之外的任意处，但在不脱离本发明范围的情况下，优选的是起始晶片具有氧浓度至少约为6×1017原子/cm3，更优选的是至少约为7×1017原子/cm3和甚至高达约8×1017原子/cm3或更高(ASTM标准F-121-83)。
根据单晶硅锭从硅的熔点(约1410℃)经过范围约750℃到约350℃的冷却速率，氧析出物成核中心可以在晶片由其切片得到的单晶硅锭中形成。在原材料中是否存在这些成核中心对所提供的本发明来说不是关键，然而，这些中心能通过在不超过约1300℃的温度下热处理硅而溶解。某些热处理，如在约800℃温度下将硅退火约4小时，可以使这些中心稳定，以致它们在不超过约1150℃的温度下不能溶解，如下面更详细说明的。氧析出物的检测限目前约为5×106析出物/cm3。氧析出成核中心的存在(或密度)不能用目前可用的技术直接测定。然而，可以用各种技术来间接检测它们的存在。如上所述，通过使硅经受氧析出热处理可以稳定硅中预先存在的氧析出物成核中心，并且可以使析出物在这些地点处生长。因此，在氧析出热处理之后，比如，将晶片在800℃温度下退火4小时和然后在1000℃温度下退火16小时，可以间接测定这些成核中心的存在。
置换碳当在单晶硅中作为一种杂质存在时具有催化形成氧析出物成核中心的能力。由于这个原因和其它的原因，因此，优选的是单晶硅原材料具有低浓度的碳。也就是说，单晶硅具有的碳浓度应低于约5×1016原子/cm3，优选的是低于1×1016原子/cm3，而更优选的是低于5×1015原子/cm3。
现在参见图6，一种用于理想析出晶片的原材料，或者一种从理想析出法得到的晶片，一种单晶硅片1具有一个前表面3、一个后表面5、及一个在前表面和后表面之间的虚中心平面7。在本文中术语“前”和“后”用于区分晶片两个主要的一般是平面的表面；晶片的前表面，如本文中所用的那个术语，不一定是电子器件随后将在其上制造的表面，晶片的后表面，如本文中所用的那个术语，也不一定是与电子器件在其上制造的表面相对的晶片主要表面。此外，由于硅片通常具有某种总厚度变化(TTV)、翘曲或弯曲，所以在前表面上的每个点和后表面上的每个点之间的中点可能不是精确地落在一个平面内；然而，根据实际情况，TTV、翘曲和弯曲通常都是如此之轻微，以致可以近似地说中点落在一个在前表面和后表面之间近似等距离的虚中心平面内。应该注意，原材料也可以是一种外延片(亦即，一个硅片1，其中一个外延层淀积在前表面3或是后表面5上)或者SOI结构，其中一个绝缘或介电层已淀积在前表面3和中心平面4之间，或是淀积在后表面5和中心平面4之间。
在理想析出法的第一实施例中，晶片1是在步骤S1中于含氧气氛内进行热处理，以便生长一个覆盖晶片1的表面氧化物层9。一般，上述氧化物层将具有一个大于在硅上形成的原有氧化物层的厚度(约15)；优选的是氧化物层具有至少约为20
Figure C0281450700222
的厚度，而在某些实施例中，具有厚度为至少约25
Figure C0281450700223
或甚至至少约30。然而，迄今为止所得到的实验证据指出，具有厚度大于约30
Figure C0281450700225
的氧化物层尽管不影响所希望的效果，但很少或没有提供另外的好处。
在步骤S2中，晶片经受一个热处理步骤，其中将晶片加热到一个高温，以便形成并因此增加晶片1中晶格空位13的数量密度。优选的是，这个热处理步骤是在一快速热退火炉中进行，在上述快速退火炉中晶片快速加热到一个目标温度，并在该温度下退火一比较短的时间。一般，晶片经受一个超过1150℃，优选的是至少1175℃，更优选的是至少约1200℃，和最优选的是在约1200℃和1275℃之间的温度。
在一个实施例中，快速热退火步骤是在一种氮化气氛存在时进行；也就是说，一种含氮(N2)气体或一种含氮化合物气体如氨的气氛，所述气氛能使暴露的硅表面氮化。因此，气氛可以另外包括一种非氮化的气体如氩气。整个晶片中空位浓度的增加如果不是立即也几乎是在达到退火温度时达到。晶片一般在这个温度下保持至少1秒钟，通常是保持至少数秒钟(比如至少3秒钟)，优选的是保持数十秒钟(比如，20、30、40或50秒钟)，并且根据所希望的晶片特性，可以保持高达约60秒钟(这已接近市售快速热退火炉的极限)。最终的晶片将在晶片中具有比较均匀的空位浓度(数量密度)分布。
根据迄今为止所得到的实验证据，在其中进行快速热退火步骤的气氛仅仅有比较小的氧、水蒸汽及其它氧化性气体的分压；也就是说，气氛完全没有氧化性气体或者这些气体的分压不足以注入足够量的抑制形成空位浓度的硅自填隙原子。尽管氧化性气体浓度的下限没有精确测定，但现已证实，对0.01大气压(atm.)或每百万分之10000原子(ppma)的氧分压，未观察到空位浓度增加或影响。因此，优选的是气氛具有氧和其它氧化性气体的分压为小于0.01atm.(10,000ppma)；更优选的是气氛中这些气体的分压不大于约0.005atm.(5,000ppma)，更优选的是不大于约0.002atm.(2,000ppma)，而最优选的是不大于约0.001atm.(1,000ppma)。
除了引起形成晶格空位之外，快速热退火步骤还引起在硅原材料中存在的任何不稳定的氧析出物成核中心的溶解。这些成核中心可以例如在晶片由其切片得到的单晶硅锭生长过程中形成，或是由于在上述晶片或晶片由其切片得到的晶锭的前面的热过程中某种另外事件而形成。因此，倘若这些中心能在快速热退火步骤中溶解，则原材料中是否存在这些成核中心不是关键。
快速热退火可以在许多市售快速热退火(“RTA”)炉的任一种中进行，在上述RTA炉中晶片用成排的大功率灯单独加热。RTA炉能快速加热硅片，比如，它们能在几秒钟内将晶片从室温加热到1200℃。一种这样的市售RTA炉是购自AG Associates(Mountain View，CA)的610型炉。
在扩散速率与温度有关的情况下，本征点缺陷(空位和硅自填隙)能穿过单晶硅扩散。因此，本征点缺陷的浓度分布随本征点缺陷的扩散率而变，而复合率随温度而变。例如，本征点缺陷在晶片于快速热退火步骤中退火的温度附近的温度下比较活动，而在和700℃一样多的温度下任何商业上实用的时间段里它们基本上是固定的。迄今为止所得到的实验证据指出，在低于约700℃并且也许高达800℃、900℃、或甚至1000℃的温度下，空位的有效扩散率显著缓慢，可以认为对任何商业上实用的时段空位都是固定的。
在完成步骤S2时，晶片在步骤S3中快速冷却经过一个温度范围，在上述范围的温度下，晶格空位在单晶硅中比较活动。当晶片的温度降低经过这个温度范围时，空位扩散到氧化物层9中并变得湮没，因此导致空位浓度分布的变化，其中变化的程度取决于晶片保持在这个范围内一温度下的时间长度。如果晶片在这个范围内的这个温度下保持无限长时间，则空位浓度在整个晶片体部11上再次变成基本上是均匀的，同时浓度是一个平衡值，所述平衡值大大低于刚完成热处理步骤时的晶格空位浓度。然而，通过快速冷却晶片，可以得到晶格空位的非均匀分布，其中最大空位浓度是在中心平面7处或其附近，并且空位浓度朝该晶片的前表面3和后表面5的方向降低。一般，在这个温度范围内的平均冷却速率是每秒至少约5℃，而优选的是每秒至少约20℃。根据所希望的无析出物区的深度，平均冷却速率优选的是每秒至少约50℃，还更优选的是每秒至少约100℃，同时对某些应用来说目前优选的是冷却速率在每秒约100℃-约200℃的范围内。一旦晶片冷却到一个在晶格空位于单晶硅中比较活动的温度范围之外的温度，则冷却速率对晶片的析出特性就没有显著影响，因此它严格地说不是关键。方便地，冷却步骤可以在与进行加热步骤的相同气氛中进行。
在步骤S4，晶片经受氧析出热处理。例如，晶片可以在800℃的温度下退火4小时，和然后在1000℃的温度下退火16小时。可供选择地和优选的是，将晶片装入一个在约800℃温度下的炉中作为一电子器件制造工艺的第一步。当装入在这个温度下的炉子中时，前面快速热退火的晶片将具有氧析出表现不同的分开区。在高空位区域(晶片体部)中，当晶片进入炉中时氧迅速丛聚(cluster)。在达到加载温度时，丛聚过程完成并达到一种簇状物分布，所述簇状物分布只取决于空位的初始浓度。在低空位区域(接近晶片表面)中，晶片显示出象一个缺少预先存在的氧析出物成核中心的正常晶片；也就是说，未观察到氧丛聚。当温度增加到高于800℃时或者如果温度保持恒定不变，则在富空位区中的簇状物生长到析出物中并因此消耗掉，而在贫空位区中没有什么情况发生。通过将晶片分成不同空位浓度区，有效地产生一个样板，通过上述样板写入晶片装入炉子中时刻固定的氧析出物图形。
如图6中所示，晶片中氧析出物的最终深度分布的特征在于：无氧析出物的材料的净化区(洁净区(denuded zone))15和15′分别从前表面3和后表面5延伸到一个深度t，t′。在无氧析出物区域15和15′之间，有一个含有基本上均匀的氧析出物密度的区域17。
在区域17中氧析出物的浓度主要是随加热步骤而变，和其次是随冷却速率而变。一般，氧析出物浓度随着在加热步骤中增加温度和增加退火时间而增加，同时按常规得到析出物密度是在约1×107-约/5×1010析出物/cm3范围内。
无氧析出物材料(洁净区)15和15′的分别距前表面和后表面的深度t，t′主要是随经过晶格空位在硅中比较活动的温度范围时的冷却速率而变。一般，深度t，t′随着增加冷却速率而增加，同时无氧析出物区的深度可达到至少约10、20、30、40、50、70或甚至100微米。重要的是，无析出物区的深度基本上与电子器件制造工艺的详细情况无关，和除此之外，不取决于象常规实际操作那样的氧向外扩散。
尽管在本发明的这个方法中所应用的快速热处理可以造成少量氧从晶片的前表面和后表面向外扩散，但向外扩散的量大大少于在用于形成无析出物区的常规法中所观察到的量。结果，本发明的理想析出晶片具有基本上是均匀的随距硅表面距离不同而变的填隙氧浓度。例如，在氧析出热处理之前，从晶片中心到硅表面约15微米之内的晶片区域，更优选的是从硅中心到硅表面约10微米之内的晶片区域，甚至更优选的是从硅中心到硅表面约5微米之内的晶片区域，及最优选的是从硅中心到硅表面约3微米之内的晶片区域，晶片都具有基本上均匀的填隙氧浓度。在本文中，基本上均匀的氧浓度将意味着氧浓度的变化不多于约50％，优选的是不多于约20％，而最优选的是不多于约10％。
通常，氧析出热处理不造成大量氧从经过热处理的晶片向外扩散。结果，在距晶片表面大于几微米距离处的无析出物区中填隙氧的浓度不由于析出热处理的结果而显著变化。例如，如果晶片的无析出物区由硅的表面和一个从前表面朝中心平面方向测得的距离D1(该距离至少约为10微米)之间的晶片区域组成，则在距硅表面等于D1一半的一个距离处的无析出物区内一个位置处的氧浓度，通常是无析出物区中任何地方填隙氧浓度最高浓度的至少约75％。对某些氧析出热处理，在这个位置处的填隙氧浓度甚至更大，亦即是无析出物区中任何地方最高氧浓度的至少85％、90％或甚至95％。
在理想析出晶片法的第二实施例中，用一种非氮化的气氛代替在第一实施例的加热(快速热退火)和冷却步骤中所用的氮化气氛。合适的非氮化气氛包括氩、氦、氖、二氧化碳、及其它这类非氧化性、非氮化性元素和化合物气体，或这些气体的混合物。非氮化气氛象氮化气氛一样，可以包含比较小量的氧分压，亦即分压低于0.01atm.(10,000ppma)，更优选的是低于0.005atm.(5,000ppma)，更优选的是低于0.002atm.(2,000ppma)，而最优选的是低于0.001atm.(1,000ppma)。
在理想的析出晶片法的第三实施例中，步骤S1(热氧化步骤)省去，并且原始晶片仅仅有一原有氧化物层。然而，当这种晶片在氮气氛中退火时，效果与具有厚度大于原有氧化物层的氧化物层(“加强的氧化物层”)的晶片在氮中退火时所观察到的不同。当含有加强的氧化物层的晶片在氮气氛中退火时，在接近，如果不是刚好，达到退火温度时，在整个晶片上得到空位浓度基本上均匀的增加；而且，空位浓度不显示出在一规定的退火温度下随退火时间变化而显著增加。然而，如果晶片有一原有氧化物层及如果晶片的前表面和后表面在氮中退火，则最终的晶片将具有一个空位浓度(数量密度)分布，所述空位浓度(数量密度)分布对于晶片的横断面一般是“U型”；也就是说，最大浓度将在前表面和后表面几微米处或几微米之内出现，而比较恒定和较小浓度在整个晶片体部中出现，同时在晶片体部中的最小浓度起初是近似等于在具有加强的氧化物层的晶片中所得到的浓度。而且，退火时间增加将导致仅有一原有氧化物层的晶片中空位浓度增加。通过在形成“U型”空位分布后控制晶片的冷却速率，可以降低在接近表面的区域中的空位浓度，在经过冷却的晶片中产生一个“M型”浓度分布；也就是说，在表面层中的浓度是这样，即空位的最大浓度在前表面和中心表面之间及中心平面和后表面之间的区域中出现，同时浓度一般在各最高浓度到中心平面处或其附近的局部最小浓度之间逐渐降低，及一般从最高浓度到前表面和后表面逐渐降低。
实验证据还表明，仅仅有原有氧化物层的晶片和具有加强的氧化物层的晶片在性能上的差异，可以通过在气氛中包括分子氧或另一种氧化性气体加以避免。换一种说法，当仅有一原有氧化物的晶片在含较小氧分压的氮气氛中退火时，晶片显出与具有加强的氧化物层的晶片相同的性能。在不限于任何理论的情况下，似乎是厚度大于原有氧化物层的表面氧化物层起一种禁止硅氮化作用的屏蔽作用。因此这个氧化物层可以在原始晶片上存在或是通过在退火步骤期间生长加强的氧化物层就地形成。
因此，如果希望最高浓度是在中心平面处或附近，及晶片在其表面上仅仅有一原有氧化物层，则在快速热退火步骤期间的气氛优选的是含有至少约为0.0001atm.(100ppma)的分压，更优选的是至少约为0.0002atm.(200ppma)的分压。然而，由于上述原因，氧分压优选的是不超过0.01atm.(10,000ppma)，而更优选的是低于约0.005atm.(5,000ppma)，还更优选的是低于0.002atm.(2,000ppma)，及最优选的是低于0.001atm.(1,000ppma)。
在本发明的另一些实施例中，晶片的前表面和后表面可以暴露于不同的气氛之下，上述气氛每一种都可以包括一种或多种氮化或非氮化的气体。例如，当前表面暴露于一种非氮化的气氛之下时，晶片的后表面可以暴露于一种氮化的气氛之下。可供选择地，多个晶片(比如2，3或更多晶片)当成面对面安排堆垛时可以同时退火；当用这种方式退火时，面对面接触的各表面在退火期间机械地受保护而不受气氛的影响。可供选择地，并视快速热退火步骤期间所用的气氛和所希望的晶片氧析出分布而定，氧化物层可以只在希望无析出物区的晶片一侧，比如晶片的前表面3(见图1)上形成。
用于理想析出晶片法的原材料可以是一种经过抛光的硅片，或者可供选择地，是一种已经过研磨和腐蚀但未经过抛光的硅片。此外，晶片可以具有空位或自填隙点缺陷作为主要的本征点缺陷。例如，晶片可以是从中心到边缘空位为主、从中心到边缘自填隙为主、或者它可以包含一个被一自填隙为主的材料的轴向上对称的环包围的空位为主的材料中央芯。
单晶硅中晶格空位的测量可以用铂扩散分析进行。一般，铂是淀积在样品上并在一个水平表面中扩散，同时扩散时间和温度优选的是这样选定，以使Frank-Turnbull机制支配铂扩散，但上述铂扩散足够通过铂原子达到空位缀饰(decoration)的稳态。对具有本发明典型的空位浓度的晶片，可以用一20分钟的扩散时间和730℃的温度，尽管更准确的跟踪似乎在一更低的温度，比如约680℃下可以达到。此外，为了使硅化过程的可能影响减至最小，铂淀积法优选的是产生一个少于一个单层的表面浓度。铂扩散技术在别的地方已有介绍，例如，Jacob等，J.Appl.Phys.，vol.82，p.182(1997)；Zimmermann和Ryssel，“在非平衡状态下硅中铂扩散模型”，J. Electrochemical Society，vol.139，p.256(1992)；Zimmermann，Goesele，Seilenthal和Eichiner，“硅中空位浓度晶片变换(映射，mapping)”，Journal of Crystal Growth，vol.129，p.582(1993)；Zimmermann和Falster，“在早期阶段直拉硅中氧析出物成核作用研究”，Appl.Phys.Lett，vol.60，p.3250(1992)；及Zimmermann和Ryssel.Appl.Phys.A，vol.55，p.121(1992)。
III.氧析出物的成核和稳定作用
一般，理想析出热处理可以在外延淀积和/或离子注入步骤之前或之后进行。重要的是，外延淀积和/或离子注入(尤其是离子注入热退火)能影响理想析出热处理过程中所形成的空位分布。因此，优选的是氧析出物按照在理想析出晶片法之后，及在随后的外延淀积和/或离子注入尤其是离子注入热退火步骤之前的空位分布生长和稳定，以便它们经受住外延淀积或离子注入过程。
氧析出物可以通过使晶片经受氧析出和稳定热处理生长和稳定，其中将晶片加热到一个温度和加热一段时间，所述温度和时间足够氧填隙原子扩散、在空位部位处附聚和生长、以便形成足够尺寸的氧析出物来经受住外延淀积过程。一般发现，在800℃温度下热处理2-4小时，足够让氧原子扩散并在空位处结合，以便形成在1150℃的外延过程温度下是稳定的氧析出物核。稳定作用的持续时间可以增加或减少，以便这样生长氧析出物，使它们能经受更高温度的退火步骤如离子注入退火。
用于析出氧和使析出物生长到一个足够经受外延淀积或离子注入退火的临界尺寸的过程大部分受氧填隙原子的扩散速率限制。在一个简单的限制扩散的生长模型中，在一个温度T下热处理一段时间t后的析出物半径R由下式给出：
R＝[Wox×(Ci-Ci ＊)×D(T)×t]1/2    (1)
式中：Ci是初始填隙氧浓度；Ci ＊是在温度T下的平衡填隙氧浓度；Wox是一个SiO2分子的体积；D(T)是在温度T下填隙氧在Si中的扩散率；及t是在温度T下的热处理时间。(半导体和半金属，Vol.42，硅中氧，编著，F.Shimura，Academic Press，1994，p.367)。因此，对一规定的填隙氧浓度，析出物半径与扩散长度Ldiff成正比，上述扩散长度Ldiff由下式给出：
Ldiff＝(D(T)×t)1/2    (2)
式中D(T)和t如上所述。填隙氧的扩散率D(T)用下面方程式计算：
D(T)＝(7.8×108mm2/min)(e-29,333/T)    (3)
式中T是热处理温度(开氏温度)和D(T)具有单位为mm2/min。
为了经受住高温外延淀积过程，氧析出物半径R必须大于一临界半径RC。因此，为形成和稳定氧析出物所需要的临界扩散长度LC可以这样确定，以致对一规定的热处理温度来说，可以计算为使氧填隙原子能扩散和结合以便形成氧析出物和生长到一个足够经受住该外延过程的尺寸所需的时间周期；也就是说，临界扩散长度可以由下式确定：
LC＝(D(T)×tmin)1/2＝RC/[Wox×(Ci-Ci ＊)]1/2    (4)
式中：LC是临界扩散长度，单位为微米；D(T)是填隙氧扩散率，单位为mm2/min；及tmin是生长和稳定氧析出物所需的最少热处理时间，单位为分钟。因此，根据式(1)-(4)，对一规定的热处理温度，为生长和稳定氧析出物所需的最少时间tmin，可以作为热处理温度和临界扩散长度的函数，按下面方程计算：
tmin＝LC 2/[(7.8×108)mm2/min(e-29,333/T)]    (5)
初步的实验数据提出，为生长和稳定氧析出物以使它们经受住外延过程所需的临界扩散长度为约0.5mm；也就是说，经受约800℃温度热处理约4小时的理想析出的晶片含有一氧析出物浓度，所述浓度具有对应于空位分布的浓度分布，因此析出物能经受住外延淀积过程。在加热到约800℃保温约4小时的晶片中氧填隙原子的扩散长度为约0.5mm，如上面方程(2)和(3)所确定的。因此，一个理想析出晶片保持在一特定热处理温度下的优选时间周期可以由方程式(5)确定，同时假定临界扩散长度为至少约0.5mm。因此，当用约750℃的热处理温度时，晶片优选的是在该温度下保持约5小时；当用约800℃的热处理温度时，晶片优选的是在该温度下保持约4小时；当用约850℃的热处理温度时，晶片优选的是在该温度下保持约1小时；当用至少约900℃的热处理温度时，晶片优选的是在该温度下保持约0.2小时。
尽管晶片的温度增加速率对本发明来说不是关键，但在高于约825℃的温度下，加热速率必须放慢，以便在温度变高而足够使空位分布能扩散掉之前，可以足够使氧原子能扩散到和附聚在空位部位上。因此，优选的是高于约800℃下，晶片的温度以约5℃/min-约30℃/min的速率增加。包括从750℃上升到所希望的热处理温度和相应的下降到750℃的热处理过程的总扩散长度，可以通过用方程(2)和(3)计算热处理过程每个部分的近似扩散长度，及用数值计算法或级数展开法对热处理升降部分的温度积分方程(2)和(3)确定。然后可以对各个热处理部分的扩散长度求积分相加，以便得到总扩散长度。例如，在本发明的一个实施例中，将理想析出晶片温度从约750℃以约10℃/min的速率加热到约850℃，在850℃下保温约1.1小时，并以约10℃/min的速率降到750℃。如表I所示，总累积扩散长度为约0.512μm。在另一个实施例中，理想析出晶片温度从约750℃以约10℃/min的速率增加到约900℃，在900℃下保温约0.25小时，并以约10℃/min的速率降到750℃。如表II所示，总累积扩散长度为0.508μm。类似地，用方程(1)和(2)可以这样选定升降速率、热处理温度、及保温时间的各种组合，使最终总扩散长度为至少约0.5μm，以便提供足够的时间来按照空位分布析出氧、及使氧析出物稳定。
应该注意，离子注入退火过程通常要求将晶片加热到约1100℃-约1400℃之间的一个温度，保温时间范围为约0.1小时至约12小时。为经受住离子注入，氧析出物可能需要生长得比通常为经受住一外延淀积所要求的要大得多；也就是说，氧析出物优选的是这样生长，以使得析出物的平均截面面积为至少约40nm2，更优选的是至少约50nm2，及甚至至少约60nm2或更大。
生长和稳定氧析出物以使它们在较高温度下经受住离子注入退火所需要的临界扩散长度可以用实验方法确定；也就是说，理想析出晶片可以经受改变的稳定作用条件(亦即热处理温度和持续时间)、经受一离子注入退火、并进行分析测定最终氧析出物浓度，以便确定析出物是否能经受住离子注入退火。然后可以将一个加热到经受住离子注入退火所需要的稳定条件的晶片中氧填隙原子的扩散长度代入上述方程(2)和(3)中，以便确定临界扩散长度。
优选的是，氧析出物生长到一种足够引起形成二次缺陷如棱柱形位错环或缠结或堆垛层错的尺寸。有利的是，其中氧析出物已经生长到一种足够产生二次缺陷的尺寸的晶片，即使氧析出物随后溶解，也保持它们的本征吸除能力；也就是说，二次缺陷起与氧析出物无关的本征吸除部位的作用。因此，如果具有二次缺陷的晶片经受热处理，以致全部现有的氧析出物都溶解，则晶片将仍有本征吸除能力。
一般，这些二次缺陷可以通过将晶片加热到至少约800℃、优选的是至少约900℃，和更优选的是至少约1000℃或更高的温度下形成，并在该热处理温度下保温至少约2小时，更优选的是至少约4小时，至少约8小时或甚至长达约16小时或更长一段时间，同时热处理的持续时间对较低的热处理温度通常是增加，而对较高的热处理温度则减少。二次缺陷如棱柱形位错环或缠结或堆垛层错的存在可以用标准的缺陷检测方法例如透射电子显微镜法(TEM)测定。
最后，如上所述，初始氧浓度影响氧析出物的生长速率，以致具有较高初始氧浓度的晶片往往会形成较大的氧析出物。因此，在其中希望特别大氧浓度的应用中，初始氧浓度优选的是为至少约6×107原子/cm3，更优选的是至少约7×1017原子/cm3，和甚至高达约8×1017原子/cm3或更高(ASTM标准F-121-83)。
表I
  过程步骤   时间(hr)  扩散长度(μm)  累积扩散长度(μm)
  从750℃以10℃/min升到850℃ 0.167 0.117 0.117
  于850℃保温1hr   1.1   0.484   0.498
  从850℃以10℃/min降到750℃ 0.167 0.117 0.512
  总时间＝   1.433
表II
  过程步骤   时间(hr)  扩散长度(μm)  累积扩散长度(μm)
  从750℃以10℃/min升到900℃ 0.250 0.22 0.22
  于900℃保温0.25hr 2.25 0.402 0.458
  从900℃以10℃/min降到750℃ 0.250 0.22 0.508
  总时间＝   0.750
IV.外延淀积
外延层可以淀积到整个晶片上，或者可供选择地，淀积到晶片的其中一部分上。再参见图6，外延层优选的是淀积在晶片1的前表面3上。在一个特别优选的实施例中，它淀积在晶片的整个前表面3上。是否优选地具有淀积到晶片其它部分上的外延层将取决于晶片的预定用途。对大多数应用来说，在晶片的任何其它部分上是否存在外延层不是关键。
从用直拉法制备的晶锭切片所得到的单晶硅片在其表面上常常有COPs。然而，供集成电路制造所用的晶片一般要求具有一基本上没有COPs的表面。具有基本上无COP表面的晶片可以通过将一个外延硅层淀积到晶片表面上制备。这种外延层填满COPs并最终产生一个光滑的晶片表面。这已是最近科学研究的课题。(见比如，Schmolke等，The Electrochem.Soc.Proc.，vol.PV98-1，p.855(1998)；及Hirofumi等，Jpn.J.Appl.Phys.，vol.36，p.2565(1997)；上述二者都包括在本文中作为参考文献)。申请人按照本发明揭示，晶片表面上的COPs可以通过用一厚度至少为约0.1μm的外延硅层消除。优选的是，该外延层具有厚度为至少约0.1μm和少于约2μm。更优选的是，该外延层具有一厚度为约0.25-约1μm，而最优选的是约0.65-约1μm。
应该注意，如果外延层除了用来消除COPs之外还用来赋予晶片表面电气性能，则该外延层的优选厚度可以改变。例如，用外延层可以达到精确控制晶片表面附近的掺杂剂浓度分布。在外延层用于除了消除COPs之外一种目的的地方，这种目的可要求外延层厚度大于用来消除COPs的优选厚度。在这种情况下，采用优选地达到另外所希望效果的最小厚度。将一较厚层淀积到晶片上一般是商业上很少希望的，因为形成较厚的层要求更多的淀积时间和更经常清洁反应容器。
如果晶片在其表面上有氧化硅层(比如，一种原有氧化硅层或一种作为理想上析出晶片过程其中一部分淀积的氧化物层，上述原有氧化硅层是当晶片在室温下暴露于空气中时在硅表面上形成，并一般具有厚度为约10-约15)，则氧化硅层优选的是在外延层淀积到表面上之前从晶片的表面除去。如本文所用的，词组“氧化硅层”涉及一层化学键结到氧原子上的硅原子。通常，这种氧化硅层包含每个硅原子约2个氧原子。
在本发明的一个优选实施例中，除去氧化硅层优选的是通过在基本上没有氧化剂的气氛(最优选的是，气氛无氧化剂)中加热晶片的表面，直至氧化硅层从表面除去。在一特别优选的实施例中，晶片的表面加热到至少约为1100℃的温度，而更优选的是加热到至少约为1150℃的温度。这种加热优选的是在晶片表面暴露于一种包含一种惰性气体(比如，He、Ne或Ar)、H2、HF、HCl气体、或它们的一种组合的气氛中进行。更优选地，该气氛包括HF气体、HCl气体、H2或它们的一种组合；含有一种惰性气体的气氛往往会造成在晶片表面中形成凹坑。最优选的是，气氛主要由H2组成。应该注意，尽管可以用含N2的气氛，但这种气氛很少作为优选气氛，因为它们往往会在表面上形成氮化物，而上述氮化物影响随后在表面上的外延淀积。
传统上，通过在H2存在下加热晶片除去氧化硅层的外延淀积方案要求将晶片加热到一个较高的温度(比如约1000-约1250℃)，和然后在该温度下焙烧一段时间(亦即通常的约10-约90秒钟)。然而，按照本发明发现，如果晶片的表面在一种含H2的气氛中加热到约1100℃(而更优选的是，约1150℃)，则在没有随后焙烧步骤情况下也可将氧化硅层除去，因而使焙烧步骤不必要。消除焙烧步骤缩短了制备晶片所需要的时间，并因此在商业上是所希望的。
在本发明的一个优选实施例中，将晶片表面加热以除去氧化硅层，和然后将表面暴露于含硅的气氛下，以便将外延层淀积到表面上。更优选的是，在氧化硅层除去之后将表面暴露于含硅气氛下少于30秒，更优选的是在氧化硅层除去之后暴露于含硅气氛之下在约20秒之内，而最优选的是在氧化硅层除去之后暴露于含硅气氛之下在约10秒之内。在一个特别优选的实施例中，将晶片表面加热到至少约1100℃(更优选的是，至少约1150℃)的温度，和在晶片表面达到该温度之后，然后暴露于含硅气氛之下少于30秒。更优选的是，在晶片表面达到该温度之后，表面暴露于含硅气氛之下在20秒之内，而最优选的是在晶片表面达到该温度之后，表面暴露于含硅气氛之下少于10秒之内。在除去氧化硅层之后等待约10秒钟开始硅淀积可使晶片的温度稳定并变均匀。
在除去氧化硅层期间，晶片优选的是以不引起滑移的速率加热。更具体地说，如果晶片加热太快，则将产生一个热梯度，所述热梯度将形成一个内应力，该内应力足以使晶片内的各平面彼此相对移动(亦即滑移)。现已发现，轻微掺杂的晶片(比如，一种掺硼并具有电阻率约为约1-约10Ω-cm的晶片)对滑移特别敏感。为了避免这个问题，晶片优选的是从室温以平均速率为约20-约35℃/秒加热到氧化硅的除去温度。
外延淀积优选的是用化学气相淀积法进行。一般说来，化学气相淀积包括将晶片表面在外延淀积反应器比如EPI CENTURA
Figure C0281450700351
反应器(AppliedMaterial，Santa Clara，CA)中暴露于含硅的气氛之下。在本发明的一个优选实施例中，晶片的表面暴露于含硅的挥发性气体(比如，SiCl4、SiHCl3、SiH2Cl2、SiH3Cl、或SiH4)气氛之下。该气氛还优选的是含有一种载体气体(最优选的是H2)。在一个实施例中，外延淀积期间的硅源是SiH2Cl2或SiH4。如果用SiH2Cl2，则在淀积期间的反应器压力优选的是约500-约760托。另一方面，如果用SiH4，则反应器压力优选的是约160托。最优选的是，在淀积期间的硅源是SiHCl3。这种SiHCl3往往比其它硅源便宜得多。此外，用SiHCl3外延淀积可以在大气压下进行。这是有利的，因为不需要真空泵，并且反应室不必象防止破裂那样坚固。而且，存在更少的安全危险，并且空气漏入反应室中的机会也变小。
在外延淀积期间，晶片表面的温度优选的是保持在足够防止含硅气氛将多晶硅淀积到表面上的温度下。一般，在这段时间里表面的温度优选的是至少约900℃。更优选的是，表面的温度保持在约1050-约1150℃下。最优选的是，表面的温度保持在氧化硅的除去温度下。
当淀积是在大气压下进行时，外延淀积的生长速率优选的是约3.5-约4.0μm/min。这可以例如通过周一种主要由约2.5mole％SiHCl3和约97.5mole％H2组成的气氛在约1150℃的温度下达到。
如果晶片的预定用途要求外延层包括一种掺杂剂，则含硅的气氛也优选的是包含该掺杂剂。例如，经常优选的是外延层含有硼。这一层可以通过例如在淀积期间气氛中包括B2H6来制备。为得到所希望性能(比如，电阻率)所需的气氛中B2H6摩尔分数将取决于几个因素，如在外延淀积期间硼从特定衬底向外扩散的量，在反应器和衬底中作为污染物存在的ρ型掺杂剂和N型掺杂剂的量、及反应器的压力和温度等。申请人成功地用一种气氛在约1125℃的温度和约1atm.的压力下得到一种具有电阻率为约10Ω-cm的外延层，上述气氛含约0.03ppm B2H6(亦即，每1,000,000摩尔的总气体中含约0.03摩尔B2H6)。
一旦形成具有所希望厚度的外延层，则优选的是用一种惰性气体、H2、或它们的一种组合，而更优选的是只用H2从反应室中清除含硅的气氛。往后，晶片优选的是冷却至一个不高于约700℃的温度，和然后从外延淀积反应器中取出。
常规的外延淀积方案通常包括一个在外延淀积之后的清洗步骤，以便除去在外延淀积期间所形成的副产物。这个步骤用来防止随时间而变化的雾，如果这些副产物与空气反应，则雾会产生。此外，这个步骤通常在外延表面上形成一个氧化硅层，所述氧化硅层往往会钝化(亦即表面保护)。常规的后外延淀积清洗法需要例如把外延表面浸入许多种清洗液的其中任一种中，上述清洗液是该技术的技术人员众所周知的。这些溶液包括例如piranha混合物(亦即硫酸和过氧化氢的混合物)、SC-1混合物(亦即H2O、H2O2、和NH4OH的混合物，也通称为“RCA标准洗液1”)、及SC-2混合物(亦即H2O、H2O2、和HCl的混合物，也通称为“RCA标准洗液2”)。(见比如，W.Kern，“硅片清洗技术发展”，J.Electrochem.Soc.，Vol.137，No.6，1887～92(1990)。)许多这类后外延淀积清洗步骤要求昂贵的湿法清洗设备，大量的超纯化学品、常常导致额外的生产率损失的额外的晶片处理。
V.SOI结构的制备
具有一“理想析出”处理层或晶片的SOI结构，可以通过使硅片经受一理想析出晶片过程并注入一种介电层，如用离子注入法在晶片表面下方注入二氧化硅或氮化硅得到。优选的是，将分子氧的离子(O2 +)或原子氧的离子(O+)注入晶片表面之下，以便在晶片表面之下形成近似约0.05μm-约0.5μm的氧化物层，该氧化物层具有约0.05μm-约0.5μm的厚度。这种方法一般称之为注氧隔离(SIMOX)(亦即通过注入氧分离；见比如美国专利U.S.No.5,436,175和用于半导体处理的等离子体浸没离子注入，材料化学和物理学46(1996)132-139，上述二者都包括在本文中作为参考文献)。
一般，经过注入处理的晶片将经受热退火，以便当氧与硅化学键结形成二氧化硅(SiO2)层时修复所产生的该器件层损伤和再分配注入的氧。热退火的温度通常为约1100℃-约1400℃，而优选的是约1300-约1350℃，及更优选的是约1300℃。热退火的持续时间通常为约0.1小时-约12小时，更优选的是约6小时，并且可以根据器件层和介电层二者所希望的特性改变。优选的是，SOI结构还包括一个包含外延层的器件层。外延层可以在晶片经受理想析出晶片过程或注入介电层之前或之后淀积在衬底的表面上。
在不脱离本发明范围的情况下，实施本发明各种不同步骤的精确顺序可以改变。例如，按照本发明的一个实施例，首先把外延层淀积在硅片表面上以形成一个外延片。然后使外延片经受理想析出热处理，以便产生一种理想析出的外延片。然后使理想析出外延片经受离子注入过程和热退火，以便引起在晶片表面下形成介电层，以产生一种氧化物衬底硅(SOI)结构，其中器件层包括一个外延层，而处理层包括一种空位的非均匀分布。
在本发明的另一个实施例中，硅片首先经受理想析出热处理，以便产生一种理想析出晶片。然后将一个外延层淀积到理想析出晶片的表面上。然后使理想析出外延片经受一离子注入过程和热处理，以便引起在晶片表面之下形成一个介电层，以产生一种SOI结构，其中器件层包括一个外延层，而处理层包括一种空位的非均匀分布。
在还有另一个实施例中，硅片经受一个离子注入过程，以便产生一种SOI结构，所述SOI结构具有一个器件层、一个处理层、和一个介电层，所述介电层把器件层和处理层分开。然后使SOI结构经受理想析出热处理、以便产生理想析出SOI结构，其中处理层包括一种空位的非均匀分布。
在还有另一个实施例中，硅片经受一个离子注入过程，以便产生一种SOI结构，所述SOI结构具有一个器件层、一个处理层、和一个介电层，所述介电层把器件层和处理层分开。然后使SOI结构经受理想析出热处理，以便产生一种理想析出SOI结构。然后将一个外延层淀积在器件层的表面上，或者可供选择地，外延层可以在SOI结构经受理想析出晶片过程之前淀积在SOI结构上，以便产生这样一种SOI结构，其中器件层包括一个外延层，而处理层包括一种空位的非均匀分布。
应该注意，在本发明的每个实施例中，理想析出热处理可以包括如上所述的氧析出和稳定处理。优选的是，氧析出和稳定处理足以引起形成二次缺陷。尤其是，优选的是，理想析出热处理在外延淀积和/或离子注入步骤之前进行时包括氧析出和稳定处理。此外，应该注意，在不脱离本发明范围的情况下，离子注入之后的热退火可以在随后的理想析出热处理和/或外延淀积步骤之前或之后进行。也就是说，离子注入步骤可以在理想析出热处理和/或外延淀积之前进行，而离子注入之后的热退火可以在理想析出热处理和/或外延淀积之后进行。
鉴于上述情况，可以看出，本发明的几个目的都达到了。因为在不脱离本发明范围的情况下上述过程中可以作出各种改变，所以打算是把上述说明书中所包括的所有问题都看作是示例性的而没有限制的意义。此外，当介绍本发明的一些要件或其优选实施例时，“一个(一种)”、“该”和“上述(所述)”意思是指有一个或多个该要件。术语“包含”、“包括”和“具有”意思是指包括在内的，并表示除了所列举的要件之外有另外的一些要件。
实例
例1-4举例说明本发明的理想氧析出过程。因此，这些实例不应理解成限制性的意思。
例1
硅单晶用直拉法拉制，经过切片和抛光以形成硅片。然后这些硅片在表III所列条件下经受表面氧化步骤(S1)、在氮或氩中快速热退火步骤(S2)、快速冷却(S3)、及经受氧稳定和生长步骤(S4)。在表III中还报告了在步骤S1-S4之前硅片中的初始氧浓度(Oi)、在步骤S4之后硅片体部中的氧析出物密度(OPD)、及步骤S4之后无析出物区的深度(DZ)。
表III
   样品     4-7     4-8     3-14
S<sub>1</sub>   在N<sub>2</sub>+～1％O<sub>2</sub>中于1000℃下15min     在N<sub>2</sub>+～1％O<sub>2</sub>中于1000℃下15min 没有
S<sub>2</sub>   在N<sub>2</sub>中于1250℃下35秒     在Ar中于1250℃下35秒     在N<sub>2</sub>中于1250℃下35秒
   S<sub>3</sub>   100℃/sec     100℃/sec     100℃/sec
S<sub>4</sub>   在N<sub>2</sub>中于800℃下4hr+1000℃下16hr     在N<sub>2</sub>中于800℃下4hr+1000℃下16hr     在N<sub>2</sub>中于800℃下4hr+1000℃下16hr
   O<sub>i</sub>(原子/cm<sup>3</sup>)   7×10<sup>17</sup>     6.67×10<sup>17</sup>     7.2×10<sup>17</sup>
   OPD(原子/cm<sup>3</sup>)   1×10<sup>10</sup>     4.4×10<sup>9</sup>     1.69×10<sup>10</sup>
   DZ(深度，μm)   70     95     0
图7、8、和9示出最终晶片的横断面(这些图是所拍照片放大200倍)；v样品4-7在图7中示出，样品4-8在图8中示出，及样品3-14在图9中示出。
此外，样品4-7中晶格空位的浓度用铂扩散技术测绘。铂浓度-距晶片表面深度(0μm深度相应于晶片的前侧)曲线在图10中示出。
例2
为了证明本发明的方法与直拉生长的硅片氧浓度相对无关，使3个具有不同氧浓度的晶片经受与例1所述相同的步骤组。这些步骤当中每个步骤的条件、在步骤S1-S4之前晶片的初始氧浓度(Oi)、在步骤S4之后晶片体部中的氧析出物密度(OPD)、及在步骤S4之后当从晶片表面测量时无析出物或洁净区深度(DZ)，都在表IV中列出。图11、12、和13示出最终晶片的横截面(3个图是所拍照片放大200倍)；样品3-4在图11中示出，样品3-5在图12中示出，及样品3-6在图13中示出。
表IV
  样品   3-4   3-5   3-6
S<sub>1</sub>   在N<sub>2</sub>+～1％O<sub>2</sub>中于1000℃下15min   在N<sub>2</sub>+～1％O<sub>2</sub>中于1000℃下15min   在N<sub>2</sub>+～1％O<sub>2</sub>中于1000℃下15min
S<sub>2</sub>   在N<sub>2</sub>中于1250℃下35秒   在N<sub>2</sub>中于1250℃下35秒   在N<sub>2</sub>中于1250℃下35秒
  S<sub>3</sub>   125℃/sec   125℃/sec   125℃/sec
S<sub>4</sub>   在N<sub>2</sub>中于800℃下4hr+1000℃下16hr   在N<sub>2</sub>中于800℃下4hr+1000℃下16hr   在N<sub>2</sub>中于800℃下4hr+1000℃下16hr
  O<sub>i</sub>(原子/cm<sup>3</sup>)   6×10<sup>17</sup>   7×10<sup>17</sup>   8×10<sup>17</sup>
  OPD(原子/cm<sup>3</sup>)   4×10<sup>10</sup>   1×10<sup>10</sup>   6×10<sup>10</sup>
  DZ(深度，μm)   ～40   ～40   ～40
例3
为了证明本发明的方法与氧析出物稳定和生长步骤(S4)所用的条件相对无关，将一种具有相同初始氧浓度的晶片(样品1-8)除了用一个专用的、商业16兆动态随机存取存储器(DRAM)法作为氧析出物稳定和生长步骤(S4)之外经受与例2中对样品3-4所述相同的步骤组。图14示出最终晶片的横截面(这个图是所拍照片放大200倍)。在步骤S4之后，样品1-8和3-4具有相当的体部氧析出物密度(样品1-8的为7×1010/cm3，而样品3-4的为4×1010/cm3)和相当的无析出物区深度(大约40微米)。
例4
这个例子举例说明由于在热处理期间气氛中氧浓度增加而造成的在体微缺陷(BMD)密度亦即氧析出剂密度，和无析出物区或洁净区深度(DZ)方面可以观察到的趋势。使3组不同的晶片在变动的过程条件下经受快速热退火。A组晶片在氮气氛下于1200℃退火30秒；B组晶片在同样条件下退火20秒；及C组晶片在氩气氛下于1200℃退火30秒。对这个实例中3组晶片中的任一个晶片都不进行预氧化处理步骤。
如下面表V所述，对一规定组内每个晶片都增加氧分压。一旦退火完成，就用该技术中的标准测定每一晶片的BMD密度和DZ深度。结果列于下面表V中。
表V
  晶片组别   氧分压   BMD密度(缺陷/cm<sup>-3</sup>)   DZ深度(微米)
  A   250ppma   6.14×10<sup>9</sup>   70
  A   500ppma   6.24×10<sup>9</sup>   80
  A   1000ppma   2.97×10<sup>9</sup>   80
  A   2000ppma   7.02×10<sup>8</sup>   100
  A   5000ppma   2.99×10<sup>7</sup>   ND
  A   1×10<sup>6</sup>ppma   6.03×10<sup>6</sup>   ND
  B   500ppma   2.59×10<sup>9</sup>   80
  B   1000ppma   1.72×10<sup>9</sup>   100
  B   2000ppma   9.15×10<sup>8</sup>   100
  B   5000ppma   2.65×10<sup>7</sup>   ND
  B   1×10<sup>6</sup>ppma   2.17×10<sup>6</sup>   ND
C 250ppma 2.65×10<sup>9</sup> 90
  C   500ppma   4.03×10<sup>9</sup>   70
  C   1000ppma   1.72×10<sup>9</sup>   140
  C   5000ppma   1.69×10<sup>8</sup>   120
ND＝未测定
上述数据表明，随着气氛中氧的分压增加，体微缺陷的数量密度减少。此外，当氧分压达到10,000ppma时，体微缺陷的数量密度与在没有按照本发明所述预先快速热退火情况下经受氧析出热处理的各晶片中观察到的体微缺陷数量密度难以区分。
鉴于上述情况，可以看出，本发明的几个目的都达到了。因为在不脱离本发明范围的情况下在上述组成和过程中可以作出各种改变，所以打算把上述说明书中所包含的所有内容都看作是示例性的，而没有限制的意思。

Claims (17)

1.用于产生一种绝缘体衬底硅结构的方法，所述绝缘体衬底硅结构包括一个硅衬底，该硅衬底具有：两个主要的平行的表面，其中一个表面是前表面和另一个表面是后表面；一个在前表面和后表面之间的中心平面；一个包括在前表面和一个当从前表面朝向中心平面方向测量时为至少10微米的距离D1之间的衬底的第一区域的表面层；及一个包括在中心平面和第一区域之间的衬底的第二区域的体层；一个接合前表面和后表面的圆周边缘；一个中心轴线；及一个从中心轴线延伸到圆周边缘的半径；所述方法包括：
把氧注入硅衬底中，以便引起形成一个介电层，所述介电层平行于衬底的前表面，并位于前表面和中心平面之间的一个区域中；
使硅衬底经受一理想析出热处理，以便引起形成一种晶格空位的非均匀分布，使体层中的空位浓度大于表面层中的空位浓度；及
将一个外延层淀积在硅衬底的前表面上。
2.如权利要求1所述的方法，还包括使硅衬底经受氧析出和稳定热处理，以便引起在体层中形成和稳定氧析出物并在表面层中形成一个无析出物区。
3.如权利要求2所述的方法，其特征在于，氧析出和稳定热处理引起在体层中形成二次缺陷。
4.一种绝缘体衬底硅结构，它包括一个器件层、一个支承层和一个在它们之间的介电层，其中器件层包括一个外延层，支承层包括：(i)一个第一区域和一个第二区域，第一区域从介电层延伸到第二区域并且当从介电层到第二区域进行测量时具有一个厚度T；和(ii)一个非均匀的晶格空位浓度，第二区域中的空位浓度大于第一区域中的空位浓度。
5.如权利要求4所述的绝缘体衬底硅结构，其特征在于，支承层在经受主要由在800℃下将绝缘体衬底硅结构退火4小时和然后在1000℃下退火16小时组成的氧析出热处理时含有氧析出物，该氧析出物具有一个浓度分布，其中析出物的最高密度是在第二区域中中心平面处或中心平面附近，同时第二区域中的析出物浓度朝第一区域方向减少。
6.如权利要求4或5所述绝缘体衬底硅结构，其特征在于，第一区域具有至少5微米的厚度。
7.如权利要求4或5所述的绝缘体衬底硅结构，其特征在于，第一区域具有至少10微米的厚度。
8.如权利要求4或5所述的绝缘体衬底硅结构，其特征在于，第一区域具有至少20微米的厚度。
9.如权利要求4或5所述的绝缘体衬底硅结构，其特征在于，第一区域具有至少50微米的厚度。
10.如权利要求4或5所述的绝缘体衬底硅结构，其特征在于，外延层具有一在至少0.1μm到小于2μm的范围内的厚度。
11.如权利要求4或5所述的绝缘体衬底硅结构，其特征在于，外延层具有一在0.25-1μm范围内的厚度。
12.如权利要求4或5所述的绝缘体衬底硅结构，其特征在于，支承层具有一低于1×1016原子/cm3的碳浓度。
13.如权利要求5所述的绝缘体衬底硅结构，其特征在于，氧析出物具有至少40nm2的平均截面积。
14.如权利要求5所述的绝缘体衬底硅结构，其特征在于，氧析出物具有至少50nm2的平均截面积。
15.如权利要求5所述的绝缘体衬底硅结构，其特征在于，氧析出物具有至少60nm2的平均截面积。
16.如权利要求5所述的绝缘体衬底硅结构，其特征在于，支承层的氧浓度为至少6×1017原子/cm3。
17.如权利要求5所述的绝缘体衬底硅结构，其特征在于，氧析出物是包括棱柱形位错环或缠结、或堆垛层错的二次缺陷。
CNB028145070A 2001-06-22 2002-06-21 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法 Expired - Fee Related CN100446196C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US30020801P 2001-06-22 2001-06-22
US60/300,208 2001-06-22
US33762301P 2001-12-05 2001-12-05
US60/337,623 2001-12-05

Publications (2)

Publication Number Publication Date
CN1533599A CN1533599A (zh) 2004-09-29
CN100446196C true CN100446196C (zh) 2008-12-24

Family

ID=26971649

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028145070A Expired - Fee Related CN100446196C (zh) 2001-06-22 2002-06-21 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法

Country Status (7)

Country Link
US (2) US6930375B2 (zh)
EP (1) EP1423871A2 (zh)
JP (1) JP2004533125A (zh)
KR (1) KR20040037031A (zh)
CN (1) CN100446196C (zh)
TW (1) TW550681B (zh)
WO (1) WO2003001583A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289820A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
JP4552857B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハおよびその製造方法
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
US7029964B2 (en) * 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate
JP2005286282A (ja) * 2004-03-01 2005-10-13 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
ZA200504128B (en) 2004-05-22 2007-01-31 Knight Piesold Energy Inc Improved fan-assisted wet cooling tower and method of reducing liquid loss
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
US7250358B2 (en) * 2004-08-06 2007-07-31 Globitech Incorporated Wafer for preventing the formation of silicon nodules and method for preventing the formation of silicon nodules
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
EP1906450A4 (en) * 2005-07-11 2011-07-27 Sumco Corp PROCESS FOR MANUFACTURING A SIMOX SUBSTRATE AND SIMOX SUBSTRATE MANUFACTURED BY THE PROCESS
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Ｓｕｍｃｏ シリコン半導体基板およびその製造方法
KR100734615B1 (ko) * 2005-12-20 2007-07-02 주식회사 실트론 Ｎ-형 반도체 잉곳 및 그 제조 방법
KR20110042391A (ko) * 2006-03-03 2011-04-26 고쿠리츠다이가쿠호진 니이가타 다이가쿠 실리콘 웨이퍼 내에 존재하는 원자 공공의 정량 평가 장치 및 방법
US7936043B2 (en) * 2006-03-17 2011-05-03 Sychip Inc. Integrated passive device substrates
DE102007009281B4 (de) * 2007-02-26 2013-03-14 Infineon Technologies Austria Ag Verfahren zum Erzeugen von Materialausscheidungen und Halbleitermaterialscheibe sowie Halbleiterbauelemente
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
JP5276347B2 (ja) * 2007-07-03 2013-08-28 国立大学法人 新潟大学 シリコンウェーハ中に存在する原子空孔の定量評価装置、その方法、シリコンウェーハの製造方法、及び薄膜振動子
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗ｓｉｍｏｘウェーハの製造方法
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
JP5194146B2 (ja) * 2010-12-28 2013-05-08 ジルトロニック アクチエンゲゼルシャフト シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
CN102945798B (zh) * 2012-10-30 2015-07-29 清华大学 超薄氧化层的激光处理生长方法及装置
US9583364B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
US9202711B2 (en) * 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
CN108987250B (zh) * 2017-06-02 2021-08-17 上海新昇半导体科技有限公司 衬底及其制作方法
DE102020107236B4 (de) * 2019-09-30 2023-05-04 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1255169A (zh) * 1997-04-09 2000-05-31 Memc电子材料有限公司 缺陷密度低,空位占优势的硅
US6180220B1 (en) * 1997-02-26 2001-01-30 Memc Electronic Materials, Inc. Ideal Oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6221743B1 (en) * 1997-07-07 2001-04-24 Kabushiki Kaisha Kobe Seiko Sho Method for processing substrate
US6236104B1 (en) * 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3071288D1 (en) * 1980-09-19 1986-01-23 Ibm Deutschland Method of doping semiconductor devices by ion implantation
US5191010A (en) * 1987-10-30 1993-03-02 Nippon Zeon Co., Ltd. Emulsion having dye developing property
US5194395A (en) 1988-07-28 1993-03-16 Fujitsu Limited Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5659192A (en) 1993-06-30 1997-08-19 Honeywell Inc. SOI substrate fabrication
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
US5481123A (en) * 1994-12-20 1996-01-02 Honeywell Inc. Light emitting diode with improved behavior between its substrate and epitaxial layer
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
MY137778A (en) 1997-04-09 2009-03-31 Memc Electronic Materials Low defect density, ideal oxygen precipitating silicon
DE69901115T2 (de) 1998-06-26 2002-12-19 Memc Electronic Materials Verfahren zur herstellung fehlerfreier siliziumkristalle von willkürlichem grossen durchmesser
KR100816696B1 (ko) 1998-09-02 2008-03-27 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
CN1155064C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
DE69908965T2 (de) 1998-10-14 2004-05-13 Memc Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
DE69913731T2 (de) 1998-10-14 2004-10-14 Memc Electronic Materials, Inc. Im wesentlichen defektfreie epitaktische siliziumscheiben
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP3750526B2 (ja) 1999-03-16 2006-03-01 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
US6368938B1 (en) * 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
JP2001118801A (ja) * 1999-10-18 2001-04-27 Mitsubishi Materials Silicon Corp エピタキシャルウェーハ用基板およびこれを用いた半導体装置
DE19962102A1 (de) * 1999-12-22 2001-06-28 Basf Ag Verfahren zur elektrochemischen Oxidation von organischen Verbindungen
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180220B1 (en) * 1997-02-26 2001-01-30 Memc Electronic Materials, Inc. Ideal Oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1255169A (zh) * 1997-04-09 2000-05-31 Memc电子材料有限公司 缺陷密度低,空位占优势的硅
US6221743B1 (en) * 1997-07-07 2001-04-24 Kabushiki Kaisha Kobe Seiko Sho Method for processing substrate
US6236104B1 (en) * 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon

Also Published As

Publication number Publication date
WO2003001583A2 (en) 2003-01-03
JP2004533125A (ja) 2004-10-28
TW550681B (en) 2003-09-01
US20030008435A1 (en) 2003-01-09
CN1533599A (zh) 2004-09-29
WO2003001583A3 (en) 2004-03-18
KR20040037031A (ko) 2004-05-04
US7071080B2 (en) 2006-07-04
EP1423871A2 (en) 2004-06-02
US6930375B2 (en) 2005-08-16
US20050255671A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
CN100446196C (zh) 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
EP0889510B1 (en) Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
TWI228549B (en) An epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
CN110799678B (zh) 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US8231852B2 (en) Silicon wafer and method for producing the same
CN102396055A (zh) 退火晶片、退火晶片的制造方法以及器件的制造方法
US7537657B2 (en) Silicon wafer and process for producing it
EP2199435A1 (en) Annealed wafer and method for producing annealed wafer
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JPH0845947A (ja) シリコン基板の熱処理方法
US6214700B1 (en) Semiconductor device and method for producing same
JPH09283529A (ja) 半導体基板の製造方法およびその検査方法
JPH11283987A (ja) シリコンエピタキシャルウェーハとその製造方法
JPH11288942A (ja) 半導体装置の製造方法
JP5434239B2 (ja) シリコンウェーハの製造方法
EP1710830A2 (en) Silicon on insulator structure having intrinsic gettering
JPH10209170A (ja) 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法
Lin et al. Dominant iron gettering mechanism in p/p+ silicon wafers
HAHN et al. Effects of n-type Substrate on Epilayer Quality For Twin Tub CMOS Technology
Nakashima et al. A new approach to detect small-sized oxygen precipitates in Si wafers using reactive ion etching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20140621

EXPY Termination of patent right or utility model