KR20120023056A - 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20120023056A
KR20120023056A KR1020117028935A KR20117028935A KR20120023056A KR 20120023056 A KR20120023056 A KR 20120023056A KR 1020117028935 A KR1020117028935 A KR 1020117028935A KR 20117028935 A KR20117028935 A KR 20117028935A KR 20120023056 A KR20120023056 A KR 20120023056A
Authority
KR
South Korea
Prior art keywords
wafer
silicon wafer
silicon
polysilicon layer
forming
Prior art date
Application number
KR1020117028935A
Other languages
English (en)
Inventor
야스시 유키모토
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20120023056A publication Critical patent/KR20120023056A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(1) 실리콘 웨이퍼의 제조 방법에 있어서, 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘려진 실리콘 웨이퍼에 대하여 질화 가스 분위기 중에서 RTA 처리를 행하고, 웨이퍼의 양면에 산화막을 형성한 후, 폴리실리콘층을 형성하고, 그 후, 웨이퍼의 표면측의 폴리 실리콘층을 제거함으로써, 웨이퍼의 표층부에는 결정 결함이 존재하지 않고, 게다가 게터링 능력을 보다 향상할 수 있다. 웨이퍼의 양면이 아니라, 이면에만 폴리 실리콘층을 형성해도 좋다. 무결함 영역으로 이루어지는 웨이퍼를 소재로서 이용하는 것으로 하면, 웨이퍼 표층부에 무결함층을 안정되게 확보할 수 있기 때문에 바람직하다. (2) 본 발명의 실리콘 웨이퍼는 이 방법을 이용하여 제조함으로써, 웨이퍼 전체로서의 게터링 능력을 향상시킨 웨이퍼이다.

Description

실리콘 웨이퍼 및 그 제조 방법{SILICON WAFER AND METHOD FOR PRODUCING THE SAME}
본 발명은, 반도체 디바이스용의 기판 등에 적합하게 사용되는 높은 게터링(gettering) 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법에 관한 것이다.
반도체 디바이스용의 기판으로서 이용되는 실리콘 웨이퍼는, 일반적으로 쵸크랄스키법(이하, 「CZ법」이라고 함)에 의해 육성된 실리콘 단결정 잉곳으로부터 잘려지고, 연마 등의 공정을 거쳐 제조된다.
실리콘 웨이퍼에는 산소가 불순물로서 포함되어 있으며, 이 산소 불순물은, 전위나 결함 등을 발생시키는 산소 석출물(이하, 「BMD(Bulk　Micro　Defect)」라고 함)을 형성한다. BMD는, 실리콘 단결정을 인상할 때에 결정 내에 도입된 미소(微小)한 핵(산소 석출핵)이, 예를 들면 디바이스 제조 공정에 있어서의 산화 열처리 등의 열처리에 의해 성장하여 형성되는 것이 알려져 있다. 이 BMD가, 반도체 디바이스가 형성되는 웨이퍼의 표층부에 있는 경우, 누설 전류(leak current)의 증대나 산화막의 절연성(산화막 내압) 저하의 원인이 되는 등, 디바이스의 특성에 큰 영향을 미친다.
한편, 웨이퍼의 내부에 형성된 BMD는, 오염 불순물(특히, 금속 불순물)을 포획하여 웨이퍼 표층부로부터 제거하는 게터링 사이트가 된다. 디바이스 제조 공정에는, 예를 들면 드라이 에칭 공정 등, 금속 오염을 발생시키는 장치가 사용되는 경우도 있어, 웨이퍼가 우수한 게터링 능력을 갖고 있는 것은 매우 중요하다.
그 때문에, 종래부터, 웨이퍼의 표층부에는 산소 석출물 등의 결함이 존재하지 않고, 웨이퍼의 내부 또는 이면에는, 산소 석출물이나, 다결정 실리콘(폴리실리콘)층, 고농도 인 확산층 등의 게터링 사이트를 존재시키는 실리콘 웨이퍼의 제조 방법이 개발되어 왔다.
예를 들면, 특허문헌 1에서는, 웨이퍼를 NH3 등의 질화 가스를 포함하는 분위기 중에서 열처리하여 웨이퍼 내부에 공공(void)을 주입한 후에, 고온 열처리를 행하여 웨이퍼 표면에 무결함층(이하, 「DZ층」?Denuded　Zone?이라고도 함)을 형성함과 함께, 그 후, 산소 석출 열처리를 행하여, 내부에 BMD를 석출시키는 실리콘 웨이퍼의 제조 방법이 제안되어 있다. 질화 가스로서, 종래는 N2(질소)가 주로 이용되고 있었지만, NH3 등, N2보다도 분해 온도가 낮은 가스를 사용함으로써, 낮은 열처리 온도 또는 짧은 열처리 시간으로 질화 가스를 분해하여, 내부에 공공을 주입할 수 있고, 또한 열처리시의 슬립 발생을 억제할 수 있다고 하고 있다.
또한, 특허문헌 2에는, 웨이퍼에 폴리?백?시일법에 의해 외부 게터링(Extrinsic Gettering)을 행한 후, 웨이퍼 표면의 COP(Crystal　Originated　Particle)를 제거하기 위해, 환원성 분위기하에서 급속 가열 급속 냉각 장치를 이용하여 웨이퍼에 대하여 급속 승강 온열 처리, 즉, RTA(Rapid　Thermal　Annealling) 처리(이하, 「RTA 처리」라고 함)를 행하는 실리콘 웨이퍼의 제조 방법이 기재되어 있다. 이에 따라, 게터링 능력을 저하시키는 일 없이 확실하게 COP를 소멸시킬 수 있다고 하고 있다.
그러나, 상기 특허문헌 1에 기재되는 방법에서는, 웨이퍼 내부에 공공을 주입한 후, 산소 석출 열처리를 행하여 BMD를 충분히 석출시키기까지는 게터링 능력이 낮다는 문제가 있었다. 그 때문에, 예를 들면, 열처리 로(爐)내에서 산소 석출 열처리가 행해지는 동안에 웨이퍼가 오염(특히 금속 오염)될 우려가 있다.
또한, 특허문헌 2에 기재되는 방법에 있어서는, 환원성 분위기하에서 열처리를 행하고 있기 때문에, 그 후의 처리에서 새롭게 공공을 주입할 수 없어, 웨이퍼의 내부에 게터링 사이트로서의 BMD를 발생시킬 수 없다.
일본공개특허공보 2003-31582호 일본공개특허공보 2000-31153호
본 발명은, 전술의 문제를 해결하여, 웨이퍼의 표층부에는 결정 결함이 존재하지 않고, 게다가 게터링 능력을 보다 향상시킨 실리콘 웨이퍼 및, 그 제조 방법을 제공하는 것을 목적으로 한다.
실리콘 웨이퍼가 디바이스 제조 공정에서 받는 오염 불순물 등에 의한 악영향을 배제하기 위해서는, 웨이퍼의 디바이스 형성 영역으로부터 오염 불순물(특히, 금속 불순물)을 제거하는 것이 필요하다. 그 때문에, 공정으로부터의 오염물의 혼입을 최대한 배제함과 함께, 웨이퍼 자신에게 게터링 능력을 갖게 하는 방법이 취해진다. 이 경우의 게터링법에는, 오염 불순물을 포획하는 게터링 사이트를 웨이퍼의 이면에 형성하는 외부 게터링과, 웨이퍼의 내부, 예를 들면 디바이스 형성층의 하측에 형성하는 내부 게터링(Intrinsic　Getterring)이 있다.
실리콘 웨이퍼의 게터링 능력을 보다 향상시키기 위해, 본 발명자는, 웨이퍼의 내부에 게터링 사이트를 형성함과 함께, 웨이퍼의 이면에도 게터링 사이트를 형성하는 것을 시도했다. 구체적으로는, 실리콘 웨이퍼에 대하여, 질화 가스 분위기 중에서 RTA 처리를 행하고, 그 후, 웨이퍼의 이면측에 폴리실리콘층을 형성하여 외부 게터링 사이트를 형성하고, 이어서, 상기 RTA 처리에 있어서의 처리 온도보다도 낮은 온도로 열처리를 행함으로써, 웨이퍼 내부에 BMD를 석출시켜 내부 게터링 사이트로 하는 방법이다.
검토의 결과, 특히 RTA 처리를 행한 후의 웨이퍼 표면에 산화막을 형성하는 공정을 부가함으로써, 단결정 실리콘층이 형성되는 일 없이, 웨이퍼의 양면 또는 이면에 폴리실리콘층을 형성할 수 있는 것을 인식하고, 외부 게터링 및 내부 게터링이 행해져, 표층부에 무결함층을 갖는 실리콘 웨이퍼를 제조할 수 있는 것을 확인했다.
본 발명은, 하기 (1) 또는 (2)의 실리콘 웨이퍼의 제조 방법 및, 그 방법에 의해 제조된 하기 (3)?(5)의 실리콘 웨이퍼를 요지로 한다.
(1) CZ법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘려진 실리콘 웨이퍼에 대하여, 질화 가스 분위기 중에서 RTA 처리를 행하는 공정과, 상기 RTA 처리 후의 웨이퍼의 양면에 산화막을 형성하는 공정과, 상기 산화막을 형성한 웨이퍼의 양면에 폴리실리콘층을 형성하는 공정과, 상기 웨이퍼의 양면에 형성한 폴리실리콘층 중 표면측의 폴리실리콘층을 제거하는 공정을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법(이하, 「제1 제조 방법」이라고 함).
(2) CZ법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘려진 실리콘 웨이퍼에 대하여, 질화 가스 분위기 중에서 RTA 처리를 행하는 공정과, 상기 RTA 처리 후의 웨이퍼의 이면에 산화막을 형성하는 공정과, 상기 산화막을 형성한 웨이퍼의 이면에 폴리실리콘층을 형성하는 공정을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법(이하, 「제2 제조 방법」이라고 함).
상기 제1 또는 제2 제조 방법에 있어서, 상기 RTA 처리를 행하는 실리콘 웨이퍼로서 무결함 영역으로 이루어지는 웨이퍼를 이용하는 것으로 하면, 웨이퍼 표층부에 무결함층을 안정되게 확보할 수 있기 때문에 바람직하다.
상기 제1 또는 제2 제조 방법에 있어서, 상기 산화막을 형성하는 공정으로서, 웨이퍼 표면을 불산으로 처리한 후, 당해 웨이퍼를 산화성 분위기 중에서 가열하는 조작을 포함하는 공정, 또는, 웨이퍼 표면을 연마한 후, 당해 웨이퍼를 산화성 분위기 중에서 가열하는 조작을 포함하는 공정을 채용할 수 있다.
상기 제1 또는 제2 제조 방법으로 제조된 실리콘 웨이퍼에 대하여 상기 RTA 처리에 있어서의 처리 온도보다도 낮은 온도로 열처리를 행하고(이 열처리를, 「산소 석출 열처리」라고도 함), 웨이퍼 표면에 무결함층을 형성함과 함께 내부의 공공에 산소를 석출시키는 실시 형태를 취하는 것이 바람직하다. 이 제조 방법에 의해, 외부 게터링 및 내부 게터링이 행해진 게터링 능력이 높은, 게다가 웨이퍼 표층부에는 무결함층이 형성된 실리콘 웨이퍼를 얻을 수 있다.
(3) 높은 게터링 능력을 갖는 실리콘 웨이퍼로서, 상기 제1 또는 제2 제조 방법으로 제조된 것을 특징으로 하는 실리콘 웨이퍼.
(4) 높은 게터링 능력을 갖는 실리콘 웨이퍼로서, 상기 웨이퍼 내부에 반도체 디바이스의 제조 공정으로 행해지는 열처리에 의해 산소 석출물층을 형성하는 석출핵과, 상기 웨이퍼 이면에 폴리실리콘층을 갖는 것을 특징으로 하는 실리콘 웨이퍼.
(5) 높은 게터링 능력을 갖는 실리콘 웨이퍼로서, 상기 웨이퍼 내부에 산소 석출물층과, 상기 웨이퍼 이면에 폴리실리콘층을 갖는 것을 특징으로 하는 실리콘 웨이퍼.
본 발명의 실리콘 웨이퍼의 제조 방법에 의하면, 표층부에 무결함층을 갖고, 외부 게터링 및 내부 게터링을 행함으로써 게터링 능력을 향상시킨 실리콘 웨이퍼를 제조할 수 있다. 또한, 외부 게터링을 행함으로써, 산소 석출 열처리 또는 디바이스 제조 공정으로 행해지는 열처리에 의해 웨이퍼 내부에 BMD가 충분히 형성되기까지의 동안의 게터링 능력을 부여할 수 있다. 외부 게터링은, 웨이퍼의 이면측으로의 폴리실리콘층의 형성에 의해 부여된다. 내부 게터링은, 폴리실리콘층 형성 공정, 추가로 그 후의 산소 석출 열처리에 의해, 또는 당해 웨이퍼가 소재로서 제공되는 디바이스 제조 공정에서의 열처리에 의해 부여된다.
본 발명의 실리콘 웨이퍼는, 본 발명의 제조 방법으로 제조되어 외부 게터링 및 내부 게터링이 행해지고, 웨이퍼 전체로서의 게터링 능력을 향상시킨, 높은 게터링 능력을 갖는 웨이퍼로서, 반도체 디바이스용의 기판 등에 적합하게 사용할 수 있다. 또한, 외부 게터링을 행함으로써, 산소 석출 열처리 또는 디바이스 제조 공정으로 행해지는 열처리에 의해 웨이퍼 내부에 BMD가 충분히 형성되기까지의 동안의 게터링 능력을 부여할 수 있다.
도 1은, V(실리콘 단결정의 인상 속도)/G(인상 직후의 단결정 내의 성장 방향의 온도 구배)와 격자 간 실리콘형 점결함(点缺陷) 농도 및 공공형 점결함 농도와의 관계를 나타낸 도면이다.
도 2는, 실시예의 결과로, 본 발명의 제조 방법에 의해 제조한 실리콘 웨이퍼에 있어서의 BMD 밀도를 비교예와 대비하여 나타내는 도면이다.
(발명을 실시하기 위한 형태)
본 발명의 제1 제조 방법은, CZ법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘려진 실리콘 웨이퍼에 대하여, 질화 가스 분위기 중에서 RTA 처리를 행하는 공정과, 상기 RTA 처리 후의 웨이퍼의 양면에 산화막을 형성하는 공정과, 상기 산화막을 형성한 웨이퍼의 양면에 폴리실리콘층을 형성하는 공정과, 상기 웨이퍼의 양면에 형성한 폴리실리콘층 중 표면측의 폴리실리콘층을 제거하는 공정을 갖는 것을 특징으로 하는 방법이다. 이하, 각 공정에 대해서 상세하게 설명한다.
(a) 질화 가스 분위기 중에서 실리콘 웨이퍼에 RTA 처리를 행하는 공정
본 발명의 실리콘 웨이퍼의 소재로서의 웨이퍼는, CZ법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘려진 실리콘 웨이퍼이다. RTA 처리로 이 소재 웨이퍼의 표층부로부터 내부에 걸쳐 공공을 주입하고, 후술하는 바와 같이, 산소 석출 열처리를 행하여 웨이퍼 내부에 고밀도의 BMD를 형성할 수 있다. 산소 석출 열처리를 행하지 않고, 웨이퍼가 반도체 디바이스용의 기판 등의 소재로서 디바이스 제조 공정에 제공된 후의 동(同) 공정에 수반하는 열처리로, 웨이퍼 내부에 고밀도의 BMD를 형성하는 것도 가능하다. 그 때문에, 후술하는 전면(全面)이 무결함 영역으로 이루어지는 웨이퍼는 물론, 통상의 CZ법에 의해 육성된, COP 등의 결정 결함이 포함되는 단결정 잉곳으로부터 얻어진 실리콘 웨이퍼도 소재로서 사용할 수 있다.
웨이퍼 중의 산소 농도는, 7×1017?16×1017atoms/㎤(ASTM　F-121, 1979)가 바람직하다. 산소 농도가 7×1017atoms/㎤ 미만에서는, BMD 석출핵의 형성 그 자체가 억제되어 버려, 웨이퍼 내부의 BMD량이 감소한다. 또한, 웨이퍼의 강도 그 자체가 약해진다는 문제가 발생한다.
RTA 처리는, 질화 가스 분위기 중에서 행한다. RTA 처리를 질화 가스 분위기 중에서 행함으로써 웨이퍼 내부에 공공을 주입할 수 있다. 분위기 가스의 조성은 특별히 규정하지 않지만, N2보다도 낮은 온도로 분해되어 웨이퍼 표면에 질화막을 형성하고, 웨이퍼 내부에 공공을 주입할 수 있는 NH3(암모니아) 등과 불활성 가스와의 혼합 가스가 바람직하다. 예를 들면, 후술하는 실시예에서 사용한 NH3 0.5％를 포함하는 Ar 가스 등이 적합하다.
RTA 처리시의 온도와 시간은, 뒤에 행해지는 열처리(산소 석출 처리)에 의해 내부에 형성시키는 산소 석출물(BMD)층의 밀도 등을 고려하여, 적절한 온도와 시간을 설정하면 좋다. 처리 온도가 너무 낮으면 처리에 시간이 걸리고, 너무 높으면 실리콘이 용융되기 때문에, 1150℃?실리콘의 융점(1410℃)의 범위에서 열처리하는 것이 바람직하다. 처리 시간은, 처리 온도에도 따르지만, 슬립 발생을 저감하는 관점에서는, 60초 이하로 하는 것이 바람직하다. 또한, RTA 처리의 승온 공정에서는 승온 속도를 10?150℃/sec의 범위로 하는 것이 바람직하다. 10℃/sec 미만에서는 생산성이 나쁘고, 150℃/sec를 초과하면 웨이퍼에 슬립 전위가 발생하기 쉬워진다. 강온 공정에 있어서의 강온 속도도 승온 속도와 동일한 관점에서, 강온 속도를 10?150℃/sec의 범위로 하는 것이 바람직하다.
RTA 처리에는, 종래부터 사용되고 있는 장치를 이용하면 좋다. 할로겐 램프에 의해 가열하는 방식의 램프 어닐로(Lamp Annealing Furnace)의 사용이, 승온?강온을 신속히 행하고, 또한 실리콘 웨이퍼에 과대한 열량을 부여하는 일 없이 처리를 행할 수 있기 때문에 바람직하다.
(b) RTA 처리 후의 실리콘 웨이퍼의 양면에 산화막을 형성하는 공정
전술의 RTA 처리를 행한 후의 실리콘 웨이퍼의 양면에 산화막을 형성한다.
산화막의 형성 방법은 특별히 한정되지 않는다. 예를 들면, 실리콘 웨이퍼의 표면을 불산으로 처리한 후, 당해 웨이퍼를, 산소를 포함하는 분위기(공기) 중에서, 600?700℃로 10분간 정도 가열하는 방법을 적용할 수 있다. 또한, 실리콘 웨이퍼의 표면을 연마한 후, 동일하게 가열 처리를 행해도 좋다.
(c) 실리콘 웨이퍼의 양면에 폴리실리콘층을 형성하는 공정
산화막 부착을 행한 후의 실리콘 웨이퍼의 양면에 폴리실리콘층을 형성한다. 이 폴리실리콘층 형성 공정에서, BMD의 석출핵을 성장시키고, 웨이퍼의 중심 부근(중심부 근방에서, 웨이퍼 표면으로부터 350?450㎛의 범위 내) 및 표면 근방(웨이퍼 내부에서, 웨이퍼 표면으로부터 50?150㎛의 범위 내)에 있어서 BMD를 증가시킬 수 있다.
폴리실리콘층의 형성은, 일반적으로 이용되고 있는 CVD법에 의해 행하면 좋다. 즉, 모노실란(SiH4) 등의 원료 가스를 반응로 내로 도입하여, 600?700℃로 가열된 웨이퍼 표면에 Si를 석출, 성장시킨다. 층두께는, 0.1?10㎛로 하는 것이 바람직하다. 폴리실리콘층은, 다음의 공정에서 한쪽을 남기고, 게터링 사이트로서 기능시키지만, 층두께가 0.1㎛ 이상이면 충분히 게터링 능력이 있다. 한편, 층두께가 10㎛를 초과하면, 생산성이 저하된다.
(d) 표면측의 폴리실리콘층을 제거하는 공정
실리콘 웨이퍼의 양면에 형성한 폴리실리콘층 중 표면측의 폴리실리콘층을 제거한다. 이는, 웨이퍼의 표면측을 디바이스를 형성하는 활성 영역으로서 확보함과 함께, 웨이퍼의 이면측에 외부 게터링 사이트를 형성하기 때문이다. 뒤에 행해지는 산소 석출 열처리 또는 디바이스 제조 공정으로 행해지는 열처리로 웨이퍼 내부에 게터링 사이트로서 기능하는 BMD가 형성되기까지 동안에 웨이퍼의 활성 영역에 금속 불순물에 의한 오염이 발생했다고 해도, 이 웨이퍼의 이면측에 행한 외부 게터링에 의해 당해 활성 영역으로부터 오염 불순물을 제거할 수 있다.
폴리실리콘층의 제거는, 기계적인 연마에 의해 행하면 좋지만, 이에 한정되지 않는다. 실리콘 웨이퍼 표면의 평탄도에 영향을 미치는 일 없이 폴리실리콘층을 제거할 수 있는 방법이면 모두 적용 가능하다. 예를 들면, 실리콘 웨이퍼 표면의 가공 기술로서 주지의 화학 기계 연마(CMP)나 연삭 등의 기계 가공 처리, 혹은 산에칭 등의 화학 가공 처리 등을 적용할 수 있다.
또한, 폴리실리콘층의 형성에 의해, 폴리실리콘층과 접하는 웨이퍼 표면 근방에는 대미지(변형)가 도입되기 때문에, 제거하는 두께는, 형성한 폴리실리콘층의 두께의 수배 정도 이상으로 하는 것이 바람직하다. 예를 들면, 후술하는 실시예에서 나타내는 바와 같이, 두께 1.5㎛의 폴리실리콘층을 형성했을 때는, 표면으로부터 약 10㎛를 제거하는 것이 바람직하다.
본 발명의 제2 제조 방법은, CZ법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘려진 실리콘 웨이퍼에 대하여, 질화 가스 분위기 중에서 RTA 처리를 행하는 공정과, 상기 RTA 처리 후의 웨이퍼의 이면에 산화막을 형성하는 공정과, 상기 산화막을 형성한 웨이퍼의 이면에 폴리실리콘층을 형성하는 공정을 갖는 것을 특징으로 하는 방법이다.
질화 가스 분위기 중에서의 RTA 처리는, 제1 제조 방법에 있어서의 RTA 처리와 동일하다. 다음의 산화막의 형성 및 폴리실리콘층의 형성도, 실리콘 웨이퍼의 양면이 아니라, 이면에 있어서만 행하는 것을 제외하고, 제1 제조 방법과 동일하다. 최초부터 실리콘 웨이퍼의 표면측을 남기고, 이면에 폴리실리콘층을 형성하기 때문에, 제1 제조 방법에서 실시하는 표면측의 폴리실리콘층을 제거하는 공정은 불필요해진다.
실리콘 웨이퍼의 이면측으로의 폴리실리콘층의 형성은, 특정의 지그(jig)나 피복재를 이용하여 웨이퍼의 표면을 덮고, 이면만을 노출시키는 등의 방법에 의해 실시할 수 있다.
본 발명의 제2 제조 방법에 의해서도, 웨이퍼의 표면측을 디바이스를 형성하는 활성 영역으로서 확보함과 함께, 웨이퍼의 이면측에 외부 게터링 사이트를 형성할 수 있다.
본 발명의 실리콘 웨이퍼의 제조 방법에 있어서, 상기 RTA 처리를 행하는 실리콘 웨이퍼로서 무결함 영역으로 이루어지는 웨이퍼를 이용하는 것으로 하면, 웨이퍼 표층부에 무결함층을 안정되게 확보할 수 있다.
여기에서 말하는 「무결함 영역으로 이루어지는 웨이퍼」란, 단결정 육성시에 도입된 격자 간 실리콘형 점결함의 응집체(「전위 클러스터」라고 칭해짐), 공공형 점결함의 응집체(「COP」라고 칭해짐) 및 OSF(Oxidation　Induced　Stacking　Fault)핵 형성 영역이 존재하지 않는 퍼펙트 영역으로 이루어지는 실리콘 웨이퍼이다.
상기 무결함 영역으로 이루어지는 웨이퍼의 제조에 제공되는 실리콘 단결정 잉곳은, 단결정의 인상 속도를 V, 인상 직후의 단결정 내의 성장 방향의 온도 구배를 G로 했을 때, V/G를, 이하에 서술하는 적정한 범위로 유지함으로써 얻어진다.
도 1은, 전술의 특허문헌 1에 나타나 있는 도면으로, V/G와 격자 간 실리콘형 점결함 농도 및 공공형 점결함 농도와의 관계를 도식적으로 표현한 것이다. 이 도면은, 공공 영역과 격자 간 실리콘 영역의 경계가 V/G에 의해 결정되는 것을 설명하고 있으며, 보론코브(Voronkov) 이론이라고 불리고 있다.
도 1에 있어서, 횡축의 V/G가 임계점보다 작은 영역은 격자 간 실리콘형 점결함이 우세하게 존재하는 영역이고, 또한 V/G가 (V/G)I보다도 작은 영역 [I]은 격자 간 실리콘형 점결함의 응집체(전위 클러스터)가 존재하는 영역이다. 한편, V/G가 임계점보다 큰 영역은 공공형 점결함이 우세하게 존재하는 영역이고, 또한 V/G가 (V/G)V보다도 큰 영역 [V]는 공공형 점결함의 응집체(COP)가 존재하는 영역이다. (V/G)I와 (V/G)V의 사이의 영역 [P]는 격자 간 실리콘형 점결함의 응집체나 공공형 점결함의 응집체가 존재하지 않는 퍼펙트 영역이다. 또한, 영역 [P] 중, 임계점을 경계로 하여 격자 간 실리콘형 점결함이 우세한 측은 영역 [PI], 공공형 점결함이 우세한 측은 영역 [PV]이다. 또한, 영역 [P]에 인접하는 영역 [V]에는 OSF(Oxidation　Induced　Stacking　Fault)핵이 형성되는 OSF핵 형성 영역이 존재한다.
도 1에 나타내는 바와 같이, 단결정의 인상 속도를 조정하여, V/G를 (V/G)I?(V/G)V의 범위 내로 유지함으로써, 전체가 퍼펙트 영역 [P]로 이루어지는 실리콘 단결정 잉곳이 얻어져, 이 잉곳으로부터 전면이 무결함 영역으로 이루어지는 웨이퍼를 잘라낼 수 있다.
이 웨이퍼에는 COP, 전위 클러스터 및 OSF핵 형성 영역의 결정 결함이 포함되어 있지 않기 때문에, RTA 처리 및 폴리실리콘층을 형성한 후에 행해지는 산소 석출 열처리 등으로 이들 결함이 일부 제거되지 않고 잔존하는 등의 우려가 없어, 웨이퍼 표층부에 무결함층을 안정되게 확보할 수 있다. 또한, 공공을 소멸시키는 격자 간 실리콘형 점결함이 거의 포함되지 않기 때문에, RTA 처리로 산소 석출에 필요한 공공을 효율적으로 주입할 수 있다.
이와 같이 본 발명의 실리콘 웨이퍼의 제조 방법에 의해 얻어진 실리콘 웨이퍼에 있어서는, 전술한 바와 같이, 웨이퍼의 중심 부근(웨이퍼 표면으로부터 350?450㎛의 범위 내) 및 표면 근방(웨이퍼 표면으로부터 50?150㎛의 범위 내)에 있어서 BMD가 증가하고 있어, 반도체 디바이스가 형성되는 웨이퍼의 표층부에서는 무결함층이 형성되어 있다. 이 웨이퍼는, 반도체 디바이스용의 기판 등의 소재로서 디바이스 제조 공정으로 이송되고, 동(同) 공정에 수반하는 열처리를 받는 사이에, 웨이퍼 내부에서는 산소 석출이 계속해서 진행되어 BMD 밀도가 증대하고, 폴리실리콘층에 의한 외부 게터링에 더하여 내부 게터링도 행해지게 된다.
본 발명의 실리콘 웨이퍼의 제조 방법에 있어서는, 전술의 일련의 처리(RTA 처리, 산화막 형성, 폴리실리콘층 형성 및 웨이퍼 표면측 폴리실리콘층의 제거) 후, 또한, 상기 RTA 처리에 있어서의 처리 온도보다도 낮은 온도로 열처리(이 열처리는, 웨이퍼 내부에 BMD를 석출시키기 때문에, 「산소 석출 열처리」라고도 함)를 행하여, 웨이퍼 표면에 무결함층을 형성함과 함께 웨이퍼 내부의 공공에 BMD를 석출시키는 실시 형태를 취하는 것이 바람직하다.
이 산소 석출 열처리는, 통상 행해지고 있는 방법에 준하여 행하면 좋다. 예를 들면, 후술하는 실시예에서 채용하고 있는 조건, 즉, 열처리로 내에서, 대기 분위기하, 1000℃로 16시간 가열하는 열처리를 행함으로써, 웨이퍼 내부에서는 산소 석출이 촉진되어 고밀도의 BMD가 형성된다. 또한, 웨이퍼 표층부에서는, 공공을 바깥쪽으로 확산시킴과 함께, 주입되는 격자 간 실리콘에 의해 COP 등이 제거되어 무결함층이 형성된다.
이 산소 석출 열처리에 의해, 웨이퍼 내부에서는 산소 석출이 촉진되어 BMD 밀도가 증대하고, 폴리실리콘층에 의한 외부 게터링에 더하여, 게터링 능력이 높은 내부 게터링이 행해지게 된다. 한편, 웨이퍼 표층부에서는 무결함층이 형성된다. 따라서, 디바이스 제조 공정에서의 열처리에 의하지 않고, 외부 게터링에 더하여 높은 능력을 가진 내부 게터링도 행해져, 웨이퍼 표층부에는 무결함층이 형성된 실리콘 웨이퍼가 얻어진다.
이상 서술한 본 발명의 실리콘 웨이퍼의 제조 방법에 의하면, 웨이퍼 표층부에 무결함층이 형성되고, 웨이퍼의 이면측으로의 폴리실리콘층의 형성에 의한 외부 게터링 및, 웨이퍼 내부에 있어서의 BMD의 석출에 의한 내부 게터링이 행해진, 웨이퍼 전체로서의 게터링 능력을 향상시킨 실리콘 웨이퍼를 제조할 수 있다.
본 발명의 실리콘 웨이퍼는, 높은 게터링 능력을 갖는 실리콘 웨이퍼로서, 본 발명의 실리콘 웨이퍼의 제조 방법에서 제조된 것을 특징으로 하는 실리콘 웨이퍼이다.
본 발명의 실리콘 웨이퍼는, 전술한 대로, 웨이퍼의 이면측에 외부 게터링 사이트로서 기능하는 폴리실리콘층을 갖고 있어, 폴리실리콘층의 형성 과정을 거치는 사이에 웨이퍼의 중심 부근(웨이퍼 표면으로부터 350?450㎛의 범위 내) 및 표면 근방(웨이퍼 표면으로부터 50?150㎛의 범위 내)에 있어서, 내부 게터링 사이트로서 작용하는 BMD가 형성되어 있다. 또한, 웨이퍼의 표층부에서는 무결함층이 형성되어 있다. 이 웨이퍼는, 디바이스 제조의 소재로서 디바이스 제조 공정 내에서 열처리가 행해지는 사이에, 웨이퍼 내부에서 산소 석출이 계속해서 진행되어 BMD 밀도가 증대한다.
이와 같이, 본 발명의 실리콘 웨이퍼는, 외부 게터링 및 내부 게터링이 행해진, 웨이퍼 전체로서의 게터링 능력이 높은 실리콘 웨이퍼이다. 이 중, 내부 게터링 사이트는, 웨이퍼가 디바이스 제조 공정 내에서 열처리가 행해지거나, 또는 산소 석출 열처리를 행하여, BMD를 충분히 석출시키기까지는 반드시 충분하지 않지만, 폴리실리콘층의 형성에 의한 외부 게터링 사이트가, 디바이스 제조 공정 내에서의 열처리 또는 산소 석출 열처리에 의해 웨이퍼 내부에 BMD가 충분히 형성되기까지의 동안의 게터링 사이트로서 기능한다.
본 발명의 실리콘 웨이퍼가, 무결함 영역으로 이루어지는 웨이퍼이면, 소재 단계로부터 COP, OSF핵 형성 영역 및 전위 클러스터의 결정 결함이 포함되어 있지 않기 때문에, 이들 결함이 일부 잔존하는 등의 우려가 전혀 없다. 또한, 전술하는 바와 같이, RTA 처리로 산소 석출에 필요한 공공을 효율적으로 주입할 수 있기 때문에, 웨이퍼 내부에 고밀도의 BMD를 석출시키는 것이 가능하다. 따라서, 외부 게터링 능력을 가짐과 함께, 내부 게터링 능력이 높은 웨이퍼로서 디바이스 제조에 제공할 수 있다.
본 발명의 실리콘 웨이퍼가, 산소 석출 열처리가 행해진 웨이퍼이면, BMD 밀도가 증대하고, 폴리실리콘층에 의한 외부 게터링에 더하여, 게터링 능력이 높은 내부 게터링이 행해지고 있으며, 웨이퍼 전체로서 우수한 게터링 능력을 구비한 웨이퍼이다.
실시예
직경 200㎜의 무결함 영역으로 이루어지고, 산소 농도가 11×1017atoms/㎤ 및 15×1017atoms/㎤(ASTM　F-121, 1979)의 2 종류의 실리콘 웨이퍼를 사용하고, RTA 처리로를 이용하여 질화 가스 분위기(NH3 0.5％를 포함하는 Ar 가스) 중에서 RTA 처리를 행했다. 이어서, 웨이퍼의 양면에 산화막을 형성하고, 두께 1.5㎛의 폴리실리콘층을 형성한 후, 웨이퍼의 표면측의 폴리실리콘층을 제거했다(제거 두께 15㎛). 이 웨이퍼에 BMD를 형성시키는 석출 열처리를 행한 후, 웨이퍼의 단면을 선택 에칭하여 BMD 밀도를 측정했다. 또한, 비교를 위해, RTA 처리만의 경우(비교예 1) 및, 공정 순서를 바꾸고, 폴리실리콘층 형성 후에 RTA 처리한 경우(비교예 2)에 대해서도, 동일한 측정을 행했다. 또한, 산소 농도가 11×1017atoms/㎤의 실리콘 웨이퍼는, 본 발명예, 비교예 1 및 비교예 2에 있어서, 각각, 샘플 3-1, 샘플 1-1 및 샘플 2-1로 했다. 또한, 15×1017atoms/㎤의 실리콘 웨이퍼는, 본 발명예, 비교예 1 및 비교예 2에 있어서, 각각, 샘플 3-2, 샘플 1-2 및 샘플 2-2로 했다.
RTA 처리에는 램프 어닐로를 사용했다. 표 1에, 승온(昇溫) 조건, 성막시의 처리 온도 및 시간 그리고 강온(降溫) 조건 등을 나타낸다.
[표 1]
Figure pct00001
산화막의 형성(산화막 부착)은, RTA 처리 후의 실리콘 웨이퍼의 양면을 6％ 불산 용액으로 에칭한 후, 산소 함유 분위기(공기) 중에서, 665℃로 10분간 가열함으로써 행했다.
폴리실리콘층의 형성에 있어서는, 모노실란을 원료로서, CVD법에 의해 실리콘 웨이퍼의 양면에 폴리실리콘층을 형성했다. 표 2에, 산화막 부착 및 폴리실리콘층 형성시의 실시 조건을 나타낸다.
[표 2]
Figure pct00002
웨이퍼 내부의 BMD 밀도를 측정하기 위해, BMD를 형성시키는 석출 열처리로서, 대기 분위기하에서, 1000℃로 16시간 가열하는 처리를 행했다. 이 석출 처리에 의해, 웨이퍼 내부에 미소한 산소 석출핵이 존재하고 있었던 경우에는 BMD로서 검출 가능한 사이즈까지 성장시킬 수 있다.
BMD 밀도의 측정은, 실리콘 웨이퍼를 벽개, 벽개 웨이퍼의 단면을 Secco액으로 깊이 2㎛까지 선택 에칭한 후, 웨이퍼의 표면 근방(웨이퍼 표면으로부터 깊이 방향으로 50?150㎛의 범위 내의 부위) 및 중심 부근(웨이퍼 표면으로부터 깊이 방향으로 350?450㎛의 범위 내의 부위)의 2개소에 대해서 현미경으로 관찰하고, 관찰 결과에 기초하여 BMD 밀도를 산출함으로써 행했다.
표 3에 BMD 밀도의 측정 결과를 나타낸다. 또한, 도 2는 이 측정 결과를 도시한 것으로, 본 발명의 제조 방법에 의해 제조한 실리콘 웨이퍼에 있어서의 BMD 밀도를 비교예와 대비하여 나타내는 도면이다.
[표 3]
Figure pct00003
표 3 및 도 2에 나타낸 바와 같이, 동일한 산소 농도에서 비교한 경우, 본 발명예(샘플 3-1 및 샘플 3-2: RTA 처리→폴리실리콘층 형성)에서는, 비교예 1(샘플 1-1 및 샘플 1-2: RTA 처리만)에 비해, 웨이퍼 표면 근방 및 웨이퍼 중심 부근의 어느 것에 있어서도 BMD 밀도가 높았다. 이는, 폴리실리콘층 형성 공정에서 BMD의 석출핵이 성장한 것에 의하는 것이라고 생각된다. 여기에서, 산소 농도가 11×1017atoms/㎤의 샘플의 BMD 밀도보다도 산소 농도가 15×1017atoms/㎤의 샘플의 BMD 밀도가 높아진 것은, 산소 농도가 높을수록 웨이퍼 내부에 있어서의 BMD의 석출핵의 수가 많기 때문이라고 생각된다. 또한, 비교예 2(샘플 2-1 및 샘플 2-2: 폴리실리콘층 형성→RTA 처리)에서는, RTA 처리 과정에 있어서 폴리실리콘층에 의해 공공이 실리콘 웨이퍼 내부에 주입되는 것이 방지되고, 또한, 웨이퍼의 양면에 폴리실리콘층을 형성하는 과정에서 웨이퍼 내부에 생성한 산소 석출핵이 RTA 처리에 의해 소멸되었기 때문에, 11×1017atoms/㎤ 및 15×1017atoms/㎤의 어느 산소 농도에 있어서도 BMD는 발생하지 않았다.
상기 조사에 의해, 본 발명의 실리콘 웨이퍼의 제조 방법을 적용함으로써, 웨이퍼 표층부에 있어서 무결함층을 가짐과 함께, 내부 게터링 능력을 향상시킨 실리콘 웨이퍼가 얻어지는 것을 확인할 수 있었다. 또한, 본 발명에서는, RTA 처리 후의 실리콘 웨이퍼의 양면 또는 이면에 산화막을 형성한 후에 폴리실리콘층을 형성하고 있기 때문에, 웨이퍼의 양면 또는 이면에, 단결정 실리콘층이 형성되는 일 없이 지장 없이 폴리실리콘층이 형성되기 때문에, 내부 게터링뿐만 아니라 폴리실리콘층에 의한 외부 게터링 효과가 부여되어, 게터링 능력이 보다 높아지는 것이 확인되었다.
본 발명의 실리콘 웨이퍼의 제조 방법에 의하면, 표층부에 무결함 영역을 가짐과 함께, 외부 게터링 및 내부 게터링이 행해진, 보다 높은 게터링 능력을 갖는 실리콘 웨이퍼를 제조할 수 있다. 외부 게터링은, 웨이퍼의 이면측으로의 폴리실리콘층의 형성에 의해 부여된다. 내부 게터링은, 폴리실리콘층 형성 공정, 또한, 그 후의 산소 석출 열처리 또는 당해 웨이퍼가 소재로서 제공되는 디바이스 제조 공정에서의 열처리에 의해 부여된다. 본 발명의 실리콘 웨이퍼는, 본 발명의 제조 방법에서 제조된 실리콘 웨이퍼이고, 웨이퍼 전체로서의 게터링 능력을 향상시킨 웨이퍼이며, 반도체 디바이스용의 기판 등에 적합하게 사용할 수 있다.
따라서, 본 발명은, 실리콘 웨이퍼 그리고 반도체 디바이스의 제조에 있어서 널리 이용할 수 있다.

Claims (9)

  1. 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘려진 실리콘 웨이퍼에 대하여, 질화 가스 분위기 중에서 RTA 처리를 행하는 공정과,
    상기 RTA 처리 후의 웨이퍼의 양면에 산화막을 형성하는 공정과,
    상기 산화막을 형성한 웨이퍼의 양면에 폴리실리콘층을 형성하는 공정과,
    상기 웨이퍼의 양면에 형성한 폴리실리콘층 중 표면측의 폴리실리콘층을 제거하는 공정을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  2. 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘려진 실리콘 웨이퍼에 대하여, 질화 가스 분위기 중에서 RTA 처리를 행하는 공정과,
    상기 RTA 처리 후의 웨이퍼의 이면에 산화막을 형성하는 공정과,
    상기 산화막을 형성한 웨이퍼의 이면에 폴리실리콘층을 형성하는 공정을 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 RTA 처리를 행하는 실리콘 웨이퍼가 무결함 영역으로 이루어지는 웨이퍼인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 산화막을 형성하는 공정이, 웨이퍼 표면을 불산으로 처리한 후, 당해 웨이퍼를 산화성 분위기 중에서 가열하는 조작을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 산화막을 형성하는 공정이, 웨이퍼 표면을 연마한 후, 당해 웨이퍼를 산화성 분위기 중에서 가열하는 조작을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 제조 방법으로 제조된 실리콘 웨이퍼에 대하여 상기 RTA 처리에 있어서의 처리 온도보다도 낮은 온도로 열처리를 행하고, 웨이퍼 표면에 무결함층을 형성함과 함께 내부의 공공(void)에 산소를 석출시키는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  7. 높은 게터링 능력을 갖는 실리콘 웨이퍼로서,
    제1항 내지 제6항 중 어느 한 항에 기재된 제조 방법으로 제조된 것을 특징으로 하는 실리콘 웨이퍼.
  8. 높은 게터링 능력을 갖는 실리콘 웨이퍼로서,
    상기 웨이퍼 내부에 반도체 디바이스의 제조 공정으로 행해지는 열처리에 의해 산소 석출물층을 형성하는 석출핵과,
    상기 웨이퍼 이면에 폴리실리콘층을 갖는 것을 특징으로 하는 실리콘 웨이퍼.
  9. 높은 게터링 능력을 갖는 실리콘 웨이퍼로서,
    상기 웨이퍼 내부에 산소 석출물층과,
    상기 웨이퍼 이면에 폴리실리콘층을 갖는 것을 특징으로 하는 실리콘 웨이퍼.
KR1020117028935A 2009-05-15 2010-04-09 실리콘 웨이퍼 및 그 제조 방법 KR20120023056A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009118674 2009-05-15
JPJP-P-2009-118674 2009-05-15

Publications (1)

Publication Number Publication Date
KR20120023056A true KR20120023056A (ko) 2012-03-12

Family

ID=43084798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117028935A KR20120023056A (ko) 2009-05-15 2010-04-09 실리콘 웨이퍼 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20120049330A1 (ko)
JP (1) JP2010287885A (ko)
KR (1) KR20120023056A (ko)
WO (1) WO2010131412A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180017834A (ko) * 2016-08-11 2018-02-21 에스케이실트론 주식회사 웨이퍼 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5583053B2 (ja) * 2011-02-28 2014-09-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
CN113496869A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种外延基底用硅晶片之背面膜层及制造方法
CN113793800B (zh) * 2021-08-18 2024-04-09 万华化学集团电子材料有限公司 一种半导体单晶硅片的除杂工艺及制造工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189508A (en) * 1988-03-30 1993-02-23 Nippon Steel Corporation Silicon wafer excelling in gettering ability and method for production thereof
JPH0648686B2 (ja) * 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JP2762183B2 (ja) * 1991-09-17 1998-06-04 三菱マテリアル株式会社 シリコン基板の製造方法
JPH0951001A (ja) * 1995-08-04 1997-02-18 Hitachi Ltd 半導体ウエーハの製造方法
JP2000277525A (ja) * 1999-03-26 2000-10-06 Toshiba Ceramics Co Ltd 半導体用シリコンウエハ及びその製造方法
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
JP2003224130A (ja) * 2002-01-29 2003-08-08 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
JP2008016652A (ja) * 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180017834A (ko) * 2016-08-11 2018-02-21 에스케이실트론 주식회사 웨이퍼 제조방법

Also Published As

Publication number Publication date
US20120049330A1 (en) 2012-03-01
WO2010131412A1 (ja) 2010-11-18
JP2010287885A (ja) 2010-12-24

Similar Documents

Publication Publication Date Title
JP3988307B2 (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
US20090017291A1 (en) Silicon epitaxial wafer and production method for same
WO2001017024A1 (fr) Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
KR19990024037A (ko) 반도체장치 및 그 제조방법
TW202129094A (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP3381816B2 (ja) 半導体基板の製造方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
KR20120023056A (ko) 실리콘 웨이퍼 및 그 제조 방법
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR20160118139A (ko) 실리콘 웨이퍼의 제조 방법
JP5434239B2 (ja) シリコンウェーハの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JPH06310517A (ja) 半導体基板及びその製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JPH09199507A (ja) 半導体基板およびその製造方法
JP4069554B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP2005050942A (ja) シリコンウェーハ及びその製造方法
JP2002043241A (ja) シリコンウェーハの熱処理方法及びシリコンウェーハ
KR20030043387A (ko) 단결정 실리콘 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application