CN1406292A - 单晶硅晶片及单晶硅的制造方法 - Google Patents

单晶硅晶片及单晶硅的制造方法 Download PDF

Info

Publication number
CN1406292A
CN1406292A CN01805741A CN01805741A CN1406292A CN 1406292 A CN1406292 A CN 1406292A CN 01805741 A CN01805741 A CN 01805741A CN 01805741 A CN01805741 A CN 01805741A CN 1406292 A CN1406292 A CN 1406292A
Authority
CN
China
Prior art keywords
single crystal
silicon single
zone
growth
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01805741A
Other languages
English (en)
Other versions
CN1296529C (zh
Inventor
樱田昌弘
小林武史
森达生
布施川泉
太田友彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN1406292A publication Critical patent/CN1406292A/zh
Application granted granted Critical
Publication of CN1296529C publication Critical patent/CN1296529C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明的单晶硅晶片及单晶硅的制造方法，是属于切克劳斯基法(CZ法)生长单晶硅晶片，其特征为：对全部晶片进行热氧化处理时，在环状发生OSF的外侧的N区域，不存在通过Cu淀积所检测出的缺陷区域。由此，可以利用确实能提高氧化膜耐压等电气特性的CZ法，在稳定的制造条件下，制造既不属于富含空孔的V区域、OSF区域，也不属于富含晶格间隙硅的I区域的硅单晶晶片。

Description

单晶硅晶片及单晶硅的制造方法
技术领域
本发明是关于一种单晶硅晶片及单晶硅的制造方法，其所生长的单晶既不属于如下述的V区域、OSF区域及I区域的任何缺陷区域，也不会形成铜淀积处理后所检测出的氧化膜缺陷，且具有高耐压等优良电气特性。
背景技术
近年来，伴随半导体电路的高度集成化而产生的芯片微细化，对作为其基础的切克劳斯基法(以下简称为CZ法)制作的单晶硅的品质要求越来越高。特别被称为FPD、LSTD、COP等的生长(Grown-in)缺陷会使氧化膜耐压特性或元器件的特性劣化，降低源于单晶生长的缺陷的密度和尺寸被越来越重视。
在对这些缺陷进行说明之前，首先，对单晶硅中被称为空位(Vacancy，以下简称为V)的空孔型点缺陷、及称为填隙—硅(Interstitia]-Si，以下简称为I)的晶格间隙型硅点缺陷的浓度的决定因素，进行常识性说明。
在单晶硅中，所谓V区域是指空位也就是硅原子缺失产生的凹部、孔等较多的区域，所谓I区域是指因存在多余硅原子而生成错位或多余硅原子团较多的区域，且在V区域和I区域之间存在没有原子不足或多余原子的中性(Neutral，以下简称为N)区域。并且，已经知道所谓上述生长缺陷(FPD、LSTD、COP等)，只在V或I处于过饱和的状态时产生，在饱和浓度以下时，即使一些原子发生偏离，也不存在缺陷。
这两个缺陷的浓度由CZ法拉晶速度(生长速度)和结晶中的固熔液界面近旁的温度梯度G的关系决定，已经确知在V区域和I区域的区域临界周边被称为OSF(氧化膜层错缺陷，Oxidation Indused Stacking Fault)的缺陷，从结晶生长轴垂直方向的断面看时，呈环状分布(以下称为OSF环)。
这些由结晶生长引起的缺陷，使用在结晶中固熔液界面近侧温度梯度较大的炉内构造的CZ直拉炉的场合，当生长速度延结晶轴方向由高速到低速变化时，得到如图7所示的缺陷分布图。
将这些由结晶生长而引起的缺陷分类，例如生长速度为0.6mm/min以上速度较高的时候，由空孔型点缺陷集中而引起的FPD、LSTD、COP等生长缺陷高密度地存在于晶径方向的所有区域，存在这些缺陷的区域被称为V区域(图7的线(A))。并且，当生长速度为0.6mm/min以下的时候，随着生长速度的降低在结晶周边生成OSF环，如果再降低生长速度则环的直径减小，在该环的外侧低密度地生成被认为是错位环起因的L/D(Large Dislocation：大缺陷简称晶格间错位环、LSEPD、LFPD等)缺陷，存在这些缺陷的区域被称为I区域(有时称为L/D区域)。并且，当生长速度降低到0.4mm/min以下低速的时候，OSF环缩小至晶片的中心消失，完全成为I区域(图7的线(c))。
并且，近年来发现在V区域和I区域中间、OSF环的外侧存在被称为N区域的，既没有空孔引起的FPD、LSTD、COP，也没有错位环引起的LSEPD、LFPD的区域。这个区域在OSF环的外侧，而且，对其施加氧气析出热处理并用X光线观察等对比析出进行确认时，几乎没有氧气析出，而且，在还没有达到能形成LSEPD、LFPD的浓度的I区域一侧〔第7图的线(B)〕。
使用一般方法时，这些N区域当生长速度减慢时相对生长轴方向倾斜存在，因而仅部分存在于晶片内。
对于该N区域，布农可夫理论〔V.V.Voronkov；Journal of Cry Stal Growth，59(1982)625-643〕认为，参数V/G也就是拉晶速度(V)与结晶固熔液界面轴向温度梯度(G)之比决定点缺陷的总体浓度。由此看出，只要保持一定的拉晶速度和一定的G分布，就可得到如例所示的由某种拉晶速度得到的中心必定是被V区域和I区域挟持的N区域的结晶。
所以最近，通过改良G分布来得到仅斜着存在的N区域，例如一边缓慢降低拉晶速度F一边拉晶的时候，某一拉晶速度可以制造出N区域横向扩展至整个结晶面的结晶。而且，如果维持该N区域横向地扩大时的拉晶速度进行拉晶，则延长度方向全部为N区域的结晶达到某种程度的扩大。并且，考虑到G随着结晶的生长发生变化，需进行补正使V/G保持一定，如果调整拉晶速度，则可相对生长方向，扩大全部是N区域的结晶。
如果再细分该N区域，则有邻接OSF环外侧的Nv区域(空孔较多的区域)和邻接I区域的Ni区域(晶格间硅较多的区域)，热氧化处理时，Nv区域中氧气析出量较多，而在Ni区域几乎没有氧气析出。
但是如上所述的全部为N区域，在热氧化处理后不产生OSF环，且全部不存在FPD、L/D的单晶也有显著地发生氧化膜缺陷的情况。所以，这种如氧化膜耐压特性等电气特性的劣化，是因为以往全部是N区域的情形并不充分，期望更进一步改善。
发明的内容
本发明的目的是鉴于上述问题，通过CZ法稳定制造生长单晶硅晶片，其既不属于空孔较多的V区域、OSF区域，也不属于晶格间隙硅较多的I区域，且酸化膜耐压等电气特性确实有所提高。
为了达成本发明的目的，本发明的单晶硅晶片是通过CZ法生长的单晶硅晶片，其特征为对晶片进行全面热氧化处理时发生OSF环外侧的N区域，不存在通过Cu淀积所检测出的缺陷区域。
如上所述，本发明的单晶硅晶片，对其进行全面热氧化处理时发生OSF环外侧的N区域，不存在通过Cu淀积所检测出的缺陷区域的无缺陷晶片，是即使制成元器件氧化膜耐压特性等的电气特性也不会发生劣化的高品质的硅晶片。
而且，本发明的第二种单晶硅晶片，是CZ法所培育的单晶硅晶片，其特征为对晶片进行全面热氧化处理时，发生OSF环外侧的N区域，不存在通过Cu淀积所检测出的缺陷区域，也不存在不容易发生氧气析出的Ni区域。
如上所述，本发明的单晶硅晶片，对其进行全面热氧化处理时发生OSF环外侧的N区域，特别在是不存在通过Cu淀积所检测出的缺陷区域以及不易析出氧气的Ni区域的无缺陷晶片，是即使制成元器件氧化膜耐压特性等的电气特性也不会发生劣化且易吸除的高品质硅晶片。
其次，本发明相关的单晶硅的制造方法，通过CZ法生长单晶硅晶片的时候，其特征为对生成的单晶硅晶片进行热氧化处理时，在发生OSF环的外侧N区域，不存在通过Cu淀积所检测出的缺陷区域，在无缺陷区域内生长结晶。
所以，本发明相关的单晶硅制造方法，在由CZ法生长单晶硅时，其特征为逐渐减慢拉晶中的单晶硅的生长速度，把生长速度控制在OSF环消失后Cu淀积所检测出的缺陷区域也消失的临界的生长速度、和再减慢生长速度就发生晶格间错位环的临界生长速度之间，生长结晶。
依照上述制造方法，对生长的单晶硅晶片进行热氧化处理时，环状地发生OSF的外侧N区域，可制造不存在Cu淀积检测出的使氧化膜耐压等电气特性的劣化的缺陷区域，生长无缺陷单晶硅晶片。
而且，本发明相关的单晶硅的第二种制造方法，在用CZ法生长单晶硅时，其特征为：在对所生长的单晶硅晶片进行热氧化处理时，在呈环状生成的OSF的外侧的N区域内，不存在通过Cu淀积可以检测出的缺陷区域以及不存在发生氧气析出的Ni区域，在此区域内生长结晶。
而且，本发明的单晶硅的制造方法，是其是通过切克劳斯基法生长单晶硅，其特征为：逐渐减慢拉制中单晶硅的生长速度，把生长速度控制在OSF环消失后且通过Cu淀积检测出的缺陷区域也消失的临界生长速度、和继续减慢生长速度至不容易发生氧气析出的Ni区域的临界生长速度之间，生长结晶。
依照上述制造方法，在晶片全部进行热氧化处理时，环状地发生OSF的外侧的N区域，可制造在全部晶片内都不存在通过Cu淀积所检测出的缺陷区域、也不存在不容易发生氧气析出的Ni区域的无缺陷单晶硅晶片。因此，可得到氧化膜耐压和易吸除的优良结晶。
在上述制造方法中，将结晶生长时的拉晶速度设定为0.5mm/min以上较理想。
如上所述，若将结晶生长时的拉晶速度设定为0.5mm/min以上，则使本发明的无缺陷区域，特别是形成氧气析出物层的区域的制造尺寸扩大，并能稳定地供给。
如上所述，依照本发明，可稳定得到没有V区域、OSF区域和I区域等任何缺陷区域，且也不会形成Cu淀积处理可以检测出的氧化膜缺陷的具高耐压的电气特性优良的单晶硅晶片。
附图的简单说明
图1是表示本发明的生长速度与结晶缺陷分布的关系的说明图。
图2(a)是表示本发明所使用的装置A的单晶直拉装置的概略图。
图2(b)是表示本发明所使用的装置B的单晶直拉装置的概略图。
图3(a)是表示单晶生长速度与结晶切断位置关系的关系图。
图3(b)是表示各拉起装置的OSF收缩速度的说明图。
图3(c)是表示Cu淀积评价样品的制作方法的说明图。
图4(a)是表示本发明所使用的装置A的单晶直拉装置所生长的单晶延结晶轴方向的WLT图。
图4(b)是表示本发明所使用的装置B的单晶拉起装置所生长的单晶延结晶轴方向的WLT图。
图5是表示通过Cu淀积观察Nv区域的缺陷分布的结果图，
    (a)是Cu淀积的有氧化膜缺陷的区域，
    (b)是没有氧化膜缺陷的Nv区域。
图6是测定Nv区域内的氧化膜耐压水平的结果图，
    (a)是进行Cu淀积的有氧化膜缺陷的区域，
    (b)是没有氧化膜缺陷的Nv区域。
图7是表示以往技术的生长速度与结晶的缺陷分布的说明图。
发明的具体实施方案
以下，对本发明进行详细说明，本发明不仅限于此，在说明之前首先对各用语进行解说。
1)所谓FPD(Flow Pattern Defect)为从生长后的单晶硅棒切出晶片，以氟酸与硝酸的混合液蚀刻表面的变形层并除去之后，用K2Cr2O7与氟酸及水的混合液蚀刻(Secco蚀刻)，而产生坑及波纹图案。将该波纹图案称为FPD，而晶片面内的FPD密度越高则氧化膜耐压的不良越多(参照日本特开平4-192345号公报)。
2)所谓SEPD(Secco Etch Pit Defect)，为在施加与FPD相同的Secco蚀刻(セコエツチング)时，出现的流动图案(flow pattern)称为FPD，而出现流动图案的名称为SEPD。其中，10μm以上的大SEPD(LSEPD)是可能引起错位团，而元器件存在错位团时，则经该错位会泄漏电流，无法发挥作为PN节的功能。
3)所谓LSTD(Laser Scattering Tomography Defect)，为从生长后的单晶硅棒切出晶片，以氟酸与硝酸的混合液蚀刻表面变形层并除去之后，劈开晶片。从该劈开面射入红外光，检测从晶片表面所射出的光，即可检测因存在于晶片内的缺陷所产生的散射光。在此对于所观察的散射体已在学会等报告，被视为氧气析出物(参照Jpn.J.Appl.Phys.Vol.32，P3679，1993)。而且最近的研究中，也有报告称其结果为八面体的空隙(孔)。
4)所谓COP(Crystal Originated Particle)为导致晶片中心部的氧化膜耐压劣化的缺陷，在Secco蚀刻成为FPD的缺陷，在SC-1洗净(依NH4OH∶H2O2∶H2O＝1∶1∶10的混合液的洗净)选择的蚀刻液的作用下，而成为COP。该坑的直径在1μm以下，可用光散射法可进行调查。
5)所谓L/D(Large Dislocation：晶格间错位环的简称)可以认为是由LSEPD、LEPD等引起的错位环缺陷。LSEPD如上所述是指10μm以上的较大的SEPD。而且，LEPD是指如上所述的尖端坑的大小为10μm以上的FPD，也可能引起错位环缺陷。
6)Cu淀积法是指能正确地测定半导体晶片的缺陷位置，提高半导体晶片对于缺陷的检测程度，对于更微细的缺陷也能正确测定的，可以分析晶片的评价法。
具体的晶片评价方法是在晶片表面上形成厚度一定的绝缘膜，破坏在上述晶片的表面形成的缺陷部位上的绝缘膜，在缺陷部位析出(淀积)Cu等的电解物质。即，Cu淀积法是在溶解有Cu离子的液体中，在晶片表面形成的氧化印加电压，让电流流经氧化膜劣化的部位，使得Cu离子成为Cu而被析出的评价法。众所周知在氧化膜容易劣化的部分存有COP等的缺陷。
Cu淀积的晶片的缺陷部位，在聚光灯下或以直接用肉眼分析评价其分布或密度，也可在显微镜下观察，也可使用电子显微镜(TEM)或扫描电子显微镜(SEM)等进行确认。
本发明的发明人等，通过CZ法生长单晶硅，详细调查V区域与I区域的临界周边，发现在V区域与I区域的中间位于OSF环的外侧，EPD、LSTD、COP的数量显著较少，且没有L/D的中性的N区域。
并且，对该N区域进行分类，则有与OSF环的外侧相邻的Nv区域(空孔较多的区域)和与I区域相邻的Ni区域(格子间硅较多的区域)。在Nv区域中，热氧化处理时氧气析出量较多，而在Ni区域，则没有氧气析出。
然而，即使在上述N区域生长的结晶，氧化膜耐压也有不好的，其原因并不明了。因此，本发明人等，通过Cu淀积法详细调查N区域，发现OSF区域外侧的N区域中，析出热处理后容易发生氧气析出的Nv区域的部分区域通过Cu淀积处理检测出的缺陷非常显著。由此，查明了该区域如氧化膜耐压特性的电气特性劣化的原因。
如此，在该OSF外侧的N区域，如果可以将Cu沉积所检测出的没有缺陷的区域扩大至晶片全部，则可得到没有上述各种生长缺陷，且确实提高氧化膜耐压特性等的晶片。
本发明人等进行以下实验后得到生长速度与缺陷分布的关系，并依照该结果来生长单晶棒，评价晶片的氧化膜耐压特性。(实验1)
在图2(A)的装置A和图2(b)的装置B所示的MCZ法直拉装置(施加横磁场)内，装置A在24英寸的石英坩埚中放置150kg多晶硅原料，装置B在26英寸的石英坩埚中放置160kg多晶硅原料，各装置分别拉起直径为8英寸(直径200mm)、晶向为<100>的单晶硅。拉晶时，生长速度控制在0.7mm/min至0.3mm/min的范围且速度从结晶头部到尾部递减。而且，在晶片的氧气浓度为22～23ppma(ASTM’79值)的条件下生长单晶。
并且，如图3(a)和图3(b)所示，从拉起的结晶的头部至尾部延结晶轴方向纵向切断，制作四枚晶片样品。四枚中的三枚是通过WLT(晶片寿命)测定(测定器：SEMILAB WT-85)以及secco蚀刻(セコエツチング)来调查V区域、OSF区域、I区域等各区域的分布状况与FPD、LEP的分布状况，而且通过OSF热处理调查OSF发生状况、确认各区域临界的生长速度。延结晶轴方向纵切而成的一枚样品，如图3(c)所示加工成直径为6英寸的中空形状的晶片，1枚在进行镜面处理后再在晶片表面形成氧化膜，然后实施Cu淀积处理，确认氧化膜缺陷的分布状况。
以下详细叙述该实验的晶片的评价顺序及评价结果。
(1)延结晶轴方向把拉制的单晶切成10cm长的块后，延垂直结晶轴方向纵切，制作四枚约2mm厚度的样品。
(2)上述样品中的第一枚，在晶片热处理炉内进行620℃、两小时、氮气环境等条件下实施热处理，然后进行800℃、4小时(氮气环境下)的热处理，最后进行1000℃、16小时(干氧气环境下)的热处理后加以冷却，通过SEMILAB-85作成晶片寿命(WLT)的图(参照图4(a)、(b))。并且，第二枚进行镜面(ミラ)蚀刻之后进行secco蚀刻，然后观察FPD及LEP的分布。并且第三枚在OSF热处理后进行secco蚀刻，除去氧化膜并确认OSF的分布状况。从上述结果确定V区域、OSF区域、I区域等各区域，调整各临界的生长速度。
用装置A(图2(a))拉制的单晶的各临界生长速度(参照图4(a))如下所示。
V区域/OSF区域临界：0.484mm/min
OSF消失临界：0.472mm/min
Cu淀积缺陷消失临界：O.467mm/min
非析出N(Ni)区域/I区域临界：0.454mm/min
用装置B(图2(b))拉制的单晶的各临界生长速度(参照图4(b))如下所示。
V区域/OSF区域临界：0.596mm/min
OSF消失临界：0.587mm/min
Cu淀积缺陷消失临界：0.566mm/min
析出N(Ni)区域/Ni区域临界：0.526mm/min
Ni区域/I区域临界：0.510mm/min
(3)延上述(1)的单晶棒的结晶轴方向纵切而成的样品，(参照图3(c))加工成1枚直径为6英寸的中空形状的晶片，进行镜面处理后再在晶片表面形成氧化膜，然后实施Cu淀积处理，确认氧化膜缺陷的分布状况。
评价条件如下所述。
1)氧化膜：25nm；2)电解强度：6MV/cm；3)电压施加时间：5分钟。
图5所时为通过Cu淀积的方法评价Nv区域的结果图。
图5(a)是Cu淀积所发生氧化膜缺陷区域的缺陷分布，(b)是Cu淀积未发生氧化膜缺陷的Nv区域的缺陷分布。
图6(a)是Cu淀积发生氧化膜缺陷的Nv区域的氧化膜耐压的评价结果，图(b)是Cu淀积未发生氧化膜缺陷的Nv区域的氧化膜耐压的评价结果。
由以上结果确认，存在于OSF外侧的N区域的内容易发生氧气析出的NV区域中，通过容易发生氧化膜缺陷的Cu淀积检测到缺陷区域的存在。在该区域中，即使是Nv区域氧化膜耐压并并不良好。另一方面，即使是相同Nv区域，通过Cu淀积未检测出缺陷区域的Nv区域，氧化膜耐压可以满足。(实验2)
以下依据上述结果，使用装置B(图2(b))控制生长速度以期得到Cu淀积不产生缺陷区域(Dn区域)且不包含不易发生氧气析出的Ni区域的位于OSF外侧的N区域，把拉制的结晶加工成晶面状晶片，进行氧化膜耐压特性的评价。
并且，C-模式测定条件如下所示。
1)氧化膜：25nm；2)测定电极：磷掺杂聚硅；3)电极面积：8mm2；4)判定电极：1mA/cm2
结果，氧化膜耐压水平100％是良品率。
本发明人等是依据在以上的实验结果的发现加以专心检讨，而想到本发明。
本发明的第一种单晶硅的制造方法，其特征为：对所生长的单晶硅晶片进行热氧化处理时环状地发生OSF的外侧的N区域，在未存在有通过Cu淀积所检测的缺陷区域的无缺陷区域内生长结晶。
依据图1说明该方法，把拉晶速度控制在OSF环消失后且Cu淀积所检测的缺陷区域也消失的临界生长速度、和再降低生长速度致使发生晶格间错位环的临界生长速度之间，来生长结晶。
通过上述方法所生长的单晶棒切出的晶片，对晶片全部进行热氧化处理时环状地发生OSF的外侧的N区域，完全不存在Cu淀积检测出的缺陷区域，是无缺陷单晶硅晶片。
而且，第2种制造方法，其特征为：在所生长的单晶硅晶片进行热氧化处理时环状发生OSF的外侧的N区域中，Cu淀积所检测出的缺陷区域以及不易发生氧气析出的Ni区域都不存在的区域内生长结晶。
依据图1说明该方法，把拉晶速度控制在OSF环消失后且Cu淀积所检测的缺陷区域也消灭的临界生长速度、和继续减慢生长速度至不易发生氧气析出的Ni区域的临界生长速度之间，来生长结晶。
通过该制造方法所生长的单晶棒制作的晶片，在晶片全面进行热氧化处理时环状地发生OSF的外侧的N区域中，可制造在晶片全面内Cu淀积所检测出的缺陷区域以及不容易发生氧气析出的Ni区域都不存在的无缺陷单晶硅晶片。
该晶片不包含不易发生氧气析出的Ni区域，且均为Nv区域，因而在无缺陷区域中在氮气及干氧气环境下进行热处理时，氧气析出物层在体(バルク)内形成。因此，从该区域所制作的单晶硅晶片不但氧化膜耐压等性能良好，而且具有优良的吸处(gettering)能力。
而且制作本发明制品时，若使用0.5mm/min以上的生长速度且具有可急速冷却装置的CZ直拉装置拉制硅单晶，则本发明的无缺陷区域，特别是形成有氧气析出物层的区域(Dv-Dn)更为扩大，且可维持制造的稳定性。
而且，在结晶中心部的结晶因固熔液界面延轴方向的温度梯度Ge较小制造本发明相关的无缺陷区域时，使用生长速度不超过0.5mm/min的CZ法直拉装置的时候，因本发明制品的原料硅单晶的生长速度的下限0.02mm/min，而无法容易地量产。当Gc较大制造本发明的无缺陷区域时，CZ法拉晶装置的生长速度超过0.5mm/min的场合，本发明品的原料硅单晶的生长速度的下限为0.02mm/min，可达成最大约0.05mm/min。特别是如上所述以大于0.5mm/min的生长速度来生长本发明相关的晶体时，在氮气及干氧气环境中进行的热处理后，可知在表体中形成的氧气析出物层区域的生长速度界限很容易地扩大。
最后，以图2(a)(b)为例对本发明所使用的CZ法拉单晶装置进行说明。如图2(a)所示，该单晶拉制装置30由拉晶室31、配置于拉晶室31中的坩埚32、配置于坩埚32周围的加热器34、旋转坩埚32的坩埚保持轴33及其旋转机构(未图示)、挟持硅籽晶的籽晶夹头6、拉起籽晶夹头6的钢线7、以及旋转或卷取钢线7的卷取机构(未图标)所构成。坩埚32在收容其内侧硅熔体的一侧设有石英坩埚，而在其外侧设有石墨坩埚。而且，在加热器34的外侧周围配置有隔热材料35。
并且，为了设定与本发明的制造方法相关的制造条件，设置环形的石墨筒(遮热板)9。且如图2(b)所示，在结晶的固熔液界面4的外周设置环状的外侧隔热材料10。该外侧隔热材料10的下端与硅熔体2的液面3之间相隔2～20cm。且设置有即可喷出冷却气体又可遮挡辐射热对单晶进行冷却的筒状冷却装置。
并且，近来也经常用在拉晶31的水平方向外侧设置未图示的磁石，通过施加与硅熔体呈水平方向或垂直方向等的磁场，抑制熔体对流，使单晶稳定生长的所谓MCZ法。
以下，对通过上述单晶拉制装置30生长单晶的方法进行详细说明。
首先，在坩埚32内将高纯度多晶硅原料加热至熔点(约1420℃)以上进行熔解。接着，通过卷动钢线7使籽晶的前端接触或浸渍于熔体2的表面中心位置。然后，让坩埚保持轴33作适当旋转，同时一边旋转钢线7一边拉起籽晶开始生长单晶。之后，通过适当调整拉晶速度与温度，即可得到类圆柱形状的单晶棒1。
此时，在本发明中，为了达成本发明的目的特别重要的是，如图2(a)或图2(b)所示，在拉晶室31的固熔界面之上的单晶棒1中的液状部分的外周空间，设置环状石墨筒(遮热板)9或外侧隔热材料10。
也就是说，为了控制该炉内温度，如图2(b)所示，将外侧隔热材料10设置在拉起室31之内，将其下端与固熔界面的间隔设成2～20cm即可。如此，则结晶中心部分的温度梯度Gc〔℃/cm〕与结晶周边部分的温度梯度Ge的差变小，例如控制炉内温度使结晶周边的温度梯度比结晶中心低。
该外侧隔热材料10在石墨筒12的外侧，在石墨筒12的内侧设置隔热筒11。且石墨筒12的上面连接设置有金属筒13，冷却媒体流经其上方强制冷却。
将如上所述的单晶硅的制造方法所制造的单晶硅切割得到的单晶硅晶片，在进行热氧化处理时环状发生的OSF的外侧的N区域，不存在通过Cu淀积所检测出的缺陷区域，是无缺陷晶片。或是在对晶片全面进行热氧化处理时环状发生的OSF外侧的N区域，既不存在通过Cu淀积所检测出的缺陷区域，也不存在不容易发生氧气析出的Ni区域，是无缺陷晶片。
并且，本发明不仅限于上述方案。上述实施方案只是范例，具有实质上与本发明权力要求范围所述的技术思想相同的构成，且能发挥相同作用效果的，均应被包含在本发明的技术范围之内。
例如，在上述实施方案中，以培育直径8英寸的单晶硅的情形为例进行说明，但是本发明不仅限于此，也适用于直径10～16英寸或以上的单晶硅。而且，当然本发明也适用于对熔体施加水平磁场、垂直磁场、尖头(ガスプ)磁场等生长硅单晶的所谓MCZ法。

Claims (7)

1.一种单晶硅晶片，其是通过切克劳斯基(cz)法生长的单晶硅晶片，其特征为：在全晶片内进行热氧化处理时，环状地发生OSF的外侧的N区域，不存在通过Cu淀积所检测出的缺陷区域。
2.一种单晶硅晶片，其是通过切克劳斯基法生长的单晶硅晶片，其特征为：在全晶片内进行热氧化处理时，环状地发生OSF的外侧的N区域，通过Cu淀积所检测的缺陷区域和不容易发生氧气析出的Ni区域都不存在。
3.一种单晶硅的制造方法，其是通过切克劳斯基法生长单晶硅，其特征为：在所生长的单晶硅晶片进行热氧化处理时环状地发生OSF的外侧的N区域中、不存在通过Cu淀积所检测出的缺陷区域的无缺陷区域内生长结晶者。
4.一种单晶硅的制造方法，其是通过切克劳斯基法生长单晶硅，其特征为：逐渐减慢拉制单晶硅的生长速度时，把拉晶速度控制在OSF环消失后、且通过Cu淀积所检测的缺陷区域消失的临界生长速度、和继续减慢生长速度发生晶格间错位环的临界生长速度之间，生长结晶。
5.一种单晶硅的制造方法，其是通过切克劳斯基法生长单晶硅，其特征为：在对所生长的单晶硅晶片进行热氧化处理时环状发生OSF的外侧的N区域中的，通过Cu淀积所检测出的缺陷区域和不容易发生氧气析出的Ni区域都不存在的区域内生长结晶。
6.一种单晶硅的制造方法，其是通过切克劳斯基法生长单晶硅，其特征为：渐渐减慢拉制单晶硅的生长速度时，把拉晶速度控制在OSF环消失后且通过Cu淀积所检测出的缺陷区域也消失的临界的生长速度、和继续减慢生长速到不容易发生氧气析出的Ni区域的临界生长速度之间，生长结晶。
7.如权利要求3至6中任一项所述的单晶硅的制造方法，上述结晶生长时的拉制速度大于0.5mm/min。
CNB018057411A 2000-12-28 2001-12-26 单晶硅晶片及单晶硅的制造方法 Expired - Lifetime CN1296529C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000403127A JP3994665B2 (ja) 2000-12-28 2000-12-28 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP403127/00 2000-12-28
JP403127/2000 2000-12-28

Publications (2)

Publication Number Publication Date
CN1406292A true CN1406292A (zh) 2003-03-26
CN1296529C CN1296529C (zh) 2007-01-24

Family

ID=18867301

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018057411A Expired - Lifetime CN1296529C (zh) 2000-12-28 2001-12-26 单晶硅晶片及单晶硅的制造方法

Country Status (7)

Country Link
US (1) US6913646B2 (zh)
EP (1) EP1347083B1 (zh)
JP (1) JP3994665B2 (zh)
KR (1) KR100838350B1 (zh)
CN (1) CN1296529C (zh)
TW (1) TWI252264B (zh)
WO (1) WO2002053812A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
CN103429798A (zh) * 2011-03-08 2013-12-04 信越半导体股份有限公司 单晶硅晶片
CN104995340A (zh) * 2013-02-22 2015-10-21 信越半导体株式会社 单晶硅棒的制造方法
CN108140593A (zh) * 2015-11-17 2018-06-08 信越半导体株式会社 缺陷区域的判定方法
CN108441940A (zh) * 2013-01-08 2018-08-24 Lg矽得荣株式会社 硅单晶晶片、其制造方法以及检测缺陷的方法
CN109661720A (zh) * 2016-09-07 2019-04-19 信越半导体株式会社 结晶缺陷评价方法
CN111074352A (zh) * 2019-12-19 2020-04-28 西安奕斯伟硅片技术有限公司 晶圆处理方法及装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179330B2 (en) * 2002-04-24 2007-02-20 Shin-Etsu Handotai Co., Ltd. Method of manufacturing silicon single crystal, silicon single crystal and silicon wafer
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
US7129123B2 (en) 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
TW200428637A (en) 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP2004265904A (ja) * 2003-01-23 2004-09-24 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びその製造方法
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
JP4151474B2 (ja) 2003-05-13 2008-09-17 信越半導体株式会社 単結晶の製造方法及び単結晶
JP4193610B2 (ja) * 2003-06-27 2008-12-10 信越半導体株式会社 単結晶の製造方法
JP2005015312A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
JP4407192B2 (ja) * 2003-07-29 2010-02-03 信越半導体株式会社 単結晶の製造方法
JP4293188B2 (ja) * 2003-08-20 2009-07-08 信越半導体株式会社 単結晶の製造方法及びシリコン単結晶ウエーハ
JP2005097049A (ja) * 2003-09-25 2005-04-14 Toshiba Corp シリコン単結晶の製造方法
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
WO2005073439A1 (ja) * 2004-02-02 2005-08-11 Shin-Etsu Handotai Co., Ltd. シリコン単結晶及びシリコンウェーハ及びそれらの製造装置並びに製造方法
US20070098905A1 (en) * 2004-06-17 2007-05-03 Electricite De France Service National Method for preparing metal oxide layers
JP5183874B2 (ja) * 2004-12-28 2013-04-17 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP4631660B2 (ja) 2005-11-11 2011-02-16 トヨタ自動車株式会社 ブレーキ制御装置
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
CN101400834B (zh) 2007-05-30 2012-06-27 胜高股份有限公司 硅单晶提拉装置
KR20090034534A (ko) 2007-10-04 2009-04-08 주식회사 실트론 극저결함 반도체 단결정의 제조방법 및 그 제조 장치
JP5151628B2 (ja) * 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
US8771415B2 (en) 2008-10-27 2014-07-08 Sumco Corporation Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer
WO2010088046A1 (en) * 2009-01-30 2010-08-05 Bp Corporation North America Inc. Seed layers and process of manufacturing seed layers
JP5440564B2 (ja) * 2011-07-14 2014-03-12 信越半導体株式会社 結晶欠陥の検出方法
KR101525657B1 (ko) * 2013-01-08 2015-06-03 주식회사 엘지실트론 실리콘 단결정 웨이퍼 및 그 제조 방법
JP6119680B2 (ja) 2014-06-25 2017-04-26 信越半導体株式会社 半導体基板の欠陥領域の評価方法
JP2018030765A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
JP6627800B2 (ja) * 2017-02-21 2020-01-08 信越半導体株式会社 シリコン単結晶ウエハの欠陥領域判定方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3611973C2 (de) * 1986-04-09 1994-04-14 Rexroth Mannesmann Gmbh Nebenschlußventil
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
DE69831618T2 (de) * 1997-04-09 2006-06-29 Memc Electronic Materials, Inc. Freistellenbeherrschendes Silizium mit niedriger Fehlerdichte
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JPH11236293A (ja) 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ
EP1035234A4 (en) * 1997-08-26 2003-05-28 Sumitomo Mitsubishi Silicon HIGH QUALITY SINGLE SILICON CRYSTAL AND MANUFACTURING METHOD
JP3747123B2 (ja) * 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
WO2003004734A1 (en) 2000-11-03 2003-01-16 Memc Electronic Materials, Inc. Method for the production of low defect density silicon

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
CN103429798A (zh) * 2011-03-08 2013-12-04 信越半导体股份有限公司 单晶硅晶片
CN106192000A (zh) * 2011-03-08 2016-12-07 信越半导体股份有限公司 单晶硅晶片
CN108441940A (zh) * 2013-01-08 2018-08-24 Lg矽得荣株式会社 硅单晶晶片、其制造方法以及检测缺陷的方法
CN104995340A (zh) * 2013-02-22 2015-10-21 信越半导体株式会社 单晶硅棒的制造方法
US9777394B2 (en) 2013-02-22 2017-10-03 Shin-Etsu Handotai Co., Ltd. Method of producing silicon single crystal ingot
CN108140593A (zh) * 2015-11-17 2018-06-08 信越半导体株式会社 缺陷区域的判定方法
CN108140593B (zh) * 2015-11-17 2022-03-22 信越半导体株式会社 缺陷区域的判定方法
CN109661720A (zh) * 2016-09-07 2019-04-19 信越半导体株式会社 结晶缺陷评价方法
CN109661720B (zh) * 2016-09-07 2023-05-26 信越半导体株式会社 结晶缺陷评价方法
CN111074352A (zh) * 2019-12-19 2020-04-28 西安奕斯伟硅片技术有限公司 晶圆处理方法及装置

Also Published As

Publication number Publication date
EP1347083A1 (en) 2003-09-24
CN1296529C (zh) 2007-01-24
KR20020081370A (ko) 2002-10-26
EP1347083B1 (en) 2013-09-18
JP2002201093A (ja) 2002-07-16
KR100838350B1 (ko) 2008-06-13
TWI252264B (en) 2006-04-01
US20030116082A1 (en) 2003-06-26
JP3994665B2 (ja) 2007-10-24
EP1347083A4 (en) 2008-04-16
WO2002053812A1 (fr) 2002-07-11
US6913646B2 (en) 2005-07-05

Similar Documents

Publication Publication Date Title
CN1296529C (zh) 单晶硅晶片及单晶硅的制造方法
US6190452B1 (en) Silicon single crystal wafer and method for producing it
JP3624827B2 (ja) シリコン単結晶の製造方法
CN100342503C (zh) 退火晶片及退火晶片的制造方法
EP0909840B1 (en) Method for producing a silicon single crystal having few crystal defects, and a silicon single crystal and silicon wafers produced by the method
CN1591781A (zh) 硅晶片及其制造方法
CN1304647C (zh) 单晶硅晶片及外延片以及单晶硅的制造方法
JP4650520B2 (ja) シリコン単結晶の製造装置及び製造方法
CN1668786A (zh) 外延生长用硅晶片及外延晶片及其制造方法
JP2004153081A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP4150167B2 (ja) シリコン単結晶の製造方法
JP2003321297A (ja) シリコン単結晶の製造方法及びシリコン単結晶ウェーハ
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP2004265903A (ja) Ｓｏｉウエーハ及びその製造方法
CN1723563A (zh) Soi晶片及其制造方法
JP2005298223A (ja) シリコン単結晶育成方法
WO2000031326A1 (fr) Silicium monocristallin et production d&#39;une tranche de silicium monocristallin

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070124