KR101525657B1 - 실리콘 단결정 웨이퍼 및 그 제조 방법 - Google Patents

실리콘 단결정 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR101525657B1
KR101525657B1 KR1020130001876A KR20130001876A KR101525657B1 KR 101525657 B1 KR101525657 B1 KR 101525657B1 KR 1020130001876 A KR1020130001876 A KR 1020130001876A KR 20130001876 A KR20130001876 A KR 20130001876A KR 101525657 B1 KR101525657 B1 KR 101525657B1
Authority
KR
South Korea
Prior art keywords
region
solution
defect
single crystal
detected
Prior art date
Application number
KR1020130001876A
Other languages
English (en)
Other versions
KR20140089885A (ko
Inventor
심우영
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020130001876A priority Critical patent/KR101525657B1/ko
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to CN201380069725.XA priority patent/CN104919570B/zh
Priority to CN201810193525.XA priority patent/CN108441940A/zh
Priority to PCT/KR2013/008314 priority patent/WO2014109453A1/en
Priority to JP2015552561A priority patent/JP6266653B2/ja
Priority to EP13870795.5A priority patent/EP2943974B1/en
Priority to US14/028,063 priority patent/US9406528B2/en
Priority to TW102133726A priority patent/TWI559422B/zh
Publication of KR20140089885A publication Critical patent/KR20140089885A/ko
Application granted granted Critical
Publication of KR101525657B1 publication Critical patent/KR101525657B1/ko
Priority to US15/198,770 priority patent/US9917022B2/en
Priority to JP2017243908A priority patent/JP6568924B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실리콘 단결정 웨이퍼는, Cu 기반에서 결함이 검출되지 않는 IDP 영역은 Ni 기반에서 결함이 검출되는 NiG 영역과 결함이 검출되지 않는 NIDP 영역으로 구분된다.

Description

실리콘 단결정 웨이퍼 및 그 제조 방법{Silicon single crystal wafer and method thereof}
실시예는 실리콘 단결정 웨이퍼 및 그 제조 방법에 관한 것이다.
실리콘 단결정 웨이퍼는 고집적이 요구되는 반도체 소자에 널리 사용된다. 이러한 반도체 소자의 수율을 좋게 하기 위해서는 실리콘 단결정 웨이퍼가 우수한 막질을 가져야 한다.
실리콘 단결정 웨이퍼는 통상적으로 초클라스키법(이하 CZ법이라 함)을 이용하여 실리콘 잉곳(ingot)을 성장한 후, 실리콘 잉곳을 절취하여 얻어진 다수의 매 중 하나이다.
실리콘 잉곳은 인상 속도(V)와 온도 구배(G)의 관계를 조절하여 성장된다. 인상 속도(V)는 실리콘 잉곳이 성장되는 속도를 의미하고, 온도 구배(G)는 결정 중의 고액 계면 부근의 온도를 의미한다.
대량 반도체 소자를 얻기 위해서는 실리콘 단결정 웨이퍼의 직경이 커야 하고, 이를 위해서는 실리콘 잉곳의 직경이 커야 한다.
실리콘 잉곳의 직경이 클수록, 인상 속도/온도 구배(G)의 조절이 어렵게 되어, 실리콘 잉곳에 다양한 결함, 예컨대 FPD, LSTD, COP 등이 발생되고, 이러한 결함은 반도체 소자의 수율을 악화시킬 수도 있다.
이들 결함을 설명하기 앞서, 실리콘 단결정 웨이퍼에 취입되는 베이컨시(Vacancy, 이하 V라 함)라 불리는 공공형 점결함과 인터스티셜(Interstitial, 이하 I라 함)이라 불리는 격자간형 실리콘 점결함의 각각의 취입 농도를 결정하는 인자에 대하여 설명한다.
실리 단결정 웨이퍼에 있어서, V-rich 영역이란 V, 즉 실리콘 원자의 부족으로 인해 발생하는 구멍과 같은 것이 많은 영역을 의미하고, I-rich 영역이란 실리콘 원자가 여분으로 존재함으로써 발생하는 전위나 여분 실리콘 원자의 덩어리가 많은 영역을 의미한다.
V-rich 영역과 I-rich 영역 사이에는 원자의 부족이나 여분이 없거나 적은 뉴트럴 영역, 예컨대 N 영역이 존재하게 된다.
앞서 언급된 FPD, LSTD, COP 등의 결함은 V나 I가 과포화된 상태일 때에 발생하는 것으로, 다소의 원자의 편향이 있더라도, 과포화 이하라면 이러한 결함이 존재하지 않게 된다.
V에 의한 점결함과 I에 의한 점결함의 농도는 CZ법에서의 인상속도(V)와 온도 구배(G)와의 관계로 결정되며, V-rich 영역과 I-rich 영역의 경계 부근에는 OSF(Oxidation Induced Stacking Fault)라 불리는 결함이 결정 성장축에 대한 수직방향의 단면에서 봤을 때, 링 형상으로 분포(이하, OSF 링이라 함)된다. 이들 결정 성장에 기인한 결함에 대해서는 예를 들어, 일본특허공개공보2002-211093호에 상세하게 기재되어 있다.
일본특허공개공보 2002-211093호에 따르면, N 영역은 다시 V가 우세한 Nv 영역과 I가 우세한 Ni 영역으로 분류된다.
Nv 영역에서는 열처리했을 때에 산소 석출물(이하, BMD(Bulk Micro Defect)라고 함)이 많이 발생하고, Ni 영역에서는 산소 석출물이 거의 없다. 이러한 경우, Ni 영역에서는 열처리하여도 산소 석출물이 거의 발생하지 않는, 다시 말해 BMD의 밀도가 작으며, 디바이스 공정 중에 오염이 발생한 경우에 그 오염을 게터링(gettering)할 능력이 약하다는 문제가 있다.
실시예는 순수 무결점인 실리콘 단결정 웨이퍼를 제공한다.
실시예는 실리콘 단결정 웨이퍼를 제조하기 위한 방법을 제공한다.
실시예에 따르면, 실리콘 단결정 웨이퍼는, Cu 기반에서 결함이 검출되지 않는 IDP 영역은 Ni 기반에서 결함이 검출되는 NiG 영역과 결함이 검출되지 않는 NIDP 영역으로 구분된다.
실시예에 따르면, 실리콘 단결정 웨이퍼는, 제1 인상 속도를 갖는 제1 영역; 상기 제1 인상 속도보다 큰 제2 인상 속도를 갖는 제2 영역; 및 상기 제2 인상 속도보다 큰 제3 인상 속도를 갖는 제3 영역을 포함한다. 상기 제2 영역은 Ni 기반에서 결함이 검출되지만, Cu 기반에서 결함이 검출되지 않는 영역이다.
실시예에 따르면, 실리콘 단결정 웨이퍼는, Cu 기반에서 결함이 검출되는 VDP 영역; 상기 VDP 영역에 인접하여 상기 Cu 기반과 Ni 기반 모두에서 결함이 검출되지 않는 NIDP 영역; 및 상기 VDP 영역과 상기 NIDP 영역 사이에 위치되며, 상기 Cu 기반에서 결함이 검출되지 않지만 상기 Ni 기반에서 결함이 검출되는NiG 영역을 포함한다.
실시예에 따르면, 실리콘 단결정 웨이퍼의 제조 방법은, Ni 기반에서 결함이 검출되지 않는 NIDP 영역으로 형성된다.
실시예는 Cu 기반에서 찾지 못하는 결함을 Ni 기반에서 찾을 수 있는 결함 검출 방법을 이용함으로써, 순수 무결점의 실리콘 단결정 웨이퍼를 얻을 수 있다.
실시예는 Ni 기반의 결함 검출 방법을 이용하여 순수 무결점의 실리콘 잉곳이나 실리콘 단결정 웨이퍼를 제조할 수 있다.
도 1은 실시예에 따른 실리콘 단결정 웨이퍼의 결함 검출 방법을 도시한 순서도이다.
도 2는 2단계 열처리를 보여주는 도면이다.
도 3은 금속 석출물을 보여주는 도면이다.
도 4는 식각에 의해 형성된 돌기를 보여주는 도면이다.
도 5는 Ni 오염 농도에 따른 결함 잔상을 보여주는 도면이다.
도 6a는 Cu 오염을 이용한 경우의 실리콘 단결정 웨이퍼의 표면 상태를 보여준다.
도 6b는 Ni 오염을 이용한 경우의 실리콘 단결정 웨이퍼의 표면 상태를 보여준다.
도 7은 2단계 열처리의 최적 조건에 대한 실험 결과를 보여준다.
도 8a 내지 도 8c는 Cu 기반에서 산소 농도에 따른 결함의 분포를 보여주는 도면이다.
도 9a 내지 도 9c는 Ni 기반에서 산소 농도에 따른 결함의 분포를 보여주는 도면이다.
도 10a는 Cu 기반의 결함 검출에 의한 실리콘 단결정 웨이퍼에 정의된 영역 구분을 도시한다.
도 10b는 실시에에 따른 Ni 기반의 결함 검출에 의한 실리콘 단결정 웨이퍼에 정의된 영역 구분을 도시한다.
도 11은 실시예에 따른 실리콘 잉곳의 성장 방향에 따른 영역 구분을 도시한다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
실시예를 설명하기 전에, Cu 디포지션(deposition)법에 대해 간략히 설명한다. Cu 디포지션법은 한국특허등록 10-0838350에 개시되어 있다.
Cu 디포지션법은 웨이퍼 표면 상에 절연막을 형성시키고, 웨이퍼의 표면 근처에 형성된 결함부위 상의 절연막을 파괴하여 결함 부위에 Cu의 전해 물질을 석출시킨다. 따라서, Cu 디포지션법에 의해 기존에 찾기 어려운 결함을 찾을 수 있다. 즉, 기존에 열처리에 의해서도 찾기 어려운 결함을 Cu 디포지셔법에 의해 찾아질 수 있다.
하지만, Cu 디포지션법은 여전히 Nv 영역에서만 결함을 찾을 수 있을 뿐이다. 즉, Ni 영역에는 기존의 방법으로 발견할 수 없는 결함이 존재할 수 있지만, 이러한 결함은 기존의 검촐 방법으로는 발견할 수 없다.
실시예는 실리콘 단결정 웨이퍼의 IDP(Cu 디포지션법에서의 Ni에 해당함)에서 결함을 찾을 수 있는 새로운 결함 검출 방법을 제공한다.
결함 검출 방법
도 1은 실시예에 따른 실리콘 단결정 웨이퍼의 결함 검출 방법을 도시한 순서도이다.
실시예에서 사용된 실리콘 단결정 웨이퍼는 CZ법에서 성장된 실리콘 잉곳에서 절취될 수 있지만, 이에 대해서는 한정하지 않는다.
실리콘 단결정 웨이퍼가 Ni 와 같은 금속 용액으로 코팅될 수 있다(S 101). 코팅 방법은 스핀 코팅(spin coating)법이나 디핑(dipping)법이 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
Ni이 실리콘 단결정 웨이퍼에 코팅되면, Ni 용액이 실리콘 단결정 웨이퍼에 확산되고, 산소 석출물(oxygen precipitates) 과 반응 또는 결함하여 금속 석출물(metal precipitates)이 형성될 수 있다.
Ni의 농도는 적어도 1E13atom/cm2 이상일 수 있지만, 이에 대해서는 한정하지 않는다.
Ni은 기존의 Cu에 의해 게터링(gettering)되지 않는 미세한 석출물이 게터링될 수 있으므로, Cu보다 결함 검출 능력이 더 탁월할 수 있다.
예컨대, 상기 실리콘 단결정 웨이퍼가 Ni에 의해 결함이 발견되지 않는 경우, 상기 실리콘 단결정 웨이퍼는 보다 Cu에 의해 검출 방법에 비해 더욱 결함이 없음이 확인될 수 있다. 따라서, 실시예에 따른 검출 방법에 의해 보다 미세한 결함도 찾을 수 있을 뿐만 아니라, 이러한 검출 방법을 토대로 보다 결함이 없는 양질의 실리콘 잉곳의 성장을 통한 실리콘 단결정 웨이퍼를 제조할 수 있다.
아울러, 이러한 무결함의 실리콘 단결정 웨이퍼를 이용하여 보다 고정세의 반도체 소자의 제조가 가능하다.
산소 농도[Oi]가 임계값 이상인지 파악한다(S 103). 임계값은 8ppma로 설정될 수 있지만, 이에 대해서는 한정하지 않는다.
산소 농도[Oi]가 임계값 이상이면, 제1 단계 열처리가 수행될 수 있다(S 105). 상기 제1 단계 열처리는 금속 석출물의 핵을 만드는 역할을 할 수 있다.
예컨대, 상기 제1 단계 열처리는 870℃의 열처리 온도에서 4시간 동안 수행될 수 있다. 이러한 제1 단계 열처리에 의해 금속 석출물의 핵이 형성될 수 있다. 이러한 금속 석출물의 핵은 후공정의 제2 단계 열처리에 의한 금속 석출물의 핵의 성장을 위한 시드(seed)로 사용될 수 있다.
상기 제1 단계 열처리에 의해 금속 석출물의 핵이 형성되면, 제2 단계 열처리가 수행될 수 있다(S 107). 상기 제2 단계 열처리는 금속 석출물의 핵을 시드로 하여 금속 석출물의 사이즈가 증가되도록 금속 석출물의 핵을 성장시키는 역할을 할 수 있다. 상기 제2 단계 열처리에 의해 상기 금속 석출물의 핵을 중심으로 사방으로 성장될 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 제2 단계 열처리는 1000℃의 열처리 온도에서 1시간 내지 3시간 동안 수행될 수 있다.
도 2에 도시한 바와 같이, 제1 단계 열처리(S 105)에 의해 금속 석출물의 핵이 형성되고, 제2 단계 열처리(S 107)에 의해 금속 석출물의 핵을 시드로 하여 금속 석출물의 핵이 성장되므로, 궁극적으로 금속 석출물의 사이즈가 확장될 수 있다.
금속 석출물의 사이즈가 증가될수록 나중에 설명할 확인 공정에서 금속 석출물의 검출 확률이 높아질 수 있다.
한편, 산소 농도[Oi]가 너무 적으면, Ni 오염에 의한 금속 석출물 검출이 용이하지 않을 수 있다.
이러한 경우, 추가 열처리가 수행될 수 있다(S 113). 추가 열처리는 800℃의 열처리 온도에서 4시간 동안 수행될 수 있다.
추가 열처리는 금속 석출물의 사이즈를 확장시켜주는 역할을 할 수 있다.
추가 열처리에 의해 산소 농도[Oi]가 너무 적더라도 금속 석출물의 사이즈를 확장되고, 이와 같이 확장된 금속 석출물이 S 105 및 S 107에 의해 2 단계 열처리, 즉 제1 단계 열처리 및 제2 단계 열처리에 의해 추가적으로 확장될 수 있다.
실시예에 따른 실리콘 단결정 웨이퍼의 결함 검출 방법에서, 산소 농도[Oi]가 적은 경우라도 산소 농도[Oi]가 많은 경우와 유사하게 보다 정밀하게 결함을 검출할 수 있다.
이어서, 상기 실리콘 단결정 웨이퍼를 대상으로 식각 공정이 수행될 수 있다(S 109). 상기 식각 공정은 습식 식각 공정일 수 있다. 식각 용액으로는 질산(HNO3)와 불산(HF)의 혼합이 사용될 수 있지만, 이에 대해서는 한정하지 않는다. S 109에 의한 식각 공정은 결함을 보다 용이하게 검출하기 위한 것으로서, 금속 석출물의 농도와 사이즈가 임계치 이상인 경우, S 109에 의한 식각 공정은 생략될 수 있다.
도 3에 도시한 바와 같이, S 101 내지 S 107에 의한 공정에 의해 실리콘 단결정 웨이퍼(10)의 표면에 금속 석출물(13)이 형성될 수 있다.
도 4에 도시한 바와 같이, S 109에 의한 식각 공정에 의해 금속 석출물(13)을 제외한 실리콘 단결정 웨이퍼(10)의 표면이 식각될 수 있다. 이러한 경우, 금속 석출물(13) 아래에 원추형의 돌기(16)가 형성될 수 있다.
즉, 금속 석출물(13) 아래에 돌기(16)가 형성되고 금속 석출물(13)을 제외한 실리콘 단결정 웨이퍼(10)의 표면이 식각될 수 있다. 이러한 경우, 실리콘 단결정 웨이퍼의 표면이 금속 석출물(13)이 존재하는 영역과 그렇지 않은 영역 사이에 단차가 발생되고, 이러한 단차에 의해 검출 장치(미도시)의 광의 경로가 달라지게 되므로, 검출 장치에서 생성된 이미지에 광 경로의 차이로 인해 금속 석출물(13)이 보다 명확하게 보여질 수 있으므로, 금속 석출물(13)의 검출이 보다 용이할 수 있다.
도 5에 도시한 바와 같이, Ni 농도가 1E11atom/cm2 이거나 1E12atom/cm2 인 경우, 열처리시의 온도와 시간을 가변하더라도 금속 석출물이 검출되지 않음을 알 수 있다.
이에 반해, Ni 농도가 1E13atom/cm2 인 경우, 금속 석출물이 검출될 수 있다. 따라서, Ni 농도는 적어도 1E13atom/cm2 이상인 것이 바람직하다.
도 6a는 Cu 오염을 이용한 경우의 실리콘 단결정 웨이퍼의 표면 상태를 보여주고, 도 6b는 Ni 오염을 이용한 경우의 실리콘 단결정 웨이퍼의 표면 상태를 보여준다.
도 6a에 도시한 바와 같이, Cu 오염을 이용한 경우, 실리콘 단결정 웨이퍼는 결함 잔상(haze)을 보여주지 못하고 있다.
이에 반해, 도 6b에 도시한 바와 같이, Ni 오염을 이용한 경우, 실리콘 단결정 웨이퍼는 명확하게 결함 잔상을 보여주고 있다.
따라서, 실시예에 따른 실리콘 단결정 웨이퍼의 결함 검출 방법은 Cu를 이용한 검출 방법에서 검출하지 못하는 결함을 찾아줄 수 있다.
도 7은 2단계 열처리의 최적 조건에 대한 실험 결과를 보여준다.
도 7에 도시한 바와 같이, 제1 단계 열처리에서 열처리 온도는 870℃로 고정하는 한편, 열처리 시간은 2시간, 3시간 및 4시간으로 가변하였다. 제2 단계 열처리에서 열처리 온도는 1000℃로 고정하는 한편, 열처리 시간은 1시간, 2시간 3시간으로 가였다.
샘플 3 및 샘플 4에서는 결함 잔상이 잘 드러나지 않고 있다. 이에 반해, 제1 및 제2 샘플에서는 결함 잔상이 잘 드러나고 있다.
따라서, 실시예에 따른 실리콘 단결정 웨이퍼의 결함 검출 방법에 있어서, 870℃의 열처리 온도와 4시간의 열처리 시간을 갖는 제1 단계 열처리와 1000℃의 열처리 온도와 1시간 내지 3시간의 열처리 시간에서 결함 잔상이 양호함을 알 수 있다.
식각 공정이 완료된 실리콘 단결정 웨이퍼를 바탕으로 금속 석출물을 확인하는 공정이 수행될 수 있다(S 111).
상기 금속 석출물은 예컨대, 카메라에 의해 취득된 영상 이미지로부터 확인될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 금속 석출물은 예컨대, 광학 현미경에 의해 확인될 수도 있지만, 이에 대해서는 한정하지 않는다.
도 8a 내지 도 8c는 Cu 기반에서 산소 농도에 따른 결함의 분포를 보여주는 도면이다. 예컨대, 도 8a의 산소 농도[Oi]는 8.3ppma이고, 도 8b의 산소 농도[Oi]는 9.5ppma이며, 도 8c의 산소 농도[Oi]는 10.8ppma이다.
Cu 기반으로 결함을 검출하는 경우, 산소 농도가 8.3ppma(도 8a)이거나 9.5ppma(도 8b)에서는 IDP 영역과 VDP 영역이 명확하게 구분되지 않게 된다. 산소 농도가 10.8ppma에서는 IDP 영역과 VDP 영역이 구분될 수 있다.
도 9a 내지 도 9c는 Ni 기반에서 산소 농도에 따른 결함의 분포를 보여주는 도면이다. 예컨대, 도 9a의 산소 농도[Oi]는 8.3ppma이고, 도 9b의 산소 농도[Oi]는 9.5ppma이며, 도 9c의 산소 농도[Oi]는 10.8ppma이다.
Ni 기반으로 결함을 검출하는 경우, 산소 농도가 8.3ppma(도 9a), 9.5ppma(도 9b) 및 10.8ppma(도 9c) 모두에서 IDP 영역과 VDP 영역이 구분될 수 있다.
VDP 영역은 산소 석출물이 존재하는 영역이고, IDP는 산소 석출물이 존재하지 않는 영역일 수 있다.
도 8c에 도시한 바와 같이, 실리콘 단결정 웨이퍼의 중앙 영역은 모두 IDP인데 반해, 도 9c에 도시한 바와 같이, 실리콘 단결정 웨이퍼의 중앙 영역은 최고의 중앙 영역에 VDP 영역이 정의되고 최고의 중앙 영역의 둘레에 IDP 영역이 정의될 수 있다.
이는 Cu 기반으로 검출하는 경우(도 8c) 중앙 영역에 존재하는 VDP 영역이 검출되지 못하는데 반해, Ni 기반으로 검출하는 경우(도 9c) 중앙 영역에 존재하는 VDP 영역이 검출될 수 있다. 다시 말해, Cu 기반으로 검출하는 경우(도 8c) 중앙 영역에 결함이 존재함에도 불구하고 결함이 없는 IDP 영역으로 검출될 수 있다. 이에 반해, Ni 기반으로 검출하는 경우(도 9c) 중앙 영역에 존재하는 결함을 정확하게 VDP 영역으로 검출할 수 있다.
따라서, 도 8 및 도 9에 도시된 도면들로부터, Cu 기반의 결함 검출 방법보다 Ni 기반의 결함 검출 방법이 더욱 정확하게 결함을 검출할 수 있음을 확인할 수 있다.
도 10a는 Cu 기반의 결함 검출에 의한 실리콘 단결정 웨이퍼에 정의된 영역 구분을 도시하고, 도 10b는 실시에에 따른 Ni 기반의 결함 검출에 의한 실리콘 단결정 웨이퍼에 정의된 영역 구분을 도시한다.
도 10a에 도시한 바와 같이, 제1 영역(21)과 제3 영역(25)은 VDP 영역이고, 제2 영역(23)은 IDP 영역이다. 상기 제2 영역(23)은 상기 제1 영역(21)과 상기 제3 영역(25) 사이에 배치될 수 있다.
앞서 상술한 바와 같이, VDP 영역은 결함이 존재하는 영역을 의미하고, IDP 영역은 결함이 존재하지 않는 영역을 의미할 수 있다.
도 10b에 도시한 바와 같이, 제1 영역과 제4 영역은 VDP 영역이고, 제2 영역은 NiG(Ni gettering) 영역이고, 제3 영역은 NIDP(Ni based IDP) 영역일 수 있다.
상술한 바와 같이, VDP 영역은 결함이 존재하는 영역이다.
NiG 영역은 Cu 기반에서 결함이 검출되지 않고, 오직 Ni 기반에서만 결함이 검출되는 영역으로 정의될 수 있다.
NIDP 영역은 Ni 기반에서 결함이 없는 영역으로 순수 무결점 영역으로 정의될 수 있다.
따라서, Cu 기반의 VDP 영역(도 10a)에 비해 실시예에 따른 Ni 기반의 NIDP 영역(도 10b)은 산소 석출물과 같은 결함이 더욱 더 존재하지 않게 되는 영역으로서, Ni 기반의 NIDP 영역으로 실리콘 단결정 웨이퍼를 제조함으로써, 좀더 고정세의 반도체 소자를 원하는 고객의 요구에 대응할 수 있다.
도 11은 실시예에 따른 실리콘 잉곳의 성장 방향에 따른 영역 구분을 도시한다.
통상적으로, 실리콘 잉곳 중에서 성장 방향을 기준으로 가장 아래에 I-rich 영역이 정의되고, 가장 위에 V-rich 영역이 정의될 수 있다. V-rich 영역으로부터 아래 방향으로 순차적으로 보이드(small void) 영역, OiSF(Oxygen induced Stacking Fault) 영역, RIE 영역이 정의될 수 있다. 이들 영역들은 이미 종래에 다양한 검출 방법에 의해 정의된 영역들이다.
통상적으로, 아래 방향에서 위 방향으로 갈수록 인상 속도(V)가 증가될 수 있다.
RIE 영역에 인접하여 VDP 영역이 정의될 수 있다. VDP 영역에서의 결함은 Cu 기반의 검출 방법에 의해 검출될 수 있다.
VDP 영역과 I-rich 영역 사이에 NiG 영역과 NIDP 영역이 정의될 수 있다.
NiG 영역의 결함은 Cu 기반에서는 검출되지 않고 오직 Ni 기반에서만 검출될 수 있다. 따라서, Ni 기반에서는 VDP 영역의 결함뿐만 아니라 NiG 영역의 결함도 검출될 수 있다.
NIDP는 Ni 기반에서고 결함이 검출되지 않는 영역으로서, 순수 무결점 영역으로 정의될 수 있다.
상기 NiG 영역의 인상 속도(V)는 상기 VDP 영역의 인상 속도와 상기 NIDP 영역의 인상 속도 사이에 위치될 수 있다. 즉, 상기 NiG 영역의 인상 속도(V)는 상기 VDP 영역의 인상 속도보다는 작고 상기 NIDP 영역의 인상 속도보다는 클 수 있지만, 이에 대해서는 한정하지 않는다.
따라서, 성장 방향을 따라 성장된 실리콘 잉곳을 수평 방향으로 절취하여 제조된 실리콘 단결정 웨이퍼의 전면 모두가 NIDP 영역으로 정의되는 경우, 현존하는 검출 기술 수준에서 보았을 때 결함이 전혀 없는 순수 무결점의 실리콘 단결정 웨이퍼가 얻어질 수 있다.
이와 같이 NIDP 영역으로 정의된 실리콘 단결정 웨이퍼를 이용한 반도체 소자를 제조하는 경우, 적어도 실리콘 단결정 웨이퍼에 기인한 불량의 가능성을 최소화하여 궁극적으로 반도체 소자의 수율을 현저하게 향상시킬 수 있다.
10: 실리콘 단결정 웨이퍼
13; 금속 석출물
16: 돌기
21, 31: 제1 영역
23, 33: 제2 영역
25, 35: 제3 영역
37: 제4 영역

Claims (16)

  1. Cu 용액에서 결함이 검출되지 않는 IDP 영역은 Ni 용액에서 결함이 검출되는 NiG 영역과 상기 Ni 용액에서 결함이 검출되지 않는 NIDP 영역으로 구분되고,
    상기 결함은 상기 Ni 용액과 실리콘 단결정 웨이퍼의 산소 석출물의 결합에 의해 형성된 금속 석출물인 실리콘 단결정 웨이퍼.
  2. 제1항에 있어서,
    상기 Cu 용액과 Ni 용액 모두에서 결함이 검출되는 VDP 영역이 더 구분되는 실리콘 단결정 웨이퍼.
  3. 삭제
  4. 제2항에 있어서,
    상기 NiG 영역은 상기 VDP 영역과 상기 NIDP 영역 사이에 위치되는 실리콘 단결정 웨이퍼.
  5. 제2항에 있어서,
    상기 NiG 영역의 인상 속도는 상기 VDP 영역의 인상 속도와 상기 NIDP 영역의 인상 속도 사이에 위치되는 실리콘 단결정 웨이퍼.
  6. 제2항에 있어서,
    상기 NiG 영역의 인상 속도는 상기 VDP 영역의 인상 속도보다 작고 상기 NIDP 영역의 인상 속도보다 큰 실리콘 단결정 웨이퍼.
  7. 제1 인상 속도를 갖는 제1 영역;
    상기 제1 인상 속도보다 큰 제2 인상 속도를 갖는 제2 영역; 및
    상기 제2 인상 속도보다 큰 제3 인상 속도를 갖는 제3 영역을 포함하고,
    상기 제2 영역은 Ni 용액에서 결함이 검출되지만, Cu 용액에서 결함이 검출되지 않는 영역이고,
    상기 결함은 상기 Ni 용액과 실리콘 단결정 웨이퍼의 산소 석출물의 결합에 의해 형성된 금속 석출물인 실리콘 단결정 웨이퍼.
  8. 제7항에 있어서,
    상기 제3 영역은 상기 Ni 용액 및 상기 Cu 용액 모두에서 결함이 검출되는 영역인 실리콘 단결정 웨이퍼.
  9. 제7항에 있어서,
    상기 제1 영역은 상기 Ni 용액 및 상기 Cu 용액 모두에서 결함이 검출되지 않는 영역인 실리콘 단결정 웨이퍼.
  10. 제7항에 있어서,
    상기 제1 영역은 NIDP 영역이고,
    상기 제2 영역은 NiG 영역이며,
    상기 제3 영역은 VDP 영역인 실리콘 단결정 웨이퍼.
  11. Cu 용액에서 결함이 검출되는 VDP 영역;
    상기 VDP 영역에 인접하여 상기 Cu 용액과 Ni 용액 모두에서 결함이 검출되지 않는 NIDP 영역; 및
    상기 VDP 영역과 상기 NIDP 영역 사이에 위치되며, 상기 Cu 용액에서 결함이 검출되지 않지만 상기 Ni 용액에서 결함이 검출되는 NiG 영역을 포함하고,
    상기 결함은 상기 Ni 용액과 실리콘 단결정 웨이퍼의 산소 석출물의 결합에 의해 형성된 금속 석출물인 실리콘 단결정 웨이퍼.
  12. 제11항에 있어서,
    상기 NiG 영역의 인상 속도는 상기 VDP 영역의 인상 속도와 상기 NIDP 영역의 인상 속도 사이에 위치되는 실리콘 단결정 웨이퍼.
  13. 제11항에 있어서,
    상기 NiG 영역의 인상 속도는 상기 VDP 영역의 인상 속도보다 작고 상기 NIDP 영역의 인상 속도보다 큰 실리콘 단결정 웨이퍼.
  14. Ni 용액을 코팅하는 단계; 및
    상기 Ni 용액과 실리콘 단결정 웨이퍼의 산소 석출물을 결합시켜 결합을 검출하는 단계를 포함하고,
    상기 Ni 용액에서 결함이 검출되지 않는 NIDP 영역으로 형성되고,
    상기 결함은 상기 Ni 용액과 실리콘 단결정 웨이퍼의 산소 석출물의 결합에 의해 형성된 금속 석출물인 실리콘 단결정 웨이퍼의 제조 방법.
  15. 제14항에 있어서,
    상기 실리콘 단결정 웨이퍼는 실리콘 잉곳의 절취로부터 얻어진 실리콘 단결정 웨이퍼의 제조 방법.
  16. 제15항에 있어서,
    상기 실리콘 잉곳은 그 전 영역이 NIDP 영역을 갖도록 성장되는 실리콘 단결정 웨이퍼의 제조 방법.
KR1020130001876A 2013-01-08 2013-01-08 실리콘 단결정 웨이퍼 및 그 제조 방법 KR101525657B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020130001876A KR101525657B1 (ko) 2013-01-08 2013-01-08 실리콘 단결정 웨이퍼 및 그 제조 방법
CN201810193525.XA CN108441940A (zh) 2013-01-08 2013-09-13 硅单晶晶片、其制造方法以及检测缺陷的方法
PCT/KR2013/008314 WO2014109453A1 (en) 2013-01-08 2013-09-13 Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
JP2015552561A JP6266653B2 (ja) 2013-01-08 2013-09-13 シリコン単結晶ウェハ
CN201380069725.XA CN104919570B (zh) 2013-01-08 2013-09-13 硅单晶晶片、其制造方法以及检测缺陷的方法
EP13870795.5A EP2943974B1 (en) 2013-01-08 2013-09-13 Method of detecting defects in silicon single crystal wafer
US14/028,063 US9406528B2 (en) 2013-01-08 2013-09-16 Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
TW102133726A TWI559422B (zh) 2013-01-08 2013-09-17 單晶矽晶圓及其製造與缺陷檢測方法
US15/198,770 US9917022B2 (en) 2013-01-08 2016-06-30 Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
JP2017243908A JP6568924B2 (ja) 2013-01-08 2017-12-20 シリコン単結晶ウェハの欠陥検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130001876A KR101525657B1 (ko) 2013-01-08 2013-01-08 실리콘 단결정 웨이퍼 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140089885A KR20140089885A (ko) 2014-07-16
KR101525657B1 true KR101525657B1 (ko) 2015-06-03

Family

ID=51737779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130001876A KR101525657B1 (ko) 2013-01-08 2013-01-08 실리콘 단결정 웨이퍼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101525657B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11236293A (ja) * 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ
KR20050067417A (ko) * 2002-10-18 2005-07-01 스미토모 미츠비시 실리콘 코포레이션 실리콘 단결정 잉곳의 점결함 분포를 측정하는 방법
KR20080027554A (ko) * 2006-09-25 2008-03-28 주식회사 실트론 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법
KR100838350B1 (ko) * 2000-12-28 2008-06-13 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11236293A (ja) * 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ
KR100838350B1 (ko) * 2000-12-28 2008-06-13 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법
KR20050067417A (ko) * 2002-10-18 2005-07-01 스미토모 미츠비시 실리콘 코포레이션 실리콘 단결정 잉곳의 점결함 분포를 측정하는 방법
KR20080027554A (ko) * 2006-09-25 2008-03-28 주식회사 실트론 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법

Also Published As

Publication number Publication date
KR20140089885A (ko) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
US10541181B2 (en) Wafer and wafer defect analysis method
US7394129B2 (en) SOI wafer and method for producing it
WO2014073164A1 (ja) シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP6568924B2 (ja) シリコン単結晶ウェハの欠陥検出方法
US11955386B2 (en) Method for evaluating defective region of wafer
JP6802243B2 (ja) ウエハーの欠陥領域を評価する方法
KR101364937B1 (ko) 실리콘 단결정 웨이퍼의 결함 검출 방법
JP6558308B2 (ja) シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
KR101525657B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조 방법
KR20170013984A (ko) 에피택셜 실리콘 웨이퍼 및 그 제조 방법
US20070269338A1 (en) Silicon Epitaxial Wafer and Manufacturing Method Thereof
US11639558B2 (en) Method for producing a semiconductor wafer composed of monocrystalline silicon
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
US7229496B2 (en) Process for producing silicon single crystal layer and silicon single crystal layer
KR101160267B1 (ko) 웨이퍼 상에 원추형 구조물 형성 방법
JP7306536B1 (ja) エピタキシャルウェーハの製造方法
JP2011243923A (ja) シリコンウェーハの製造方法
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP2000272998A (ja) エピタキシャル層付きシリコンウェーハ及びその製造方法。
KR20120092847A (ko) 웨이퍼의 처리 방법
Benkitsch et al. AFM study of oxygen precipitates in single crystal silicon
JPH0529326A (ja) シリコンウエーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 5