JP2000272998A - エピタキシャル層付きシリコンウェーハ及びその製造方法。 - Google Patents

エピタキシャル層付きシリコンウェーハ及びその製造方法。

Info

Publication number
JP2000272998A
JP2000272998A JP8464199A JP8464199A JP2000272998A JP 2000272998 A JP2000272998 A JP 2000272998A JP 8464199 A JP8464199 A JP 8464199A JP 8464199 A JP8464199 A JP 8464199A JP 2000272998 A JP2000272998 A JP 2000272998A
Authority
JP
Japan
Prior art keywords
wafer
epitaxial layer
ingot
silicon
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8464199A
Other languages
English (en)
Inventor
Kazuhiro Ikezawa
一浩 池澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP8464199A priority Critical patent/JP2000272998A/ja
Priority to TW89118661A priority patent/TW466589B/zh
Publication of JP2000272998A publication Critical patent/JP2000272998A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 極薄いエピタキシャル層の形成でOSFフリ
ーかつCOPフリーを達成するシリコンウェーハを製造
する。 【解決手段】 引上げ速度をV(mm/分)とし、シリ
コン融点から1300℃までの温度範囲でそれぞれイン
ゴットの中心における軸方向の温度勾配をGa(℃/m
m)とし、インゴットの周縁における軸方向の温度勾配
をGb(℃/mm)とするとき、V/Ga及びV/Gbが
それぞれ0.23〜0.30mm2/分・℃になるよう
にインゴットを引上げる。インゴットをスライスして得
られたウェーハの表面に厚さ0.2μm以上のシリコン
単結晶のエピタキシャル層を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路を
製造するために用いられるエピタキシャル層付きシリコ
ンウェーハ及びその製造方法に関する。更に詳しくはチ
ョクラルスキー法(以下、CZ法という。)により育成
されるシリコンウェーハの表面にエピタキシャル層を形
成したシリコンウェーハ及びその製造方法に関するもの
である。
【0002】
【従来の技術】近年、半導体集積回路を製造する工程に
おいて、歩留りを低下させる原因として酸化誘起積層欠
陥(Oxidation Induced Stacking Fault、以下、OSF
という。)の核となる酸素析出物の微小欠陥や、結晶に
起因したパーティクル(Crystal Originated Particl
e、以下、COPという。)の存在が挙げられている。
OSFは、結晶成長時にその核となる微小欠陥が導入さ
れ、半導体デバイスを製造する際の酸化工程等で顕在化
し、作製したデバイスのリーク電流の増加等の不良原因
になる。また鏡面研磨後のシリコンウェーハをアンモニ
アと過酸化水素の混合液で洗浄すると、ウェーハ表面に
ピットが形成され、このウェーハをパーティクルカウン
タで測定すると、ピットも本来のパーティクルとともに
パーティクルとして検出される。上記ピットは結晶に起
因したものであり、本来のパーティクルと区別するため
に、COPと称される。このウェーハ表面のピットであ
るCOPは電気的特性、例えば酸化膜の経時絶縁破壊特
性(Time Dependent dielectric Breakdown、TDD
B)、酸化膜耐圧特性(Time Zero Dielectric Breakdo
wn、TZDB)等を劣化させる原因となる。またCOP
がウェーハ表面に存在するとデバイスの配線工程におい
て段差を生じ、この段差は断線の原因となって、製品の
歩留りを低くする。更にデバイス工程における汚染をゲ
ッタリングする能力がウェーハの面内で均一でない場合
には、ゲッタリング能力の弱いところで、接合リーク等
の原因で歩留まりを低くする。
【0003】以上のことから、半導体集積回路を製造す
るために用いられるシリコンウェーハからOSF及びC
OPを減少させ、かつ酸素析出がウェーハ面内で均一に
発生させることが必要となっている。従来、このために
シリコンウェーハの表面にシリコン単結晶をエピタキシ
ャル成長させてエピタキシャル層を形成し、COPがな
いとされるウェーハが作られている。
【0004】
【発明が解決しようとする課題】しかし、近年、半導体
集積回路が高集積化するにつれ、エピタキシャル層を薄
くする傾向になってきている。このため、従来のシリコ
ンウェーハを用いてこの表面に形成するエピタキシャル
層を薄くすると、COPがエピタキシャル層表面に残存
する問題を生じる。また従来のシリコンウェーハではC
OPの面内での分布が均一でないことから、デバイス工
程においてウェーハ面内で均一に酸素析出が起らず、こ
れによりゲッタリング能力がウェーハ面内で不均一にな
る不具合がある。
【0005】本発明の目的は、極薄いエピタキシャル層
の形成でOSFフリーかつCOPフリーを達成し得るエ
ピタキシャル層付きシリコンウェーハ及びその製造方法
を提供することにある。本発明の別の目的は、半導体デ
バイス製造工程で熱処理したときに酸素析出核がウェー
ハの中心から周縁にかけて均一に出現してイントリンシ
ックゲッタリング(IG)源になり得るエピタキシャル
層付きIG用シリコンウェーハを提供することにある。
【0006】
【課題を解決するための手段】請求項1に係る発明は、
酸素雰囲気下、1000℃±30℃の温度範囲で2〜5
時間熱処理し、引続き1130℃±30℃の温度範囲で
1〜16時間熱処理をした際に酸化誘起積層欠陥(OS
F)が発生しないシリコンウェーハであって、このウェ
ーハの表面に厚さ0.2μm以上のシリコン単結晶のエ
ピタキシャル層を有し、このエピタキシャル層表面全体
における結晶に起因したパーティクル(COP)の数が
0個であることを特徴とするエピタキシャル層付きシリ
コンウェーハである。エピタキシャル層を形成する前の
シリコンウェーハでは0.12μm未満のCOPの数が
3〜10個/cm2であって、0.12μm以上のCO
Pの数が0.5個/cm2未満である。これらのCOP
は従来のウェーハのCOPより小さくかつ少ないため、
ウェーハ表面に厚さ0.2μm以上の極薄いエピタキシ
ャル層を形成するだけで、0.12μm以上のCOPが
消失するばかりでなく、0.12μm未満のCOPも容
易に消失する。
【0007】請求項2に係る発明は、請求項1に係る発
明であって、ウェーハ内部の酸素濃度が1.2×1018
atoms/cm3〜1.6×1018atoms/cm3
(旧ASTM)であって、ウェーハ全体に空孔(ベーカ
ンシー固まり)が分布したエピタキシャル層付きシリコ
ンウェーハである。請求項2に係るシリコンウェーハ
は、イントリンシックゲッタリング(以下、IGとい
う。)効果を必要とする半導体デバイスメーカーが半導
体デバイス製造工程で熱処理したときに酸素析出核がウ
ェーハの中心から周縁にかけて均一に出現してIG源に
なり得る。
【0008】請求項3に係る発明は、請求項1に係る発
明であって、ウェーハ内部の酸素濃度が1.2×1018
atoms/cm3未満(旧ASTM)であって、ウェ
ーハ全体に酸素原子が分布したエピタキシャル層付きシ
リコンウェーハである。請求項3に係るシリコンウェー
ハは、IG効果を必要としない半導体デバイスメーカー
が半導体デバイス製造工程で熱処理したときに酸素析出
核を生じず、酸素濃度の低いシリコンウェーハになる。
【0009】請求項4に係る発明は、チョクラルスキー
法でシリコン単結晶インゴットを引上げ、このインゴッ
トをスライスしてシリコンウェーハを製造する方法にお
いて、引上げ速度をV(mm/分)とし、シリコン融点
から1300℃までの温度範囲でそれぞれインゴットの
中心における軸方向の温度勾配をGa(℃/mm)と
し、インゴットの周縁における軸方向の温度勾配をGb
(℃/mm)とするとき、V/Ga及びV/Gbがそれぞ
れ0.23〜0.30mm2/分・℃になるようにイン
ゴットを引上げ、インゴットをスライスして作製された
ウェーハ表面に厚さ0.2μmのシリコン単結晶のエピ
タキシャル層を形成することを特徴とするエピタキシャ
ル層付きシリコンウェーハの製造方法である。請求項4
に係る方法で製造すると、酸素雰囲気下、1000℃±
30℃の温度範囲で2〜5時間熱処理し、引続き113
0℃±30℃の温度範囲で1〜16時間熱処理をした際
にOSFが発生せず、しかもウェーハ表面にエピタキシ
ャル層を形成することにより、エピタキシャル層形成前
にウェーハ表面に存在していた0.12μm以上のCO
Pは消失するばかりでなく、0.12μm未満のCOP
も容易に消失する。
【0010】なお、COPのサイズは、パーティクルカ
ウンタの製造メーカー、型式によって異なる値を示すこ
とがあるため、本明細書において「0.12μmのCO
P」とは、垂直入射型のKLA−Tencor社製のS
FS6200シリーズ、ADE社製のCR80シリーズ
又は日立電子エンジニアリング社製のLS6000シリ
ーズの各パーティクルカウンタで0.12μmの値を示
すCOPをいう。また上記パーティクルカウンタで計測
される値はポリスチレンラテックス粒子の換算値であ
り、原子間力顕微鏡(AFM)による実測値ではない。
【0011】
【発明の実施の形態】本発明のシリコンウェーハは、C
Z法によりホットゾーン炉内のシリコン融液からインゴ
ットをボロンコフ(Voronkov)の理論に基づいた所定の
引上げ速度プロファイルで引上げ、このインゴットをス
ライスして作製される。一般的に、CZ法によりホット
ゾーン炉内のシリコン融液からシリコン単結晶のインゴ
ットを引上げたときには、シリコン単結晶における欠陥
として、点欠陥(point defect)と固まり(agglomerat
es:三次元欠陥)が発生する。点欠陥はべーカンシー点
欠陥とインタースチシャル点欠陥という二つの一般的な
形態がある。べーカンシー点欠陥は一つのシリコン原子
がシリコン結晶格子で正常的な位置の一つから離脱した
ものである。このようなべーカンシーがべーカンシー点
欠陥になる。一方、原子がシリコン結晶の非格子地点
(インタースチシャルサイト)で発見されるとこれがイ
ンタースチシャル点欠陥になる。
【0012】点欠陥は一般的にシリコン融液(溶融シリ
コン)とインゴット(固状シリコン)の間の接触面で形
成される。しかし、インゴットを継続的に引上げること
によって接触面であった部分は引上げとともに冷却し始
める。冷却の間、べーカンシー点欠陥又はインタースチ
シャル点欠陥のそれぞれ拡散が欠陥を互いに合併して、
べーカンシー固まり(vacancy agglomerates)又はイン
タースチシャル固まり(interstitial agglomerates)
が形成される。言い換えれば、固まりは点欠陥の合併に
起因して発生する三次元構造である。べーカンシー固ま
りは前述したCOPの他に、LSTD(Laser Scatteri
ng Tomograph Defects)又はFPD(Flow Pattern Def
ects)と呼ばれる欠陥を含み、インタースチシャル固ま
りはL/D(Large/Dislocation)固まり又はディスロ
ケーション欠陥と呼ばれる欠陥を含む。FPDとは、イ
ンゴットをスライスして作製されたシリコンウェーハを
30分間セコ(Secco)エッチング液で化学エッチング
したときに現れる特異なフローパターンを呈する痕跡の
源であり、LSTDとは、シリコン単結晶内に赤外線を
照射したときにシリコンとは異なる屈折率を有し散乱光
を発生する源である。
【0013】ボロンコフの理論は、欠陥の数が少ない高
純度インゴットを成長させるために、インゴットの引上
げ速度をV(mm/分)、ホットゾーン構造でインゴッ
ト−シリコン融液の接触面の温度勾配をG(℃/mm)
とするときに、V/G(mm2/分・℃)を制御するこ
とである。この理論では、図1に示すように、V/Gは
関数としてべーカンシー及びインタースチシャル濃度を
図式的に表現し、ウェーハでべーカンシー/インタース
チシャル混合の発生がV/Gによって決定されることを
説明している。より詳しくは、V/G比が臨界点以上で
はべーカンシー豊富インゴットが形成される反面、V/
G比が臨界点以下ではインタースチシャル豊富インゴッ
トが形成される。
【0014】本発明の所定の引上げ速度プロファイル
は、インゴットがホットゾーン炉内のシリコン溶融物か
ら引上げられる時、温度勾配に対する引上げ速度の比
(V/G)がインゴットの中央にあるべーカンシー豊富
領域内に制限する臨界比((V/G)1)を大きく越える
ように決められる。この引上げ速度のプロファイルは、
実験的に基準インゴットを軸方向にスライスすること
で、実験的に基準インゴットをウェーハにスライスする
ことで、またはこれらの技術を組合わせることで、シミ
ュレーションによって上記ボロンコフの理論に基づき決
定される。即ち、この決定は、シミュレーションの後、
インゴットの軸方向スライス及びスライスされたウェー
ハの確認を行い、更にシミュレーションを繰り返すこと
によりなされる。シミュレーションのために複数種類の
引上げ速度が所定の範囲で決められ、複数個の基準イン
ゴットが成長される。図2に示すように、シミュレーシ
ョンのための引上げ速度プロファイルは1.2mm/分
のような高い引上げ速度(a)から0.5mm/分の低
い引上げ速度(c)及び再び高い引上げ速度(d)に調整
される。上記低い引上げ速度は0.4mm/分又はそれ
以下であることもあってもよく、引上げ速度(b)及び
(d)での変化は線形的なものが望ましい。
【0015】異なった速度で引上げられ複数個の基準イ
ンゴットは各別に軸方向にスライスされる。最適のV/
Gが軸方向のスライス、ウェーハの確認及びシミュレー
ションの結果の相関関係から決定され、続いて最適な引
上げ速度プロファイルが決定され、そのプロファイルで
インゴットが製造される。実際の引上げ速度プロファイ
ルは所望のインゴットの直径、使用される特定のホット
ゾーン炉及びシリコン溶融物の品質等を含めてこれに限
定されない多くの変数に依存する。
【0016】引上げ速度を徐々に低下させてV/Gを連
続的に低下させたときのインゴットの断面図を描いてみ
ると、図3に示される事実が分かる。図3には、インゴ
ット内でのべーカンシー豊富領域が[V]、インタース
チシャル豊富領域が[I]、及びベーカンシー固まり及
びインタースチシャル固まりが存在しないパーフェクト
領域が[P]としてそれぞれ示される。図3に示すよう
に、インゴットの軸方向位置P1は、全ての領域がべー
カンシー豊富領域である。位置P2は中央にべーカンシ
ー豊富領域を含む。位置P4はインタースチシャル豊富
リング及び中央のパーフェクト領域を含む。また位置P
3は中央にべーカンシーがないし縁部分にインタースチ
シャルもないので全てパーフェクト領域である。
【0017】図3から明らかなように、位置P1に対応
したウェーハW1は、全ての領域がべーカンシー豊富領
域である。位置P2に対応したウェーハW2は中央にべー
カンシー豊富領域を含む。位置P4に対応したウェーハ
4はインタースチシャル豊富リング及び中央のパーフ
ェクト領域を含む。また位置P3に対応したウェーハW3
は中央にべーカンシーがないし縁部分にインタースチシ
ャルもないので全てパーフェクト領域である。
【0018】ウェーハW2は、酸素雰囲気下、1000
℃±30℃の温度範囲で2〜5時間熱処理し、引続き1
130℃±30℃の温度範囲で1〜16時間熱処理する
と、図4に示すようにウェーハの半径の1/2付近にO
SFリングが発生する。位置P2に対応したウェーハW2
から位置P1に対応したウェーハW1に向かう程、OSF
リングの径は拡大し、図5に示すように位置P1に対応
したウェーハW1ではインゴットの径を越え、上記熱酸
化処理してもOSFリングは生じない。
【0019】しかし、一般的に位置P1に対応したウェ
ーハW1ではウェーハの周縁からウェーハの中心に向か
う程、サイズの大きなCOPが出現する傾向にあるの
で、本発明の特徴ある引上げ方法は、位置P1に対応す
る領域をインゴット全長にわたって育成する方法であっ
て、かつインゴットの中心における軸方向の温度勾配を
Gaとし、インゴットの周縁における軸方向の温度勾配
をGbとするときに、V/Ga及びV/Gbがそれぞれ
0.23〜0.30mm2/分・℃になるようにインゴ
ットを引上げることにある。このように引上げると、ウ
ェーハの中心においても0.12μm以上のCOPの数
は0.5個/cm2以下になり、ウェーハ表面における
0.12μm未満のCOPの数は3〜10個/cm2
範囲に抑制される。V/Ga及びV/Gbが0.23mm
2/分・℃未満では、OSFが発生する不具合があり、
0.30mm2/分・℃を超えると、シリコン単結晶イ
ンゴットの育成が不安定になる。
【0020】0.12μm以上のCOPは前述した所定
のパーティクルカウンタで測定する。0.12μm未満
のCOPのうち、0.10μm以上のCOPは前述した
所定のパーティクルカウンタで測定する。或いは0.1
2μm未満のCOPは、FPDをカウントすることによ
り測定するか、或いは特許第2520316号の「シリ
コンウェーハの微小ピットの検出方法」に基づいて測定
される。この検出方法は、パーティクルカウンタを用い
てシリコンウェーハ表面のピット数を測定することがで
きるまで、アンモニア系洗浄液を用いて一定条件の下で
このウェーハ表面を複数回洗浄するとともに、洗浄後の
ウェーハ表面のピット数をこのパーティクルカウンタを
用いて測定し、更に同一条件でこのウェーハ表面を再洗
浄して、再洗浄後のウェーハ表面のピット数をこのパー
ティクルカウンタを用いて測定し、これらの測定値の差
及び測定可能になるまでの洗浄回数に基づいて、1回洗
浄後のウェーハ表面の微小ピットの大きさとその数を検
出する方法である。
【0021】本発明のシリコンウェーハは、更にウェー
ハ中の酸素濃度が制御される。CZ法において、ホット
ゾーン炉内に供給するアルゴンの流量、シリコン溶融物
を貯える石英るつぼの回転速度、ホットゾーン炉内の圧
力等を変えることにより、ウェーハ中の酸素濃度が制御
される。ウェーハ内部の酸素濃度を1.2×1018at
oms/cm3〜1.6×1018atoms/cm3(旧
ASTM)にして、ウェーハ全体に酸素原子を分布させ
ることにより、IG用シリコンウェーハが得られる。こ
の酸素濃度にするために、例えばアルゴンの流量を60
〜110リットル/分、シリコン溶融物を貯える石英る
つぼの回転速度を4〜12rpm、ホットゾーン炉内の
圧力を20〜80Torrになるように制御する。IG
用でない低酸素濃度のシリコンウェーハは、ウェーハ内
部の酸素濃度を1.2×1018atoms/cm3未満
(旧ASTM)に制御される。この酸素濃度にするため
には例えばアルゴンの流量を80〜150リットル/
分、シリコン溶融物を貯える石英るつぼの回転速度を4
〜9rpm、ホットゾーン炉内の圧力を15〜60To
rrになるように制御する。
【0022】上記条件で引上げられたインゴットをスラ
イスして作製されたシリコンウェーハの表面には、シリ
コン単結晶薄膜がエピタキシャル成長法により形成され
る。このエピタキシャル層は、約1000〜1200℃
の高温で化学的気相堆積(CVD)法により、四塩化シ
リコン(SiCl4)を水素(H2)ガスで還元させるこ
とにより形成される。ここで厚さ0.2μm以上のエピ
タキシャル層を形成することにより、エピタキシャル層
形成前にウェーハ表面に存在していた0.12μm以上
のCOPは消失するばかりでなく、0.12μm未満の
COPも容易に消失する。即ち、ウェーハ表面全体にお
けるCOPの数が0個(COPフリー)となる。常圧C
VD法による場合、エピタキシャル層の厚さが0.2μ
m未満ではエピタキシャル層の厚さがウェーハ面内で安
定しない。、減圧CVD法による場合、エピタキシャル
層の厚さが0.2μm未満ではCOPは十分に消失しな
い。高集積度用のエピタキシャル層付きシリコンウェー
ハの場合、エピタキシャル層の厚さの上限値は3μm程
度以下にすることが好ましい。
【0023】
【実施例】次に本発明の実施例を比較例とともに説明す
る。 <実施例1>図3に示した位置P1に対応する領域をイ
ンゴット全長にわたって育成するように、かつインゴッ
トの中心における軸方向の温度勾配をGaとし、インゴ
ットの周縁における軸方向の温度勾配をGbとするとき
に、V/Ga及びV/Gbがそれぞれ約0.27mm2
分・℃になるようにインゴットを引上げた。このときイ
ンゴット中の酸素濃度を制御するため、アルゴンの流量
を約110リットル/分、シリコン溶融物を貯える石英
るつぼの回転速度を約5〜10rpm、ホットゾーン炉
内の圧力を約60Torrに維持した。こうして引上げ
られたインゴットからスライスされたシリコンウェーハ
をラッピングし、面取り加工を施した後、鏡面研磨する
ことにより、直径8インチで厚さ740μmのシリコン
ウェーハを用意した。用意したうちの5枚のシリコンウ
ェーハをCOP数の測定用とし、別の5枚をウェーハ中
の酸素濃度を測定するために用いた。
【0024】<実施例2>実施例1と同様にして得られ
たシリコンウェーハをOSFが顕在化するか否か調べる
ために用いた。また別の5枚のシリコンウェーハについ
て、それぞれの表面に減圧CVD法(80Torr)に
より、四塩化シリコン(SiCl4)を水素(H2)ガス
で還元させることにより、1μmの厚さでシリコン単結
晶のエピタキシャル層を形成した。
【0025】実施例1及び実施例2の各5枚のシリコン
ウェーハの表面の直径200mmの円内における0.1
2μm以上のCOPの数をレーザパーティクルカウンタ
(KLA-Tencor社製、SFS6200)を用い
て調べた。同一の各5枚のシリコンウェーハの表面の直
径200mmの円内における0.12μm未満のCOP
の数を前述した特許第2520316号の「シリコンウ
ェーハの微小ピットの検出方法」に基づき、同一のレー
ザパーティクルカウンタを用いて測定した。これらの結
果を表1に示す。比較のため、同一のレーザパーティク
ルカウンタを用いて測定したときに、サイズが0.12
μm未満であるCOPの数が5個/cm2存在し、0.
12μm以上のCOPの数が1個/cm2存在するシリ
コンウェーハを比較例1とした。そしてこのシリコンウ
ェーハの表面に実施例1と同様に1μm厚のエピタキシ
ャル層を形成した。このエピタキシャル層付きシリコン
ウェーハを比較例2とした。
【0026】実施例1及び比較例1の別の各5枚のシリ
コンウェーハの表面から5μmの深さにおける酸素濃度
を二次イオン質量分析(SIMS)により測定した。そ
の平均値を表1に示す。これらのそれぞれの平均値を表
1に示す。
【0027】
【表1】
【0028】表1から明らかなように、0.12μm未
満のCOPの数は、比較例1のシリコンウェーハでは5
個/cm2であったのに対して、実施例1のシリコンウ
ェーハでは平均6.5個/cm2であった。また0.1
2μm以上のCOPの数が、比較例1のシリコンウェー
ハでは1個/cm2であったのに対して、実施例1のシ
リコンウェーハでは平均0.35個/cm2で少なかっ
た。実施例1及び比較例1のシリコンウェーハとも酸素
濃度が約1.3×1018atoms/cm3であり、I
G用ウェーハに適していた。また比較例2のシリコンウ
ェーハがOSFが顕在化し、かつこのウェーハでは0.
12μm未満のCOPの数が平均0個/cm2、0.1
2μm以上のCOPの数が平均0.5個/cm2であっ
たのに対して、実施例2のシリコンウェーハではOSF
は顕在化せず、かつこのウェーハでは0.12μm以上
のCOPは勿論のこと0.12μm未満のCOPについ
ても検出されず、0個であった。即ち、比較例1のウェ
ーハで存在していた0.12μm未満のCOPは、エピ
タキシャル層を形成した比較例2のウェーハにおいて消
失しない。これは比較例1のウェーハのCOPが実施例
1のウェーハのCOPより大きく、厚さ1μm程度のエ
ピタキシャル層を形成しただけでは完全に消失しないた
めと考えられる。
【0029】<実施例3及び比較例3>薄膜エピタキシ
ャル層の形成には、減圧CVD法を用いる必要がある。
減圧(80Torr)で実施例1と比較例1の各ウェー
ハを用い、エピタキシャル層の厚さを0.2μm、3μ
m、5μm、7μm及び10μmと変化させたときのウ
ェーハ当りの各COPの数を求めた。その結果を図6に
示す。図6から明らかなように、実施例1のウェーハ表
面にエピタキシャル層を形成した場合には、0.2μm
厚からすべてCOPが消失し、COPフリーであるのに
対して、比較例1のウェーハ表面にエピタキシャル層を
形成した場合には、5μmでやっとCOPが消失してい
ることが判った。
【0030】
【発明の効果】以上述べたように、本発明によれば、極
薄いエピタキシャル層の形成でOSFフリーかつCOP
フリーを達成するシリコンウェーハを得ることができ
る。また半導体デバイス製造工程で熱処理したときに酸
素析出核がウェーハの中心から周縁にかけて均一に出現
してイントリンシックゲッタリング(IG)源になり得
るIG用シリコンウェーハを製造することもできる。
【図面の簡単な説明】
【図1】ボロンコフの理論を基づいた、V/G比が臨界
点以上ではべーカンシー豊富インゴットが形成され、V
/G比が臨界点以下ではインタースチシャル豊富インゴ
ットが形成されることを示す図。
【図2】所望の引上げ速度プロファイルを決定するため
の引上げ速度の変化を示す特性図。
【図3】本発明による基準インゴットのベーカンシー豊
富領域、インタースチシャル豊富領域及びパーフェクト
領域を示すX線トモグラフィの概略図。
【図4】図3の位置P2に対応するシリコンウェーハW2
にOSFが出現する状況を示す図。
【図5】図3の位置P1に対応するシリコンウェーハW1
にOSFが出現しない状況を示す図。
【図6】実施例3及び比較例3のエピタキシャル層の厚
さを変化したときのCOP数の状況を示す図。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 酸素雰囲気下、1000℃±30℃の温
    度範囲で2〜5時間熱処理し、引続き1130℃±30
    ℃の温度範囲で1〜16時間熱処理をした際に酸化誘起
    積層欠陥が発生しないシリコンウェーハであって、 前記ウェーハの表面に厚さ0.2μm以上のシリコン単
    結晶のエピタキシャル層を有し、前記エピタキシャル層
    表面全体における結晶に起因したパーティクルの数が0
    個であるエピタキシャル層付きシリコンウェーハ。
  2. 【請求項2】 ウェーハ内部の酸素濃度が1.2×10
    18atoms/cm3〜1.6×1018atoms/c
    3(旧ASTM)であって、ウェーハ全体に酸素原子
    が分布した請求項1記載のエピタキシャル層付きシリコ
    ンウェーハ。
  3. 【請求項3】 ウェーハ内部の酸素濃度が1.2×10
    18atoms/cm3未満(旧ASTM)であって、ウ
    ェーハ全体に空孔(ベーカンシー固まり)が分布した請
    求項1記載のエピタキシャル層付きシリコンウェーハ。
  4. 【請求項4】 チョクラルスキー法でシリコン単結晶イ
    ンゴットを引上げ、前記インゴットをスライスしてシリ
    コンウェーハを製造する方法において、 引上げ速度をV(mm/分)とし、シリコン融点から1
    300℃までの温度範囲でそれぞれ前記インゴットの中
    心における軸方向の温度勾配をGa(℃/mm)とし、
    前記インゴットの周縁における軸方向の温度勾配をGb
    (℃/mm)とするとき、V/Ga及びV/Gbがそれぞ
    れ0.23〜0.30mm2/分・℃になるように前記
    インゴットを引上げ、 前記インゴットをスライスして作製されたウェーハ表面
    に厚さ0.2μm以上のシリコン単結晶のエピタキシャ
    ル層を形成するエピタキシャル層付きシリコンウェーハ
    の製造方法。
JP8464199A 1999-03-26 1999-03-26 エピタキシャル層付きシリコンウェーハ及びその製造方法。 Pending JP2000272998A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8464199A JP2000272998A (ja) 1999-03-26 1999-03-26 エピタキシャル層付きシリコンウェーハ及びその製造方法。
TW89118661A TW466589B (en) 1999-03-26 2000-09-13 Silicon wafer with epitaxial layer and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8464199A JP2000272998A (ja) 1999-03-26 1999-03-26 エピタキシャル層付きシリコンウェーハ及びその製造方法。

Publications (1)

Publication Number Publication Date
JP2000272998A true JP2000272998A (ja) 2000-10-03

Family

ID=13836330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8464199A Pending JP2000272998A (ja) 1999-03-26 1999-03-26 エピタキシャル層付きシリコンウェーハ及びその製造方法。

Country Status (2)

Country Link
JP (1) JP2000272998A (ja)
TW (1) TW466589B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068420A (ja) * 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハの製造方法
US6776841B2 (en) 2001-10-30 2004-08-17 Hynix Semiconductor Inc. Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002639A (zh) * 2020-07-21 2020-11-27 上海新昇半导体科技有限公司 一种外延晶圆的制造方法和外延晶圆
TWI828442B (zh) * 2022-11-25 2024-01-01 日商Sumco股份有限公司 磊晶晶圓

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068420A (ja) * 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハの製造方法
US6776841B2 (en) 2001-10-30 2004-08-17 Hynix Semiconductor Inc. Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer

Also Published As

Publication number Publication date
TW466589B (en) 2001-12-01

Similar Documents

Publication Publication Date Title
KR100369761B1 (ko) 실리콘 웨이퍼 및 그 열처리 방법
US6472040B1 (en) Semi-pure and pure monocrystalline silicon ingots and wafers
JP3731417B2 (ja) 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP2001217251A (ja) シリコンウェーハの熱処理方法
US6547875B1 (en) Epitaxial wafer and a method for manufacturing the same
JP4131077B2 (ja) シリコンウェーハの製造方法
JPH11322491A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
JP2000272998A (ja) エピタキシャル層付きシリコンウェーハ及びその製造方法。
JP4107628B2 (ja) シリコンウェーハにig効果を付与するための前熱処理方法
US6818197B2 (en) Epitaxial wafer
JP4750916B2 (ja) シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ
JP3687403B2 (ja) シリコンウェーハ
JP2001089294A (ja) 点欠陥の凝集体が存在しないシリコン単結晶の連続引上げ法
JP2002134518A (ja) 抵抗率を調整したシリコンウェーハ及びそのウェーハの製造方法
JP4442955B2 (ja) エピタキシャルウェーハの製造方法
JP3855531B2 (ja) ポリシリコン層付きシリコンウェーハ及びその製造方法
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ
JP3621290B2 (ja) パーティクルモニター用シリコン単結晶ウエーハの製造方法およびパーティクルモニター用シリコン単結晶ウエーハ
KR100386230B1 (ko) 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법
JP4259708B2 (ja) Soi基板の製造方法
JP2002134517A (ja) シリコンウェーハの熱処理方法
JP3855527B2 (ja) シリコンウェーハの熱処理方法
JP2000277404A (ja) シリコンウェーハ
JP4003351B2 (ja) Ig処理法
JP2010116271A (ja) シリコン単結晶の育成方法及びシリコン単結晶インゴット

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050913