JP6568924B2 - シリコン単結晶ウェハの欠陥検出方法 - Google Patents

シリコン単結晶ウェハの欠陥検出方法 Download PDF

Info

Publication number
JP6568924B2
JP6568924B2 JP2017243908A JP2017243908A JP6568924B2 JP 6568924 B2 JP6568924 B2 JP 6568924B2 JP 2017243908 A JP2017243908 A JP 2017243908A JP 2017243908 A JP2017243908 A JP 2017243908A JP 6568924 B2 JP6568924 B2 JP 6568924B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal wafer
silicon single
region
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017243908A
Other languages
English (en)
Other versions
JP2018093205A (ja
Inventor
シム、ウー−ヨン
Original Assignee
エスケー シルトロン カンパニー リミテッド
エスケー シルトロン カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130001875A external-priority patent/KR101364937B1/ko
Priority claimed from KR1020130001876A external-priority patent/KR101525657B1/ko
Application filed by エスケー シルトロン カンパニー リミテッド, エスケー シルトロン カンパニー リミテッド filed Critical エスケー シルトロン カンパニー リミテッド
Publication of JP2018093205A publication Critical patent/JP2018093205A/ja
Application granted granted Critical
Publication of JP6568924B2 publication Critical patent/JP6568924B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/04—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the liquid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Engineering (AREA)

Description

実施例は、シリコン単結晶ウェハに関するものである。
実施例は、シリコン単結晶ウェハの製造方法に関するものである。
実施例は、シリコン単結晶ウェハの欠陥検出方法に関するものである。
シリコン単結晶ウェハは高集積が要求される半導体素子に広く使用される。
このような半導体素子の歩留り（ｙｉｅｌｄ）をよくするためには、シリコン単結晶ウェハが優秀な膜質を有するべきである。
シリコン単結晶ウェハは通常チョクラスキ法（以下、ＣＺ法と称する）を利用してシリコンインゴット（ｉｎｇｏｔ）を成長した後、シリコンインゴットを切り取って得られた多数の板のうち一つである。
シリコンインゴットは引上げ速度Ｖと温度勾配Ｇの関係を調節して成長される。引上げ速度Ｖはシリコンインゴットが成長される速度を意味する。温度勾配Ｇは結晶中の固液界面付近の温度を意味する。
大量の半導体素子を得るためにはシリコン単結晶ウェハの直径が大きくなる必要があり、そのためにはシリコンインゴットの直径が大きくなる必要がある。
しかし、シリコンインゴットの直径が大きいほど、引上げ速度Ｖ／温度勾配Ｇの調節が難しくなる。よって、シリコンインゴットに多様な欠陥、例えばＦＰＤ，ＬＳＰＤ，ＣＯＰなどが発生し、このような欠陥によって半導体素子の歩留りが悪化する恐れがある。
これらの欠陥を説明する前に、シリコン単結晶ウェハに吹き入れられるベーカンシー（Ｖａｃａｎｃｙ，以下Ｖと称する）と呼ばれる空孔状の点欠陥とインタースティシャル（Ｉｎｔｅｒｓｔｉｔｉａｌ，以下、Ｉと称する）と呼ばれる格子間状のシリコン点欠陥それぞれの吹き入れ濃度を決定する因子について説明する。
シリコン単結晶ウェハにおいて、Ｖ−ｒｉｃｈ領域とはシリコン原子の不足によって発生するベーカンシーが凝集された欠陥を有する領域を意味する。Ｉ−ｒｉｃｈ領域とはシリコン原子が余分に存在することでインタースティシャルシリコンが凝集された欠陥を有する領域を意味する。
Ｖ−ｒｉｃｈ領域とＩ−ｒｉｃｈ領域との間には原子の不足や余分がないか少ないニュートラル領域、例えばＮ領域が存在する。
上述したＦＰＤ，ＬＳＴＤ，ＣＯＰなどの欠陥はベーカンシーＶシリコンやインタースティシャルＩシリコンが過飽和された状態で発生するものであって、多少の原子の偏向があっても過飽和以下であればこのような欠陥が存在しなくなる。
ベーカンシーＶシリコンによる点欠陥の濃度とインタースティシャルＩシリコンによる点欠陥の濃度は引上げ速度Ｖと温度勾配Ｇとの関係によって決定される。Ｖ−ｒｉｃｈ領域とＩ−ｒｉｃｈ領域の境界付近にはＯＳＦ（Ｏｘｉｄａｔｉｏｎ Ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）と呼ばれる欠陥が結晶成長軸に対する垂直方向の断面から見る際、リング状に分布（以下、ＯＳＦリングと称する）する。これらの結晶の成長に起因する欠陥については、例えば特許文献１に詳細に記載されている。
特許文献１によると、Ｎ領域は更にベーカンシーＶシリコンが優勢なＮｖ領域とインタースティシャルＩシリコンが優勢なＮｉ領域に分類される。
Ｎｖ領域では熱処理した際に酸素析出物（以下、ＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）と称する）が多く発生し、Ｎｉ領域では酸素析出物が殆ど発生しない。このような場合、Ｎｉ領域では熱処理を行っても酸素析出物が殆ど発生せず、言い換えるとＢＭＤの密度が小さいだけでなく、ディバイス工程中に混入が発生したらその混入をゲッタリング（ｇｅｔｔｅｒｉｎｇ）する能力が弱い問題がある。
特開２００２−２１１０９３号公報 韓国特許第１０−０８３８３５０号公報
実施例は、純粋無欠陥のシリコン単結晶ウェハを提供する。
実施例は、シリコン単結晶ウェハを製造するための方法を提供する。
実施例は、欠陥検出能力を向上させるシリコン単結晶ウェハの欠陥検出方法を提供する。
実施例は、従来は欠陥を検出することが難しかった領域からも欠陥を見つけるシリコン単結晶ウェハの欠陥検出方法を提供する。
実施例は、純粋無欠陥のシリコンウェハを具現するシリコン単結晶ウェハの欠陥検出方法を提供する。
実施例によると、シリコン単結晶ウェハは、Ｃｕに基づく欠陥が検出されないＩＤＰ領域を含み、ＩＤＰ領域は、Ｎｉに基づく欠陥が検出されるＮｉＧ領域とＮｉに基づく欠陥が検出されないＮＩＤＰ領域に区分される。
実施例によると、シリコン単結晶ウェハは第１引上げ速度を有する第１領域と、前記第１引上げ速度より大きい第２引上げ速度を有する第２領域と、前記第２引上げ速度より大きい第３引上げ速度を有する第３領域と、を含む。前記第２領域はＮｉに基づく欠陥が検出されるが、Ｃｕに基づく欠陥が検出されない領域である。
実施例によると、シリコン単結晶ウェハはＣｕに基づく欠陥が検出されるＶＤＰ領域と、前記ＶＤＰ領域に隣接して前記Ｃｕに基づく欠陥とＮｉに基づく欠陥の両方が検出されないＮＩＤＰ領域と、前記ＶＤＰ領域と前記ＮＩＤＰ領域との間に位置され、前記Ｃｕに基づく欠陥が検出されないが前記Ｎｉに基づく欠陥が検出されるＮｉＧ領域と、を含む。
実施例によると、Ｎｉに基づく欠陥が検出されないシリコン単結晶ウェハの製造方法が提供される。
実施例によると、シリコン単結晶ウェハの欠陥検出方法は、シリコン単結晶ウェハにＮｉを混入するステップと、前記シリコン単結晶ウェハに金属析出物の核を形成するために第１ステップの熱処理を行うステップと、前記金属析出物の核を成長するために第２ステップの熱処理を行うステップと、前記シリコン単結晶ウェハの欠陥を確認するステップと、を含む。
実施例は、Ｃｕに基づいて場合は見つからない欠陥をＮｉに基づいて見つける欠陥検出方法を利用することで純粋無欠陥のシリコン単結晶ウェハを得ることができる。
実施例は、Ｎｉに基づく欠陥検出方法を利用して純粋無欠陥のシリコンインゴットやシリコン単結晶ウェハを製造することができる。
実施例は、Ｃｕに基づく場合は検出されない欠陥をＮｉに基づいて検出するようにして欠陥の検出能力を向上する。このように向上した検出能力を利用して純粋無欠陥のシリコン単結晶ウェハが得ることができる。
実施例によるシリコン単結晶ウェハの欠陥検出方法を示す流れ図である。 ２つのステップによる熱処理を示す図である。 金属析出物を示す図である。 エッチングによって形成された突起を示す図である。 Ｎｉ混入濃度による欠陥の残像（ｈａｚｅ）を示す図である。 Ｃｕ混入を利用した場合のシリコン単結晶ウェハの表面状態を示す図である。 Ｎｉ混入を利用した場合のシリコン単結晶ウェハの表面状態を示す図である。 ２つのステップの熱処理の最適条件に関する実験結果を示す図である。 Ｃｕに基づく酸素濃度による欠陥の分布を示す図である。 Ｃｕに基づく酸素濃度による欠陥の分布を示す図である。 Ｃｕに基づく酸素濃度による欠陥の分布を示す図である。 Ｎｉに基づく酸素濃度による欠陥の分布を示す図である。 Ｎｉに基づく酸素濃度による欠陥の分布を示す図である。 Ｎｉに基づく酸素濃度による欠陥の分布を示す図である。 Ｃｕに基づく欠陥検出によるシリコン単結晶ウェハに定義された領域の区分を示す図である。 実施例によるＮｉに基づく欠陥検出によるシリコン単結晶ウェハに定義された領域区分を示す図である。 実施例によるシリコンインゴットの成長方向による領域区分を示す図である。
発明による実施例の説明において、各構成要素の「上」又は「下」に形成されると記載される場合、上又は下は２つの構成要素が互いに直接接触されるか一つ以上の他の構成要素が２つの構成要素の間に配置されて形成されることを全て含む。また、「上又は下」と表現される場合、一つの構成要素を基準に上の方向だけでなく下の方向の意味も含む。
実施例を説明する前に、Ｃｕデポジション（ｄｅｐｏｓｉｔｉｏｎ）法について簡略に説明する。Ｃｕデポジション法は特許文献２に記載されている。
Ｃｕデポジション法はウェハの表面上に絶縁膜を形成し、ウェハの表面近くに形成された欠陥部位上の絶縁膜を破壊して欠陥部位にＣｕの電解物質を析出する。よって、Ｃｕデポジション法によって従来は見つけることが難しかった欠陥を見つけることができる。即ち、従来は熱処理によっても見つけることが難しかった欠陥をＣｕデポジション法によって見つけることができる。
しかし、Ｃｕデポジション法は依然としてＮｖ領域からのみ欠陥を見つけることができる。即ち、Ｎｉ領域では従来の方法では見つけることができない欠陥が存在する可能性があるが、このような欠陥はＣｕデポジション法のような従来の検出方法では見つけることができない。
実施例は、シリコン単結晶ウェハのＩＤＰ（Ｃｕデポジション法におけるＮｉに対応する）から欠陥を見つける新しい欠陥検出方法を提供する。
欠陥検出方法
図１は、実施例によるシリコン単結晶ウェハの欠陥検出方法を示す流れ図である。
実施例で使用されたシリコン単結晶ウェハはＣＺ法で成長されたシリコンインゴットから切り取られるが、それに限定されるものではない。
シリコン単結晶ウェハがＮｉのような金属溶液でコーティングされる（Ｓ１０１）。コーティング方法としてはスピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）法やディッピング（ｄｉｐｐｉｎｇ）法が使用されるが、それに限定されるものではない。
Ｎｉがシリコン単結晶ウェハの上にコーティングされるとＮｉ溶液がシリコン単結晶ウェハの内部に拡散され、酸素析出物（ｏｘｙｇｅｎ ｐｒｅｃｉｐｉｔａｔｅｓ）と反応又は結合して金属析出物（ｍｅｔａｌ ｐｒｅｃｉｐｉｔａｔｅｓ）が形成される。
Ｎｉの濃度は少なくとも１Ｅ１３ａｔｏｍ／ｃｍ２以上であるが、それに限定されるものではない。
Ｎｉは従来のＣｕによってゲッタリングされない微細な析出物をゲッタリングするため、Ｃｕより欠陥検出能力が優秀である。
例えば、前記シリコン単結晶ウェハがＮｉによっては欠陥が見つからない場合、前記シリコン単結晶ウェハはＣｕによる検出方法に比べ更に欠陥がないことが分かる。よって、実施例による検出方法によってより微細な欠陥も見つかるだけでなく、このような検出方法に基づいてより欠陥のない良質のシリコンインゴットの成長を介したシリコン単結晶ウェハを製造することができる。
また、このような無欠陥のシリコン単結晶ウェハを利用してより高精細の半導体素子を製造することができる。
酸素濃度［Ｏｉ］が臨界値以上であるのかを把握する（Ｓ１０３）。臨界値は８ｐｐｍａに設定されるが、それに限定されるものではない。酸素濃度［Ｏｉ］が臨界値以上であれば、第１ステップの熱処理が行われる（Ｓ１０５）。前記第１ステップの熱処理によって金属析出物の核が製造される。
例えば、前記第１ステップの熱処理は略８７０℃の熱処理温度で略４時間行われる。このような第１ステップの熱処理によって金属析出物の核が形成される。このような金属析出物の核は後工程の第２ステップの熱処理による金属析出物の核の成長を助けるためのシード（ｓｅｅｄ）として使用される。
前記第１ステップの熱処理によって金属析出物の核が形成されると、第２ステップの熱処理が行われる（Ｓ１０７）。前記第２ステップの熱処理は金属析出物の核をシードにして金属析出物のサイズが増加するように金属析出物の核を成長させる役割をする。前記金属析出物は前記第２ステップの熱処理によって前記金属析出物の核を中心に四方に成長するが、それに限定されるものではない。
例えば、前記第２ステップの熱処理は略１０００℃の熱処理温度で略１時間乃至３時間行われる。
図２に示したように、第１ステップの熱処理Ｓ１０５によって金属析出物の核が形成され、第２ステップの熱処理Ｓ１０７によって金属析出物の核をシードにして金属析出物の核が四方に成長するため、究極的に金属析出物のサイズが拡張される。
金属析出物のサイズが増加するほど、後述する確認工程で金属析出物を検出する確率が増加する。
一方、酸素濃度［Ｏｉ］が少なすぎればＮｉ混入による金属析出物の検出が容易ではない恐れがある。
このような場合には追加の熱処理が行われる（Ｓ１１３）。追加の熱処理は略８００℃の熱処理温度で略４時間行われる。
追加の熱処理は金属析出物のサイズを拡張する役割をする。
酸素濃度［Ｏｉ］が少なすぎればＳ１１３による追加の熱処理によって金属析出物のサイズを拡張するが、このように拡張された金属析出物がＳ１０５及びＳ１０７によって２つのステップの熱処理（ｔｗｏ−ｓｔｅｐ ｈｅａｔ ｔｒｅａｔｍｅｎｔ）、即ち第１ステップの熱処理及び第２ステップの熱処理によってさらに拡張される。
実施例によるシリコン単結晶ウェハの欠陥検出方法において、酸素濃度［Ｏｉ］が少ない場合でも酸素濃度［Ｏｉ］が多い場合と類似してより精密に欠陥を検出することができる。
次に、前記シリコン単結晶ウェハを対象にエッチング工程が行われる（Ｓ１０９）。前記エッチング工程は湿式エッチング工程である。エッチング溶液としては硝酸（ＨＮＯ３）とフッ酸（ＨＦ）の混合が使用されるが、それに限定されるものではない。Ｓ１０９によるエッチング工程は欠陥をより容易に検出するためのものであって、金属析出物の濃度とサイズが臨界値以上であればＳ１０９によるエッチング工程は省略されてもよい。
図３に示したように、Ｓ１０１乃至Ｓ１０７による工程によってシリコン単結晶ウェハ１０の表面に金属析出物１３が形成される。
図４に示したように、Ｓ１０９によるエッチング工程によって金属析出物１３を除くシリコン単結晶ウェハ１０の表面がエッチングされる。このような場合、金属析出物１３の下に円錐状の突起１６が形成されるが、それに限定されるものではない。
即ち、金属析出物１３の下に突起１６が形成されて金属析出物１３を除くシリコン単結晶ウェハ１０の表面がエッチングされる。このような場合、シリコン単結晶ウェハの表面に金属析出物１３が存在する領域とそうではない領域とで段差が発生し、このような段差によって検出装置（図示せず）に導かれる光の経路が異なるため、検出装置から生成されたイメージを介して光経路の差によって金属析出物１３がより明確に示されることで、金属析出物１３の検出がより容易になる。
図５に示したように、Ｎｉの濃度が略１Ｅ１１ａｔｏｍ／ｃｍ２であるか１Ｅ１２ａｔｏｍ／ｃｍ２であれば熱処理の際の温度と時間を可変しても金属析出物が検出されないことが分かる。
それに対し、Ｎｉの濃度が略１Ｅ１３ａｔｏｍ／ｃｍ２であれば金属析出物が検出される。よって、Ｎｉの濃度は少なくとも１Ｅ１３ａｔｏｍ／ｃｍ２以上であることが好ましい。
図６ａはＣｕ混入を利用した場合のシリコン単結晶ウェハの表面状態を示す図であり、図６ｂはＮｉ混入を利用した場合のシリコン単結晶ウェハの表面状態を示す図である。
図６ａに示したように、Ｃｕ混入を利用した場合、シリコン単結晶ウェハは欠陥残像（ｈａｚｅ）を示さない。
それに対し、図６ｂに示したようにＮｉ混入を利用した場合、シリコン単結晶ウェハは明確に欠陥残像を示している。
よって、実施例によるシリコン単結晶ウェハの欠陥検出方法はＣｕを利用した検出方法からは検出されない欠陥を見つけることができる。
図７は、２つのステップの熱処理の最適条件に関する実験結果を示す図である。
図７に示したように、第１ステップの熱処理での熱処理温度は略８７０℃に固定する一方、熱処理時間は２時間、３時間及び４時間に変化させた。第２ステップの熱処理での熱処理温度は略１０００℃に固定する一方、熱処理時間は１時間、２時間、３時間に変化させた。
第３サンプル及び第４サンプルでは欠陥残像がよく示されていない。一方、第１及び第２サンプルでは欠陥残像がよく示されている。
よって、実施例によるシリコン単結晶ウェハの欠陥検出方法において、略８７０℃の熱処理温度と略４時間の熱処理時間を有する第１ステップの熱処理と略１０００℃の熱処理温度と略１時間乃至４時間の熱処理時間を有する第２ステップの熱処理で欠陥残像が良好であることが分かる。
更に図１を参照すると、エッチング工程が完了されたシリコン単結晶ウェハに基づいて金属析出物を確認する工程が行われる（Ｓ１１１）。
前記金属析出物は、例えば、カメラによって取得された映像イメージから確認されるが、それに限定されるものではない。
また、前記金属析出物は、例えば光学顕微鏡によって確認されてもよいが、それに限定されるものではない。
図８ａ乃至図８ｃは、Ｃｕに基づく酸素濃度による欠陥の分布を示す図である。例えば、図８ａの酸素濃度［Ｏｉ］は８．３ｐｐｍａであり、図８ｂの酸素濃度［Ｏｉ］は９．５ｐｐｍａであり、図８ｃの酸素濃度［Ｏｉ］は１０．８ｐｐｍａである。
Ｃｕに基づいて欠陥を検出する場合、酸素濃度が８．３ｐｐｍａ（図８ａ）であるか９．５ｐｐｍａ（図８ｂ）であればＩＤＰ領域とＶＤＰ領域が明確に区分されなくなる。酸素濃度が１０．８ｐｐｍａ（図８ｃ）ではＩＤＰ領域とＶＤＰ領域が区分される。
図９ａ乃至図９ｃは、Ｎｉに基づく酸素濃度による欠陥の分布を示す図である。例えば、図９ａの酸素濃度［Ｏｉ］は８．３ｐｐｍａであり、図９ｂの酸素濃度［Ｏｉ］は９．５ｐｐｍａであり、図９ｃの酸素濃度［Ｏｉ］は１０．８ｐｐｍａである。
Ｎｉに基づいて欠陥を検出する場合、酸素濃度が８．３ｐｐｍａ（図９ａ）、９．５ｐｐｍａ（図９ｂ）及び１０．８ｐｐｍａ（図９ｃ）全てでＩＤＰ領域とＶＤＰ領域が区分される。
ＶＤＰ領域は酸素析出物が存在する領域であり、ＩＤＰは酸素析出物が存在しない領域である。
図８ｃに示したようにシリコン単結晶ウェハの中央領域は全てＩＤＰ領域である一方、図９ｃに示したようにシリコン単結晶ウェハの最高の中央領域（ｃｅｎｔｅｒｍｏｓｔ ｒｅｇｉｏｎ）にＶＤＰ領域が定義されて最高の中央領域の周縁にＩＤＰ領域が定義される。
これはＣｕに基づいて検出する場合（図８ｃ）には中央領域に存在するＶＤＰ領域が検出されないことに対し、Ｎｉに基づいて検出する場合（図９ｃ）には中央領域が存在するＶＤＰ領域が検出されることを示している。言い換えると、Ｃｕに基づいて検出する場合（図８ｃ）には中央領域に欠陥が存在するにもかかわらず中央領域は欠陥がないＩＤＰ領域として検出される。それに対し、Ｎｉに基づいて検出する場合（図９ｃ）には中央領域に存在する欠陥を正確にＶＤＰ領域として検出する。
よって、図８ａから図９ｃに示した図面から、Ｃｕに基づく欠陥検出方法よりＮｉに基づく欠陥検出方法が更に正確に欠陥を検出することが分かる。
図１０ａはＣｕに基づく欠陥検出によるシリコン単結晶ウェハに定義された領域区分を示す図であり、図１０ｂは実施例によるＮｉに基づく欠陥検出によるシリコン単結晶ウェハに定義された領域区分を示す図である。
図１０ａに示したように、第１領域２１と第３領域２５はＶＤＰ領域で、第２領域２３はＩＤＰ領域である。前記第２領域２３は前記第１領域２１と前記第３領域２５との間に配置される。
上述したようにＶＤＰ領域は欠陥が存在する領域を意味し、ＩＤＰ領域は欠陥が存在しない領域を意味する。
図１０ｂに示したように、第１領域３１と第４領域３７はＶＤＰ領域であり、第２領域３３はＮｉＧ（Ｎｉ ｇｅｔｔｅｒｉｎｇ）領域であり、第３領域３５はＮＩＤＰ（Ｎｉ ｂａｓｅｄ ＩＤＰ）領域である。
上述したように、ＶＤＰ領域は欠陥が存在する領域である。
ＮｉＧ領域はＣｕに基づく欠陥が検出されず、Ｎｉに基づく欠陥のみが検出される領域として定義される。
ＮＩＤＰ領域はＮｉに基づく欠陥がない領域であって、純粋無欠陥領域として定義される。
よって、Ｃｕに基づくＩＤＰ領域（図１０ａ）に比べ実施例によるＮｉに基づくＮＩＤＰ領域（図１０ｂ）は酸素析出物のような欠陥が更に存在しなくなる領域である。よって、Ｎｉに基づくＮＩＤＰ領域を利用してシリコン単結晶ウェハを製造することで、更に高精細の半導体素子を求める顧客のニーズに対応することができる。
図１１は、実施例によるシリコンインゴットの成長方向による領域区分を示す図である。
通常、シリコンインゴットのうち成長方向を基準に最も下にＩ−ｒｉｃｈ領域が定義され、最も上にＶ−ｒｉｃｈ領域が定義される。Ｖ−ｒｉｃｈ領域から下の方向に順次にボイド（ｓｍａｌｌ ｖｏｉｄ）領域、ＯｉＳＦ（Ｏｘｙｇｅｎ ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）領域、ＲＩＥ領域が定義される。これらの領域は従来既に多様な検出方法によって定義された領域である。通常、下から上に、即ち成長方向に沿って進行されるほど引上げ速度Ｖが増加する。
ＲＩＥ領域に隣接してＶＤＰ領域が定義される。ＶＤＰ領域での欠陥はＣｕに基づく検出方法によって検出される。
ＶＤＰ領域とＩ−ｒｉｃｈ領域との間にＮｉＧ領域とＮＩＤＰ領域が定義される。
ＮｉＧ領域の欠陥はＣｕに基づいては検出されず、Ｎｉに基づいてのみ検出される。よって、Ｎｉに基づいてはＶＤＰ領域の欠陥だけでなくＮｉＧ領域の欠陥も検出される。
ＮＩＤＰはＮｉに基づいても欠陥が検出されない領域であって、純粋無欠陥領域として定義される。
前記ＮｉＧ領域の引上げ速度Ｖは前記ＶＤＰ領域の引上げ速度と前記ＮＩＤＰ領域の引上げ速度の間に位置する。即ち、前記ＮｉＧ領域の引上げ速度Ｖは前記ＶＤＰ領域の引上げ速度よりは小さく前記ＮｉＤＰ領域の引上げ速度よりは大きいが、それに限定されるものではない。
よって、成長方向に沿って成長したシリコンインゴットを水平方向に沿って切り取って製造されたシリコン単結晶ウェハの全領域全てがＮＩＤＰ領域である場合、現存の検出技術レベルから見ると欠陥が全くない純粋無欠陥のシリコン単結晶ウェハと称することができる。
このように、ＮＩＤＰ領域として定義されたシリコン単結晶ウェハを利用した半導体素子を製造する場合、少なくともシリコン単結晶ウェハに起因する不良の可能性を最小化して究極的に半導体素子の歩留りを著しく向上することができる。
（付記）
（付記１）
Ｃｕに基づく欠陥が検出されないＩＤＰ領域は、Ｎｉに基づく欠陥が検出されるＮｉＧ領域とＮｉに基づく欠陥が検出されないＮＩＤＰ領域に区分されるシリコン単結晶ウェハ。
（付記２）
前記Ｃｕに基づく欠陥とＮｉに基づく欠陥の両方が検出されるＶＤＰ領域で更に区分される付記１に記載のシリコン単結晶ウェハ。
（付記３）
前記欠陥はＮｉと前記シリコン単結晶ウェハの酸素析出物の結合によって形成された金属析出物である付記１に記載のシリコン単結晶ウェハ。
（付記４）
前記ＮｉＧ領域は前記ＶＤＰ領域と前記ＮＩＤＰ領域との間に位置する付記２に記載のシリコン単結晶ウェハ。
（付記５）
前記ＮｉＧ領域の引上げ速度は前記ＶＤＰ領域の引上げ速度と前記ＮＩＤＰ領域の引上げ速度の間である付記２に記載のシリコン単結晶ウェハ。
（付記６）
前記ＮｉＧ領域の引上げ速度は前記ＶＤＰ領域の引上げ速度より小さく前記ＮＩＤＰ領域の引上げ速度より大きい付記２に記載のシリコン単結晶ウェハ。
（付記７）
第１引上げ速度を有する第１領域と、
前記第１引上げ速度より大きい第２引上げ速度を有する第２領域と、
前記第２引上げ速度より大きい第３引上げ速度を有する第３領域と、を含み、
前記第２領域はＮｉに基づく欠陥が検出されるが、Ｃｕに基づく欠陥が検出されない領域であるシリコン単結晶ウェハ。
（付記８）
前記第３領域は前記Ｎｉに基づく欠陥及び前記Ｃｕに基づく欠陥の両方が検出される領域である付記７に記載のシリコン単結晶ウェハ。
（付記９）
前記第１領域は前記Ｎｉに基づく欠陥及び前記Ｃｕに基づく欠陥の両方が検出されない領域である付記７に記載のシリコン単結晶ウェハ。
（付記１０）
前記第１領域はＮＩＤＰ領域であり、前記第２領域はＮｉＧ領域であり、前記第３領域はＶＤＰ領域である付記７に記載のシリコン単結晶ウェハ。
（付記１１）
Ｃｕに基づく欠陥が検出されるＶＤＰ領域と、
前記ＶＤＰ領域に隣接して前記Ｃｕに基づく欠陥とＮｉに基づく欠陥の両方が検出されないＮＩＤＰ領域と、
前記ＶＤＰ領域と前記ＮＩＤＰ領域との間に位置し、前記Ｃｕに基づく欠陥が検出されないが前記Ｎｉに基づく欠陥が検出されるＮｉＧ領域と、を含むシリコン単結晶ウェハ。
（付記１２）
前記ＮｉＧ領域の引上げ速度は前記ＶＤＰ領域の引上げ速度と前記ＮＩＤＰ領域の引上げ速度の間である付記１１に記載のシリコン単結晶ウェハ。
（付記１３）
前記ＮｉＧ領域の引上げ速度は前記ＶＤＰ領域の引上げ速度より小さく前記ＮＩＤＰ領域の引上げ速度より大きい付記１１に記載のシリコン単結晶ウェハ。
（付記１４）
Ｎｉに基づく欠陥が検出されないＮＩＤＰ領域で形成されたシリコン単結晶ウェハの製造方法。
（付記１５）
前記シリコン単結晶ウェハはシリコンインゴットを切り取ることで得られる付記１４に記載のシリコン単結晶ウェハの製造方法。
（付記１６）
前記シリコン単結晶ウェハは前記シリコンインゴットの全領域がＮＩＤＰ領域を有するように成長させられる付記１５に記載のシリコン単結晶ウェハの製造方法。
（付記１７）
シリコン単結晶ウェハにＮｉを混入するステップと、
前記シリコン単結晶ウェハに金属析出物の核を形成するために第１ステップの熱処理を行うステップと、
前記金属析出物の核を成長させるために第２ステップの熱処理を行うステップと、
前記シリコン単結晶ウェハの欠陥を確認するステップと、を含むシリコン単結晶ウェハの欠陥検出方法。
（付記１８）
前記金属析出物は前記Ｎｉと前記シリコン単結晶ウェハの酸素析出物との反応によって形成される付記１７に記載のシリコン単結晶ウェハの欠陥検出方法。
（付記１９）
前記Ｎｉの濃度は少なくとも１Ｅ１３ａｔｏｍ／ｃｍ２以上である付記１７に記載のシリコン単結晶ウェハの欠陥検出方法。
（付記２０）
前記第１ステップの熱処理は８７０℃の熱処理温度で略４時間行われる付記１７に記載のシリコン単結晶ウェハの欠陥検出方法。
（付記２１）
前記金属析出物の核はシードである付記１７に記載のシリコン単結晶ウェハの欠陥検出方法。
（付記２２）
前記第２ステップの熱処理は１０００℃の熱処理温度で略１時間乃至略３時間行われる付記１７に記載のシリコン単結晶ウェハの欠陥検出方法。
（付記２３）
前記シリコン単結晶ウェハの欠陥を確認するステップの前に、前記シリコン単結晶ウェハをエッチングするステップを更に含む付記１７に記載のシリコン単結晶ウェハの欠陥検出方法。
（付記２４）
前記金属析出物を除く前記シリコン単結晶ウェハの表面がエッチングされる付記２３に記載のシリコン単結晶ウェハの欠陥検出方法。
（付記２５）
前記エッチングによって前記金属析出物が存在する領域とそうではない領域との間に段差が形成される付記２４に記載のシリコン単結晶ウェハの欠陥検出方法。
（付記２６）
前記第１ステップの熱処理を行うステップの前に、
前記シリコン単結晶ウェハの酸素濃度が臨界値以下であれば追加の熱処理を行うステップを更に含む付記１７に記載のシリコン単結晶ウェハの欠陥検出方法。
（付記２７）
前記臨界値は８ｐｐｍａである付記２６に記載のシリコン単結晶ウェハの欠陥検出方法。
（付記２８）
前記追加の熱処理は８００℃の熱処理温度で４時間行われる付記２６に記載のシリコン単結晶ウェハの欠陥検出方法。
実施例によるシリコン単結晶ウェハは、半導体素子に利用される。

Claims (12)

  1. シリコン単結晶ウェハにＮｉ溶液をコーティングすることでＮｉを混入するステップと、
    前記シリコン単結晶ウェハに金属析出物の核を形成するために第１ステップの熱処理を行うステップと、
    前記金属析出物のサイズが増加するように前記金属析出物の核を成長させるために第２ステップの熱処理を行うステップと、
    前記シリコン単結晶ウェハの欠陥を確認するステップと、を含むシリコン単結晶ウェハの欠陥検出方法。
  2. 前記金属析出物は前記Ｎｉと前記シリコン単結晶ウェハの酸素析出物との反応によって形成される請求項１に記載のシリコン単結晶ウェハの欠陥検出方法。
  3. 前記Ｎｉの濃度は少なくとも１Ｅ１３ａｔｏｍ／ｃｍ２以上である請求項１に記載のシリコン単結晶ウェハの欠陥検出方法。
  4. 前記第１ステップの熱処理は８７０℃の熱処理温度で４時間行われる請求項１に記載のシリコン単結晶ウェハの欠陥検出方法。
  5. 前記金属析出物の核はシードである請求項１に記載のシリコン単結晶ウェハの欠陥検出方法。
  6. 前記第２ステップの熱処理は１０００℃の熱処理温度で１時間乃至３時間行われる請求項１に記載のシリコン単結晶ウェハの欠陥検出方法。
  7. 前記シリコン単結晶ウェハの欠陥を確認するステップの前に、前記シリコン単結晶ウェハをエッチングするステップを更に含む請求項１に記載のシリコン単結晶ウェハの欠陥検出方法。
  8. 前記金属析出物を除く前記シリコン単結晶ウェハの表面がエッチングされる請求項７に記載のシリコン単結晶ウェハの欠陥検出方法。
  9. 前記エッチングによって前記金属析出物が存在する領域とそうではない領域との間に段差が形成される請求項８に記載のシリコン単結晶ウェハの欠陥検出方法。
  10. 前記第１ステップの熱処理を行うステップの前に、
    前記シリコン単結晶ウェハの酸素濃度が臨界値以下であれば追加の熱処理を行うステップを更に含む請求項１に記載のシリコン単結晶ウェハの欠陥検出方法。
  11. 前記臨界値は８ｐｐｍａである請求項１０に記載のシリコン単結晶ウェハの欠陥検出方法。
  12. 前記追加の熱処理は８００℃の熱処理温度で４時間行われる請求項１０に記載のシリコン単結晶ウェハの欠陥検出方法。
JP2017243908A 2013-01-08 2017-12-20 シリコン単結晶ウェハの欠陥検出方法 Active JP6568924B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2013-0001876 2013-01-08
KR1020130001875A KR101364937B1 (ko) 2013-01-08 2013-01-08 실리콘 단결정 웨이퍼의 결함 검출 방법
KR1020130001876A KR101525657B1 (ko) 2013-01-08 2013-01-08 실리콘 단결정 웨이퍼 및 그 제조 방법
KR10-2013-0001875 2013-01-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015552561A Division JP6266653B2 (ja) 2013-01-08 2013-09-13 シリコン単結晶ウェハ

Publications (2)

Publication Number Publication Date
JP2018093205A JP2018093205A (ja) 2018-06-14
JP6568924B2 true JP6568924B2 (ja) 2019-08-28

Family

ID=51060378

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015552561A Active JP6266653B2 (ja) 2013-01-08 2013-09-13 シリコン単結晶ウェハ
JP2017243908A Active JP6568924B2 (ja) 2013-01-08 2017-12-20 シリコン単結晶ウェハの欠陥検出方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015552561A Active JP6266653B2 (ja) 2013-01-08 2013-09-13 シリコン単結晶ウェハ

Country Status (6)

Country Link
US (2) US9406528B2 (ja)
EP (1) EP2943974B1 (ja)
JP (2) JP6266653B2 (ja)
CN (2) CN108441940A (ja)
TW (1) TWI559422B (ja)
WO (1) WO2014109453A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7057122B2 (ja) 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
KR102060085B1 (ko) 2018-08-20 2019-12-27 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066599A (en) * 1989-07-27 1991-11-19 Fujitsu Limited Silicon crystal oxygen evaluation method using fourier transform infrared spectroscopy (ftir) and semiconductor device fabrication method using the same
JPH07193073A (ja) * 1993-12-27 1995-07-28 Kawasaki Steel Corp シリコンウエハの製造方法
JPH11236293A (ja) 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ
JP2001081000A (ja) * 1999-09-08 2001-03-27 Shin Etsu Handotai Co Ltd シリコン単結晶の結晶欠陥評価方法
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP2002076005A (ja) * 2000-08-24 2002-03-15 Toshiba Ceramics Co Ltd シリコン単結晶ウエハ
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP4953510B2 (ja) 2001-01-12 2012-06-13 シヤチハタ株式会社 インキ含浸器
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP4675542B2 (ja) 2002-06-28 2011-04-27 信越半導体株式会社 ゲッタリング能力の評価方法
KR100722089B1 (ko) 2002-10-18 2007-05-25 가부시키가이샤 섬코 실리콘 단결정 잉곳의 점결함 분포를 측정하는 방법
JP4200845B2 (ja) * 2002-10-18 2008-12-24 株式会社Ｓｕｍｃｏ シリコン単結晶インゴットの点欠陥分布を測定する方法
US20060011271A1 (en) * 2002-12-06 2006-01-19 Toshiharu Kobayashi Ni-based single crystal superalloy
US7074271B2 (en) 2004-02-23 2006-07-11 Sumitomo Mitsubishi Silicon Corporation Method of identifying defect distribution in silicon single crystal ingot
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Ｓｕｍｃｏ シリコン半導体基板およびその製造方法
KR20070066328A (ko) * 2005-12-21 2007-06-27 주식회사 실트론 무결함 실리콘웨이퍼의 순수베이컨시와 순수인터스티셜영역 구분방법
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
KR100763834B1 (ko) * 2006-09-25 2007-10-05 주식회사 실트론 구리 헤이즈를 이용한 단결정 실리콘의 결정 결함 영역구분 방법 및 결정 결함 영역 평가용 구리 오염 용액
KR100818670B1 (ko) 2006-09-25 2008-04-01 주식회사 실트론 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법
JP2008222505A (ja) * 2007-03-14 2008-09-25 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの評価方法およびシリコン単結晶の製造方法
JP2009054790A (ja) * 2007-08-27 2009-03-12 Oki Electric Ind Co Ltd 半導体装置
JP5751748B2 (ja) * 2009-09-16 2015-07-22 信越化学工業株式会社 多結晶シリコン塊群および多結晶シリコン塊群の製造方法
KR20110108876A (ko) * 2010-03-30 2011-10-06 주식회사 엘지실트론 웨이퍼
US9123529B2 (en) * 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US9019491B2 (en) * 2012-01-19 2015-04-28 KLA—Tencor Corporation Method and apparatus for measuring shape and thickness variation of a wafer

Also Published As

Publication number Publication date
JP6266653B2 (ja) 2018-01-24
JP2016510503A (ja) 2016-04-07
WO2014109453A1 (en) 2014-07-17
TWI559422B (zh) 2016-11-21
US9406528B2 (en) 2016-08-02
EP2943974B1 (en) 2021-01-13
US9917022B2 (en) 2018-03-13
EP2943974A1 (en) 2015-11-18
TW201428869A (zh) 2014-07-16
US20160315020A1 (en) 2016-10-27
JP2018093205A (ja) 2018-06-14
EP2943974A4 (en) 2017-01-11
US20140191370A1 (en) 2014-07-10
CN104919570A (zh) 2015-09-16
CN108441940A (zh) 2018-08-24
CN104919570B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
JP5439305B2 (ja) シリコン基板の製造方法及びシリコン基板
JP5946001B2 (ja) シリコン単結晶棒の製造方法
US9337013B2 (en) Silicon wafer and method for producing the same
US10541181B2 (en) Wafer and wafer defect analysis method
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
WO2014073164A1 (ja) シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP6568924B2 (ja) シリコン単結晶ウェハの欠陥検出方法
JP5381558B2 (ja) シリコン単結晶の引上げ方法
JP6802243B2 (ja) ウエハーの欠陥領域を評価する方法
JP4196602B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2010275147A (ja) シリコンウェーハの結晶欠陥評価方法
KR20100137492A (ko) 실리콘 단결정 웨이퍼, 실리콘 단결정의 제조방법 또는 실리콘 단결정 웨이퍼의 제조방법 및 반도체 디바이스
KR101364937B1 (ko) 실리콘 단결정 웨이퍼의 결함 검출 방법
KR101525657B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조 방법
KR101160267B1 (ko) 웨이퍼 상에 원추형 구조물 형성 방법
TW201719758A (zh) 磊晶矽晶圓
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP4144163B2 (ja) エピタキシャルウェーハの製造方法
JPH0529326A (ja) シリコンウエーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190805

R150 Certificate of patent or registration of utility model

Ref document number: 6568924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250