TWI559422B - 單晶矽晶圓及其製造與缺陷檢測方法 - Google Patents

單晶矽晶圓及其製造與缺陷檢測方法 Download PDF

Info

Publication number
TWI559422B
TWI559422B TW102133726A TW102133726A TWI559422B TW I559422 B TWI559422 B TW I559422B TW 102133726 A TW102133726 A TW 102133726A TW 102133726 A TW102133726 A TW 102133726A TW I559422 B TWI559422 B TW I559422B
Authority
TW
Taiwan
Prior art keywords
region
single crystal
crystal germanium
germanium wafer
defect
Prior art date
Application number
TW102133726A
Other languages
English (en)
Other versions
TW201428869A (zh
Inventor
沈遇榮
Original Assignee
Ｌｇ矽得榮股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130001876A external-priority patent/KR101525657B1/ko
Priority claimed from KR1020130001875A external-priority patent/KR101364937B1/ko
Application filed by Ｌｇ矽得榮股份有限公司 filed Critical Ｌｇ矽得榮股份有限公司
Publication of TW201428869A publication Critical patent/TW201428869A/zh
Application granted granted Critical
Publication of TWI559422B publication Critical patent/TWI559422B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/04—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the liquid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Engineering (AREA)

Description

單晶矽晶圓及其製造與缺陷檢測方法
本發明係關於一種單晶矽晶圓。
本發明係關於一種單晶矽晶圓的一製造方法。
本發明係關於一種單晶矽晶圓缺陷檢測的一方法。
單晶矽晶圓被廣泛使用於需成為大型積體電路的半導體裝置中。
為增加此一半導體裝置之良率，單晶矽晶圓必須具有極佳的膜品質。
單晶矽晶圓係為矽晶錠經由切割所獲得的複數個薄板之一，通常使用丘克拉斯基晶體生長法(Czochralski crystal-growing methodology，下文中，簡稱為CZ法)生長矽晶錠(ingot)。
藉由調控拉晶速率(V)與溫度梯度(G)之間的關係，使矽晶錠生長。拉晶速率代表矽晶錠生長之速率。溫度梯度(G)代表鄰近晶體之固態-液態界面之溫度。
為了獲得大量的半導體裝置，單晶矽晶圓必須有大的直徑，而為達此一目的，矽晶錠亦須有大的直徑。
然而，隨著矽晶錠的直徑增加，控制拉晶速率(V)/溫度梯度(G)變得困難。因此，矽晶錠中會具有多種的缺陷，如：流體圖案缺陷(flow pattern defect，FPD)、雷射散射斷層攝影缺陷(laser scattering tomography defect，LSTD)、結晶起因之微粒(crystal originated particle，COP)等，由於這些缺陷可能導致半導體裝置的良率變得更差。
在說明這些缺陷之前，先說明被稱為空隙(vacancy，下文中簡稱為V)以及填隙(interstitial，下文中簡稱為I)等因子，其分別決定了單晶矽晶圓中空隙型點缺陷(vacancy-point defect)以及矽填隙型點缺陷(interstitial silicon point defect)中的摻雜濃度(inclusion concentrations)。
單晶矽晶圓中V-rich區域(V-rich region)代表因缺少矽原子造成的空隙聚集之缺陷區域。I-rich區域(I-rich region)代表因額外矽原子造成的矽填隙聚集之缺陷區域。
在V-rich區域與I-rich區域之間具有中性區域，例如N區域。N區域中係沒有缺失原子、沒有多出原子，少量缺失原子或少量多出原子。
上文中，提到的缺陷，如：流體圖案缺陷(FPD)、雷射散射斷層攝影缺陷(LSTD)、結晶起因之微粒(COP)等，發生在當空隙(V)矽或填隙(I)矽過飽和時，而且即便有原子偏離，此類缺陷並不會在低於過飽和的狀態下發生。
由空隙(V)矽所造成的點缺陷以及填隙(I)矽所造成的點缺陷之濃度，決定於拉晶速率(V)與溫度梯度(G)之間的關係。當從與晶體生長軸垂直的切面觀察，一種稱為氧化誘發疊層缺陷(oxidation induced stacking fault，OSF)之缺陷分布於鄰近V-rich區域與I-rich區域之邊界處成環狀(下文中，稱為OSF環)。晶體生長所導致之缺陷在例如日本專利特許公開第2002-211093號中已被詳盡 的描述。
根據日本專利特許公開第2002-211093號，將N區域再分類為以空隙(V)矽為主的Nv區域，以及以填隙(I)矽為主的Ni區域。
當執行熱處理時於Nv區域表現出氧沉澱(下文中，稱之為主體微缺陷，bulk micro defect，BMD)，但氧沉澱很少表現於Ni區域。在這種情況下，即便於Ni區域執行熱處理，氧沉澱很少表現於其中，換句話說，即BMD之密度低，若污染於裝置製程中發生，有不易吸附污染(getter pollution)之限制。
實施例中提供一種零缺陷之單晶矽晶圓。
實施例中提供一種製造單晶矽晶圓的方法。
實施例中提供一種可增強缺陷檢測能力之單晶矽晶圓缺陷檢測方法。
實施例中提供一種單晶矽晶圓缺陷檢測方法，通常單晶矽晶圓中具有難以檢測缺陷的區域，該方法有能力檢測其中之缺陷。
實施例中提供一種單晶矽晶圓缺陷檢測方法，其可實現零缺陷之單晶矽晶圓。
根據本發明中一實施例，一種單晶矽晶圓中包含：一IDP區域，其係被區分為一NiG區域及一NIDP區域，其中該IDP區域中無法檢測出一Cu基礎缺陷，在該NiG區域中可檢測出一Ni基礎缺陷，以及該NIDP區域中無法檢測出一Ni基礎缺陷。
根據本發明中另一實施例，一種單晶矽晶圓，包含：一第一區域具有一第一拉晶速率；一第二區域具有一第二拉晶速率，其中第二拉晶速率 高於第一拉晶速率；一第三區域具有一第三拉晶速率，其中第三拉晶速率高於第二拉晶速率。該第二區域係可檢測出一Ni基礎缺陷但無法檢測出一Cu基礎缺陷之一區域。
根據本發明中另一實施例，一種單晶矽晶圓，包含：一VDP區域，其中可檢測出一Cu基礎缺陷；一NIDP區域鄰近該VDP區域，其中無法檢測出一Cu基礎缺陷及一Ni基礎缺陷；及一NiG區域位於該VDP區域及該NIDP區域之間，其中該NiG區域係無法檢測出一Cu基礎缺陷但可檢測出一Ni基礎缺陷之一區域。
根據本發明中另一實施例，提供一種單晶矽晶圓的製造方法，其單晶矽晶圓中無法檢測出一Ni基礎缺陷。
根據本發明中另一實施例，一種檢測單晶矽晶圓之方法，包含：以Ni污染該單晶矽晶圓；執行第一熱處理，以便在該單晶矽晶圓上形成一金屬沉澱核心；執行第二熱處理，使該金屬沉澱核心成長；及確認單晶矽晶圓中之一缺陷。
S101‧‧‧步驟101
S103‧‧‧步驟103
S105‧‧‧步驟105
S107‧‧‧步驟107
S109‧‧‧步驟109
S111‧‧‧步驟111
S113‧‧‧步驟113
10‧‧‧單晶矽晶圓
13‧‧‧金屬沉澱
16‧‧‧錐狀突起
21‧‧‧第一區域
23‧‧‧第二區域
25‧‧‧第三區域
31‧‧‧第一區域
33‧‧‧第二區域
35‧‧‧第三區域
37‧‧‧第四區域
第1圖 係為根據一實施例之單晶矽晶圓缺陷檢測方法之流程圖。
第2圖 表示二步驟熱處理。
第3圖 表示金屬沉澱。
第4圖 表示經由蝕刻所形成之突起。
第5圖 表示根據Ni污染濃度之霧狀。
第6A圖 表示當使用Cu污染後之單晶矽晶圓表面狀態。
第6B圖 表示當使用Ni污染後之單晶矽晶圓表面狀態。
第7圖 表示二步驟熱處理最佳條件之實驗結果。
第8A圖至第8C圖 表示根據氧濃度之Cu基礎缺陷分布。
第9A圖至第9C圖 表示根據氧濃度之Ni基礎缺陷分布。
第10A圖 表示單晶矽晶圓中被Cu基礎缺陷檢測所定義之區域。
第10B圖 表示單晶矽晶圓中被Ni基礎缺陷檢測所定義之區域。
第11圖 表示依據實施例中根據矽晶錠生長方向之區域。
實施例將在下文中引述所附之圖式加以說明。為了便於描述與清晰，圖式中各層之厚度或尺寸被加以放大、省略或概要的描繪。同時，各元件之尺寸並不完全反映其真實尺寸。
於描述實施例之前，先簡略描述Cu沉積(deposition)。Cu沉積已在韓國專利第10-0838350號中揭露。
根據該Cu沉積，一介電質形成於晶圓表面之上，而且鄰近一晶圓表面缺陷部分之上的介電質膜遭到破壞，使Cu電解質沉澱於該缺陷部分。因此，可以藉由Cu沉積找到通常不易找到之缺陷。亦即，可以藉由Cu沉積找到通常即使經由熱處理後仍不易找到之缺陷。
然而，Cu沉積只能找到Nv區域中之一缺陷。亦即，雖然Ni區域中亦可能具有一缺陷，但現行技術可能無法發現，現行檢測技術如Cu沉積可能無法發現此一缺陷。
實施例中提供了一種缺陷檢測的新方法，可以檢測單晶矽晶圓之IDP(對應於Cu沉積中的Ni)中的缺陷。
如何執行檢測一缺陷。
第1圖為根據實施例之單晶矽晶圓缺陷檢測方法之流程圖。
實施例中使用之單晶矽晶圓，可藉由切割使用CZ法生長之矽晶錠獲得，但本發明並不限定於此。
步驟S101中之單晶矽晶圓可被金屬溶液鍍膜，例如：Ni溶液。該鍍膜方法，可使用包含：旋轉塗佈法或浸鍍法，但本發明並不限定於此。
若單晶矽晶圓鍍膜上Ni溶液，其可能擴散至單晶矽晶圓中，並與氧沉澱(oxygen precipitates)反應或結合形成金屬沉澱(metal precipitates)。
雖然Ni之濃度可能相等或大於至少約1×1013atom/cm2，但本發明並不限定於此。
由於存在無法被Cu吸附但可被Ni吸附的細微沉澱，在缺陷檢測中Ni可能較Cu為佳。
舉例來說，如果Ni並未找到單晶矽晶圓中之缺陷，可意味著，該單晶矽晶圓具有相較於使用Cu檢測方法更少的缺陷。因此，使用根據實施例之檢測方法可以找到更細微的缺陷，同時，基於該檢測方法，可以透過良好的矽晶錠生長來製造其中具有較少缺陷之單晶矽晶圓。
此外，可以使用該零缺陷之單晶矽晶圓製造更為精密的半導體裝置。
在步驟S103中測定氧濃度[Oi]是否等於或大於一閾值。該閾值可設定為8ppma，但不限於此。若氧濃度[Oi]等於或大於閾值，可執行步驟S105中之第一熱處理。可藉由第一熱處理製造金屬沉澱核心。
舉例來說，該第一熱處理可在約870℃之溫度中執行約4小時。 金屬沉澱核心可經由該第一熱處理形成。該金屬沉澱核心可在後續第二熱處理中被用以作為幫助金屬沉澱核心成長之種核(seed)。
若該金屬沉澱核心經由第一熱處理形成，可執行步驟S107中之第二熱處理。第二熱處理可為金屬核心的成長帶來貢獻，使金屬沉澱的尺寸藉由利用金屬沉澱核心做為種核而增加。雖然，經由第二熱處理，金屬沉澱可能在其核心周圍的所有方向成長，但本發明並不限定於此。
舉例來說，該第二熱處理可在約1000℃之溫度中執行約1至3小時。
如第2圖所示，由於該金屬沉澱核心經由第一熱處理S105所形成，以及經由第二熱處理S107，藉著利用該金屬沉澱核心做為種核，使金屬沉澱朝所有方向成長，金屬沉澱之尺寸最終可得到擴展。
隨著金屬沉澱的尺寸增加，在後續將被描述的確認程序中，檢測出金屬沉澱的可能性亦隨之增加。
若氧濃度[Oi]過低，可能不易檢測出經由Ni污染所造成之金屬沉澱。
在此情況下，可執行步驟S113之進一步熱處理。進一步熱處理可在約800℃之溫度中執行約4小時。
該進一步熱處理在該金屬沉澱尺寸擴展可能扮演一重要角色。
當氧濃度[Oi]過低，藉由S113之進一步熱處理可擴展金屬沉澱之尺寸，並經由二步驟熱處理，即步驟S105之第一熱處理與步驟S107之第二熱處理，可更進一步擴展此一經擴展的金屬沉澱。
在根據該實施例之單晶矽晶圓缺陷檢測方法中，即使在低的氧 濃度[Oi]下，也能夠如同高氧濃度[Oi]下更為精確的檢測缺陷。
隨後，可於單晶矽晶圓上執行步驟S109之蝕刻程序。該蝕刻程序可為一濕式蝕刻程序。即便，可使用硝酸(HNO3)與氫氟酸(HF)混合物作為蝕刻劑，但本發明並不限定於此。執行步驟S109之蝕刻程序，是為了更易於檢測出缺陷，若金屬沉澱的濃度與尺寸等於或大於閾值，可不執行步驟S109之蝕刻程序。
如第3圖所示，藉由步驟S101至S107之程序，金屬沉澱13可於單晶矽晶圓10表面上形成。
如第4圖所示，藉由步驟S109之蝕刻程序可蝕刻單晶矽晶圓10表面除金屬沉澱13以外之部分。在此情況下，錐狀突起16可於金屬沉澱下方形成，但本發明並不限定於此。
亦即，突起16可於金屬沉澱13下方形成，以及單晶矽晶圓10除金屬沉澱13以外之部分可被蝕刻。在此情況下，在單晶矽晶圓之表面上，金屬沉澱13存在之區域與金屬沉澱13不存在之區域之間有一階差。此外，由於此一階差，造成到達檢測器(圖中未描繪)之光程有所差異。因此，由於通過檢測器形成影像之光程的差異，可更為清楚的觀察到該金屬沉澱13，且因此更容易檢測金屬沉澱13。
如第5圖所示，當Ni濃度大約為1×1011atom/cm2或1×1012atom/cm2時，可以了解到，即使改變熱處理中的溫度與時間長度，仍無法檢測出金屬沉澱。
相較之下，當Ni濃度大約為1×1013atom/cm2，可檢測出金屬沉澱。因此，Ni濃度可等於或大於至少1×1013atom/cm2。
第6A圖表示，當使用Cu污染時，單晶矽晶圓的表面狀態，而第6B圖表示，當使用Ni污染時，單晶矽晶圓的表面狀態。
如第6A圖所示，當使用Cu污染時，單晶矽晶圓並未出現霧狀(haze)。
相較之下，如第6B圖所示，當使用Ni污染時，單晶矽晶圓清楚的出現霧狀。
因此，根據該實施例之單晶矽晶圓缺陷檢測方法，可找到使用Cu之檢測方法可能無法檢測出之缺陷。
第7圖表示，二步驟熱處理最佳條件之實驗結果。
如第7圖所示，當第一熱處理之溫度固定為約870℃，變動第一熱處理之時間長度，即2、3及4小時。而當第二熱處理之溫度固定為約1000℃，變動第二熱處理之時間長度，即1、2及3小時。
樣本3與4並未出現霧狀。相較之下，樣本1與2順利出現霧狀。
因此，在根據該實施例之單晶矽晶圓缺陷檢測方法中，可了解到，當第一熱處理以約870℃之溫度執行約4小時，以及第二熱處理以約1000℃之溫度執行約1小時至約3小時，可出現良好的霧狀。
參照回第1圖，在步驟S111中，基於完成蝕刻程序之單晶矽晶圓，執行一確認金屬沉澱之程序。
舉例來說，金屬沉澱可藉由相機所拍攝的影像加以確認，但本發明並不限定於此。
除此之外，儘管金屬沉澱可使用光學顯微鏡加以確認，但本發 明並不限定於此。
第8A至8C圖表示根據氧濃度之Cu基礎缺陷之分布。例如，第8A圖中之氧濃度[Oi]為8.3ppma，第8B圖中之氧濃度[Oi]為9.5ppma以及第8C圖中之氧濃度[Oi]為10.8ppma。
當檢測Cu基礎缺陷時，在氧濃度8.3ppma(第8A圖)或9.5ppma(第8B圖)情況下，無法明顯區別IDP區域與VDP區域。在氧濃度10.8ppma(第8C圖)情況下，可區別IDP區域與VDP區域。
第9A至9C圖表示根據氧濃度之Ni基礎缺陷之分布。例如，第9A圖中之氧濃度[Oi]為8.3ppma，第9B圖中之氧濃度[Oi]為9.5ppma及第9C圖中之氧濃度[Oi]為10.8ppma。
當檢測Ni基礎缺陷時，在氧濃度8.3ppma(第9A圖)、9.5ppma(第9B圖)以及氧濃度10.8ppma(第9C圖)情況下，可彼此區別出IDP區域與VDP區域。
VDP區域可為一氧沉澱存在之區域，IDP區域可為一氧沉澱不存在之區域。
如第8C圖所示，單晶矽晶圓之中心區域完全為IDP，但如第9C圖所示，單晶矽晶圓之最中心區域可被定義為VDP區域，以及上述最中心區域周圍之區域可被定義為IDP區域。
這表示，當執行Cu基礎檢測時(見第8C圖)，未檢測出存在於中心區域的VDP區域，但當執行Ni基礎檢測時(見第9C圖)，可檢測出存在於中心區域之VDP區域。換句話說，當執行Cu基礎檢測時(見第8C圖)，即使中心區域存在缺陷，該中心區域仍可能被檢測為無缺陷之IDP區域。相對來說， 當執行Ni基礎檢測時(見第9C圖)，基於中心區域缺陷之存在，該中心區域可正確地被檢測為VDP區域。
因此，從第8A至9C圖，可了解到，相較於Cu基礎缺陷檢測方法，Ni基礎缺陷檢測方法可更為正確地檢測缺陷。
第10A圖表示單晶矽晶圓上經由Cu基礎缺陷檢測所定義之區域，以及第10B圖表示根據一實施例中，單晶矽晶圓上經由Ni基礎缺陷檢測所定義之區域。
如第10A圖所示，第一區域21與第三區域25為VDP區域，及第二區域23為IDP區域。第二區域23可位於第一區域21與第三區域25之間。
如先前所述，VDP區域可表示一具有缺陷之區域，以及IDP區域可表示一不具缺陷之區域。
如第10B圖所示，第一區域31與第四區域37可為VDP區域，第二區域33可為NiG(Ni gettering)區域，以及第三區域35可為NIDP(Ni based IDP)區域。
如先前所述，VDP區域為一具有缺陷之區域。
該NiG區域可被定義為一無法檢測出Cu基礎缺陷，且僅可檢測出Ni基礎缺陷之區域。
該NIDP區域可被定義為一零缺陷區域，因該區域不具Ni基礎缺陷。
因此，根據該實施例之Ni基礎NIDP區域(見第10B圖)，相較於Cu基礎IDP區域(見第I0A圖)，具有相對稀少之缺陷，如氧沉澱。因此，藉由使用Ni基礎NIDP區域製造單晶矽晶圓，可回應客戶冀望更為精密之半導體 元件之需求。
第11圖表示依據實施例之根據矽晶錠生長方向之區域。
一般而言，矽晶錠生長方向中最低的區域可被定義為I-rich區域，以及最高區域可被定義為V-rich區域。依序接續於V-rich區域之下可被定義為：小空隙(small void)區域，氧化誘發疊層缺陷(oxidation induced stacking fault，OiSF)區域，以及RIE區域。這些區域為已被使用其他檢測方法所定義之區域。一般而言，拉晶速率(V)可隨著向上的方向，即生長方向提升。
鄰近RIE區域的區域可被定義為VDP區域。Cu基礎檢測方法可檢測出VDP區域之缺陷。
位於VDP區域與I-rich區域之間的區域可被定義為NiG區域與NIDP區域。
NiG區域中之缺陷，可能無法以Cu基礎方法檢測，且只能以Ni基礎方法檢測。因此，以Ni基礎方法可檢測出VDP區域中之缺陷及NiG區域中之缺陷。
NIDP區域為使用Ni基礎方法無法檢測出缺陷之區域，因此可定義為零缺陷區域。
NiG區域之拉晶速率(V)可介於VDP區域之拉晶速率與NIDP區域之拉晶速率之間。亦即，NiG區域之拉晶速率(V)可低於VDP區域，並且高於NIDP區域，但本發明並不限定於此。
因此，當經由水平切割於生長方向中生長之矽晶錠，所製造之單晶矽晶圓之全部區域係NIDP區域，在本發明之檢測技術的水準下，該晶圓可被稱為不具缺陷之零缺陷單晶矽晶圓。
當使用定義為NIDP區域之單晶矽晶圓製造半導體裝置，至少可極小化導因於單晶矽晶圓之錯誤，以及最終顯著的提高半導體裝置之良率。
該實施例，可藉由使用一種以Cu為基礎無法找出，但可以Ni為基礎找出缺陷之缺陷檢測方法，得到零缺陷單晶矽晶圓。
該實施例，可藉由使用Ni基礎缺陷檢測方法，製造零缺陷矽晶錠或零缺陷單晶矽晶圓。
該實施例，可藉由檢測以Cu為基礎無法找出，但以Ni為基礎可找出之缺陷，強化缺陷檢測能力。可藉由該強化的缺陷檢測能力，得到零缺陷單晶矽晶圓。
根據該實施例之單晶矽晶圓可被用於半導體裝置。
本說明書內任何的參考：「一個實施例」、「一實施例」或「範例實施例」等意味著，與該實施例有關連所說明的特定功能、結構或特性包含在本發明的至少一個實施例內。出現在說明書內許多地方的這些片語並不一定全都參照到同一個實施例。進一步，特定功能、結構或特性與任何實施例一起說明時，則假設本發明所屬技術領域中具通常知識者都知道這些功能、結構或特性可和其他任一個連結在一起的實施例。
雖然已經參考許多例示實施例來說明實施例，應瞭解的是，在本揭示原理的精神與範疇之下，本發明所屬技術領域中具通常知識者可執行許多其他的修改與實施例。尤其是，可對所揭示範疇、圖式以及後附申請專利範圍內的組件零件及/或該組合排列執行許多變化與修改。除了組件零件及/或排列內的變化與修改以外，本發明所屬技術領域中具通常知識者也可瞭解其替代用法。

Claims (22)

  1. 一種單晶矽晶圓，包含：一IDP區域，其係被區分為一NiG區域及一NIDP區域，該NIDP區域圍繞該NiG區域，其中該IDP區域中無法檢測出一Cu基礎缺陷，該NiG區域中可檢測出一Ni基礎缺陷，及NIDP區域中無法檢測出一Ni基礎缺陷；其中該Ni基礎缺陷係由Ni材料與單晶矽晶圓中的氧沉澱之結合所形成之一金屬沉澱。
  2. 如申請專利範圍第1項所述之單晶矽晶圓，進一步包含一VDP區域，該VDP區域可檢測出一Cu基礎缺陷及一Ni基礎缺陷。
  3. 如申請專利範圍第1項所述之單晶矽晶圓，其中該NiG區域位於該VDP區域與該NIDP區域之間。
  4. 如申請專利範圍第1項所述之單晶矽晶圓，其中該NiG區域之拉晶速率介於該VDP區域之拉晶速率與該NIDP區域之拉晶速率之間。
  5. 如申請專利範圍第1項所述之單晶矽晶圓，其中該NiG區域之拉晶速率低於該VDP區域之拉晶速率且高於該NIDP區域之拉晶速率。
  6. 一種單晶矽晶圓，包含：一第一區域具有一第一拉晶速率；一第二區域圍繞該第一區域，且具有一第二拉晶速率，其中該第二拉晶速率高於該第一拉晶速率；一第三區域圍繞該第二區域，且具有一第三拉晶速率，其中該第三拉晶速率高於該第二拉晶速率；以及其中該第二區域係為可檢測出一Ni基礎缺陷但無法檢測出一Cu基礎缺陷之 一區域；其中該Ni基礎缺陷係由Ni材料與單晶矽晶圓中的氧沉澱之結合所形成之一金屬沉澱。
  7. 如申請專利範圍第6項所述之單晶矽晶圓，其中該第三區域係為可檢測出一Ni基礎缺陷及一Cu基礎缺陷之一區域。
  8. 如申請專利範圍第6項所述之單晶矽晶圓，其中該第一區域係為無法檢測出一Ni基礎缺陷及一Cu基礎缺陷之一區域。
  9. 如申請專利範圍第6項所述之單晶矽晶圓，其中該第一區域係為一NIDP區域，該第二區域係為一NiG區域，及該第三區域係為一VDP區域。
  10. 一種單晶矽晶圓，包含：可檢測出一Cu基礎缺陷的一VDP區域；一NIDP區域圍繞該VDP區域，該NIDP區域中無法檢測出一Cu基礎缺陷及一Ni基礎缺陷；以及一NiG區域配置於該VDP區域及該NIDP區域之間，且圍繞該VDP區域，其中該NiG區域係為無法檢測出一Cu基礎缺陷但可檢測出一Ni基礎缺陷之一區域；其中該Ni基礎缺陷係由Ni材料與單晶矽晶圓中的氧沉澱之結合所形成之一金屬沉澱。
  11. 如申請專利範圍第10項所述之單晶矽晶圓，其中該NiG區域之拉晶速率介於該VDP區域之拉晶速率與該NIIDP區域之拉晶速率之間。
  12. 如申請專利範圍第10項所述之單晶矽晶圓，其中該NiG區域之拉晶速率低於該VDP區域之拉晶速率且高於該NIDP區域之拉晶速率。
  13. 一種檢測一單晶矽晶圓之方法，包含：以Ni污染該單晶矽晶圓；執行第一熱處理，以便在該單晶矽晶圓上形成一金屬沉澱之一核心；執行第二熱處理，使該金屬沉澱之核心得以成長；蝕刻該單晶矽晶圓；以及確認單晶矽晶圓中之缺陷，其中金屬沉澱以外之單晶矽晶圓表面被加以蝕刻。
  14. 如申請專利範圍第13項所述之方法，其中藉由Ni與單晶矽晶圓中的氧沉澱反應形成該金屬沉澱。
  15. 如申請專利範圍第13項所述之方法，其中Ni之濃度等於或大於至少1×1013atom/cm2。
  16. 如申請專利範圍第13項所述之方法，其中該第一熱處理係在約870℃之溫度中執行約4小時。
  17. 如申請專利範圍第13項所述之方法，其中該金屬沉澱之一核心係為一種核。
  18. 如申請專利範圍第13項所述之方法，其中該第二熱處理係在約1000℃之溫度中執行約1小時至3小時。
  19. 如申請專利範圍第13項所述之方法，其中藉由蝕刻形成具金屬沉澱之區域與不具金屬沉澱之區域之間的階差。
  20. 如申請專利範圍第13項所述之方法，進一步包含：如果該單晶矽晶圓之氧濃度等於或小於一閾值，於執行第一熱處理之前，執行進一步熱處理。
  21. 如申請專利範圍第20項所述之方法，其中該閾值係約8ppma。
  22. 如申請專利範圍第20項所述之方法，其中該進一步熱處理係為在約800℃之溫度中執行約4小時。
TW102133726A 2013-01-08 2013-09-17 單晶矽晶圓及其製造與缺陷檢測方法 TWI559422B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130001876A KR101525657B1 (ko) 2013-01-08 2013-01-08 실리콘 단결정 웨이퍼 및 그 제조 방법
KR1020130001875A KR101364937B1 (ko) 2013-01-08 2013-01-08 실리콘 단결정 웨이퍼의 결함 검출 방법

Publications (2)

Publication Number Publication Date
TW201428869A TW201428869A (zh) 2014-07-16
TWI559422B true TWI559422B (zh) 2016-11-21

Family

ID=51060378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133726A TWI559422B (zh) 2013-01-08 2013-09-17 單晶矽晶圓及其製造與缺陷檢測方法

Country Status (6)

Country Link
US (2) US9406528B2 (zh)
EP (1) EP2943974B1 (zh)
JP (2) JP6266653B2 (zh)
CN (2) CN104919570B (zh)
TW (1) TWI559422B (zh)
WO (1) WO2014109453A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7057122B2 (ja) 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
KR102060085B1 (ko) * 2018-08-20 2019-12-27 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076005A (ja) * 2000-08-24 2002-03-15 Toshiba Ceramics Co Ltd シリコン単結晶ウエハ
JP2004031845A (ja) * 2002-06-28 2004-01-29 Shin Etsu Handotai Co Ltd ゲッタリング能力の評価方法
TW200412421A (en) * 2002-10-18 2004-07-16 Sumitomo Mitsubishi Silicon Method for measuring defect-distribution in silicon monocrystal ingot
CN101187065A (zh) * 2006-09-25 2008-05-28 株式会社Siltron 使用金属污染及热处理识别单晶硅中的晶体缺陷区的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066599A (en) * 1989-07-27 1991-11-19 Fujitsu Limited Silicon crystal oxygen evaluation method using fourier transform infrared spectroscopy (ftir) and semiconductor device fabrication method using the same
JPH07193073A (ja) * 1993-12-27 1995-07-28 Kawasaki Steel Corp シリコンウエハの製造方法
JPH11236293A (ja) 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ
JP2001081000A (ja) * 1999-09-08 2001-03-27 Shin Etsu Handotai Co Ltd シリコン単結晶の結晶欠陥評価方法
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP4953510B2 (ja) 2001-01-12 2012-06-13 シヤチハタ株式会社 インキ含浸器
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP4200845B2 (ja) * 2002-10-18 2008-12-24 株式会社Ｓｕｍｃｏ シリコン単結晶インゴットの点欠陥分布を測定する方法
CA2508698C (en) * 2002-12-06 2012-05-15 Independent Administrative Institution National Institute For Materials Science Ni-based single crystal super alloy
US7074271B2 (en) 2004-02-23 2006-07-11 Sumitomo Mitsubishi Silicon Corporation Method of identifying defect distribution in silicon single crystal ingot
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Ｓｕｍｃｏ シリコン半導体基板およびその製造方法
KR20070066328A (ko) * 2005-12-21 2007-06-27 주식회사 실트론 무결함 실리콘웨이퍼의 순수베이컨시와 순수인터스티셜영역 구분방법
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
KR100818670B1 (ko) 2006-09-25 2008-04-01 주식회사 실트론 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법
JP2008222505A (ja) * 2007-03-14 2008-09-25 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの評価方法およびシリコン単結晶の製造方法
JP2009054790A (ja) * 2007-08-27 2009-03-12 Oki Electric Ind Co Ltd 半導体装置
JP5751748B2 (ja) * 2009-09-16 2015-07-22 信越化学工業株式会社 多結晶シリコン塊群および多結晶シリコン塊群の製造方法
KR20110108876A (ko) * 2010-03-30 2011-10-06 주식회사 엘지실트론 웨이퍼
US9123529B2 (en) * 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US9019491B2 (en) * 2012-01-19 2015-04-28 KLA—Tencor Corporation Method and apparatus for measuring shape and thickness variation of a wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076005A (ja) * 2000-08-24 2002-03-15 Toshiba Ceramics Co Ltd シリコン単結晶ウエハ
JP2004031845A (ja) * 2002-06-28 2004-01-29 Shin Etsu Handotai Co Ltd ゲッタリング能力の評価方法
TW200412421A (en) * 2002-10-18 2004-07-16 Sumitomo Mitsubishi Silicon Method for measuring defect-distribution in silicon monocrystal ingot
CN101187065A (zh) * 2006-09-25 2008-05-28 株式会社Siltron 使用金属污染及热处理识别单晶硅中的晶体缺陷区的方法

Also Published As

Publication number Publication date
JP2018093205A (ja) 2018-06-14
US9917022B2 (en) 2018-03-13
JP2016510503A (ja) 2016-04-07
JP6266653B2 (ja) 2018-01-24
WO2014109453A1 (en) 2014-07-17
CN104919570A (zh) 2015-09-16
CN104919570B (zh) 2019-06-21
EP2943974A1 (en) 2015-11-18
US9406528B2 (en) 2016-08-02
JP6568924B2 (ja) 2019-08-28
US20140191370A1 (en) 2014-07-10
EP2943974B1 (en) 2021-01-13
CN108441940A (zh) 2018-08-24
EP2943974A4 (en) 2017-01-11
US20160315020A1 (en) 2016-10-27
TW201428869A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
JP4741793B2 (ja) シリコンウェーハ及びその製造方法
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
JP5439305B2 (ja) シリコン基板の製造方法及びシリコン基板
US8323403B2 (en) SOI wafer and method for producing it
JP2017528404A (ja) 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ
KR101012350B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
TWI559422B (zh) 單晶矽晶圓及其製造與缺陷檢測方法
WO2009122648A1 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス
JP4196602B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP6558308B2 (ja) シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法
JP2013048137A (ja) シリコンウェーハの製造方法
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
JP5565079B2 (ja) Ｓｏｉウェーハの製造方法
KR101364937B1 (ko) 실리콘 단결정 웨이퍼의 결함 검출 방법
KR101525657B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조 방법
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
KR101160267B1 (ko) 웨이퍼 상에 원추형 구조물 형성 방법
JP2001185708A (ja) Ｓｏｉ基板の製造方法
KR20110119610A (ko) 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법