CN104919570A - 硅单晶晶片、其制造方法以及检测缺陷的方法 - Google Patents

硅单晶晶片、其制造方法以及检测缺陷的方法 Download PDF

Info

Publication number
CN104919570A
CN104919570A CN201380069725.XA CN201380069725A CN104919570A CN 104919570 A CN104919570 A CN 104919570A CN 201380069725 A CN201380069725 A CN 201380069725A CN 104919570 A CN104919570 A CN 104919570A
Authority
CN
China
Prior art keywords
region
single crystal
crystal wafers
defect
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380069725.XA
Other languages
English (en)
Other versions
CN104919570B (zh
Inventor
沈遇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
Original Assignee
LG Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130001876A external-priority patent/KR101525657B1/ko
Priority claimed from KR1020130001875A external-priority patent/KR101364937B1/ko
Application filed by LG Siltron Inc filed Critical LG Siltron Inc
Priority to CN201810193525.XA priority Critical patent/CN108441940A/zh
Publication of CN104919570A publication Critical patent/CN104919570A/zh
Application granted granted Critical
Publication of CN104919570B publication Critical patent/CN104919570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/04—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the liquid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Engineering (AREA)

Abstract

提供了一种硅单晶晶片。该硅单晶晶片包括被分成NiG区域和NIDP区域的IDP，其中，所述IDP区域为未检测到Cu基缺陷的区域，所述NiG区域为检测到Ni基缺陷的区域，以及所述NIPD区域为未检测到Ni基缺陷的区域。

Description

硅单晶晶片、其制造方法以及检测缺陷的方法
技术领域
实施方式涉及硅单晶晶片。
实施方式涉及制造硅单晶晶片的方法。
实施方式涉及检测硅单晶晶片中缺陷的方法。
背景技术
硅单晶晶片被广泛地用于需要大规模集成的半导体装置中。
为了增加这种半导体装置的产率，需要硅单晶晶片具有优良的膜质量。
在通常利用丘克拉斯基晶体生长方法(下文中，称为CZ方法)来生长硅晶锭之后，通过切割该硅晶锭而得到的多个片材之一便是硅单晶晶片。
通过控制提拉速度V和温度梯度G之间的关系来使硅晶锭生长。提拉速度表示硅晶锭生长的速度。温度梯度G表示靠近晶体的固-液界面的温度。
为了得到大量的半导体装置，需要较大直径的硅单晶晶片，并且为此，需要很大直径的硅晶锭。
然而，由于硅晶锭的直径变大，所以难以控制提拉速度V/温度梯度G。因此，硅晶锭具有多种缺陷，诸如FPD、LSTD、COP等，并且由于这些缺陷，半导体的产率可能变差。
在描述这些缺陷之前，现将描述分别用于确定包含在硅单晶晶片上的被称为空位的空位-点缺陷(下文中，称为V)的夹杂物浓度和被称为间隙的间隙硅点缺陷(下文中，称为I)的夹杂物浓度的因素。
对于硅单晶晶片，富V区域表示由于硅原子缺失而产生空位密集缺陷区域。富I区域表示由于多余的硅原子而产生间隙硅密集缺陷区域。
在富V区域和富I区域存在中性区域，例如N区域。N区域中无缺失原子、无多余原子、存在极少量缺失原子或存在极少量多余原子。
当空位V硅或间隙I硅超饱和时，产生诸如FPD、LSTD、COP等上述缺陷，并且甚至存在有相当的原子偏差时，在还未超饱和时，也不会发生这些缺陷。
由空位V硅产生的点缺陷的浓度，以及由间隙I硅产生的点缺陷的浓度由提拉速度V和温度梯度G之间的关系确定。当相对于晶体的生长轴线从垂直截面上看时，在富V区域和富I-集区域之间的边界附近的环形形状(在下文中，称为OSF环)中分布有被称为氧化诱生层错(OSF)的缺陷。在例如日本公开专利2002-211093中已经详细描述了由于晶体生长而导致的缺陷。
根据日本公开专利2002-211093，N区域被再划分为空位V硅占主导的Nv区域和间隙I硅占主导的Ni区域。
当在Nv区域中进行热处理时，出现氧沉淀物(下文中，称为体微缺陷(BMD))，但是在Ni区域中，鲜少出现氧沉淀物。在该情况下，即使在Ni区域中进行热处理，仍然鲜少出现氧沉淀物，并且换句话说，BMD的密度是低的，并且存在这样的限制：当在装置加工中发生污染时，也不容易发生吸杂污染(getter pollution)。
发明内容
技术问题
实施方式提供了具有零缺陷的硅单晶晶片。
实施方式提供了制造硅单晶晶片的方法。
实施方式提供了检测硅单晶晶片中缺陷的方法，该方法能够提高检测缺陷的能力。
实施方式提供了检测硅单晶晶片中缺陷的方法，该方法能够检测通常难以检测缺陷的硅单晶晶片区域中的缺陷。
实施方式提供了检测硅单晶晶片中缺陷的方法，该方法可实现零缺陷硅单晶晶片。
解决问题的方案
根据本发明的实施方式，硅单晶晶片包括被分成NiG区域和NIDP区域的IDP区域，其中，在所述IDP区域中，未检测到Cu基缺陷；在所述NiG区域中，检测到Ni基缺陷；以及在所述NIDP区域中，未检测到Ni基缺陷。
根据本发明的另一实施方式，硅单晶晶片包括具有第一提拉速度的第一区域；具有第二提拉速度的第二区域，其中，所述第二提拉速度大于所述第一提拉速度；具有第三提拉速度的第三区域，其中，所述第三提拉速度大于所述第二提拉速度。所述第二区域为检测到Ni基缺陷但未检测到Cu基缺陷的区域。
根据本发明的另一实施方式，硅单晶晶片包括在其中检测到Cu基缺陷的VDP区域；与所述VDP区域相邻的NIDP区域，并且在所述NIDP区域中，既未检测到Cu基缺陷又未检测到Ni基缺陷；以及位于所述VDP区域和所述NIDP区域之间的NiG区域，其中，所述NiG区域为未检测到Cu基缺陷但检测到Ni基缺陷的区域。
根据本发明的另一实施方式，提供了一种制造硅单晶晶片的方法，在所述硅单晶晶片中，未检测到Ni基缺陷。
根据本发明的另一实施方式，检测硅单晶晶片的方法包括：对所述硅单晶晶片进行Ni污染；进行第一热处理，从而在所述硅单晶晶片上形成金属沉淀物的核；进行第二热处理以使所述金属沉淀物的核生长；以及确定所述硅单晶晶片中的缺陷。
附图说明
图1为根据一种实施方式的检测硅单晶晶片中缺陷的方法的流程图；
图2示出了两步热处理；
图3示出了金属沉淀物；
图4示出了通过蚀刻形成的突起；
图5示出了随Ni污染浓度变化的雾度(haze)；
图6A示出了当使用Cu污染时，硅单晶晶片的表面状态；
图6B示出了当使用Ni污染时，硅单晶晶片的表面状态；
图7在两步热处理的最佳条件下的实验结果；
图8A至图8C示出了随氧浓度变化的Cu基缺陷的分布；
图9A至图9C示出了随氧浓度变化的Ni基缺陷的分布；
图10A示出了通过检测Cu基缺陷在硅单晶晶片中限定的区域；
图10B示出了通过检测Ni基缺陷在硅单晶晶片中限定的区域；
图11示出了根据一种实施方式，根据硅晶锭的生长方向的区域。
具体实施方式
以下将参照所附附图来描述实施方式。在附图中，为了描述的方便和清晰，各个层的厚度或尺寸被放大、省略或示意性示出。同时，每个元件的尺寸并不完全反映真实尺寸。
在描述实施方式之前，将简单描述Cu沉积。在韩国专利10-0838350中已经公开了Cu沉积。
根据Cu沉积，在晶片的表面上形成电介质，并且有意破坏靠近晶片表面的缺陷部分上的电介质膜以使得用于Cu的电解质沉淀至该缺陷部分。因此，通过Cu沉积能够发现通常不容易发现的缺陷。也就是说，通过Cu沉积能够发现甚至通常在热处理下不容易发现的缺陷。
然而，Cu沉积仅可发现Nv区域中缺陷。也就是说，尽管Ni区域可能具有通过现有技术未发现的缺陷，该缺陷通过现有检测技术(诸如Cu沉积)也可能无法被发现。
一种实施方式提供了一种检测缺陷的新方法，该方法可检测硅单晶晶片的IDP(对应于Cu沉积中的Ni)中的缺陷。
如何检测缺陷
图1为根据一种实施方式的检测硅单晶晶片中缺陷的方法的流程图。
在该实施方式中使用的硅单晶晶片可以是从利用CZ技术生长的硅晶锭中切割的，但本发明并不限于此。
在步骤S101中，可利用诸如Ni溶液的金属溶液来涂覆硅单晶晶片。该涂覆技术可包括旋涂技术或浸渍技术，但本发明并不限于此。
如果Ni溶液被涂覆在硅单晶晶片上，则其可能渗透至硅单晶晶片中，并且与氧沉淀物反应或与氧沉淀物结合来形成金属沉淀物。
尽管Ni的浓度可等于或大于至少约1E13原子/cm2，但本发明并不限于此。
由于Cu未吸附的存在的细小沉淀物可通过Ni吸附，所以在检测缺陷中，Ni可更优于Cu。
例如，如果通过Ni未在硅单晶晶片中发现缺陷，则可认为与通过Cu检测方法相比，该硅单晶晶片具有较少缺陷。因此，利用根据本实施方式的检测方法能够发现更细小的缺陷，并且基于这种检测方法，通过具有较少缺陷的良好硅晶锭的生长能够制造硅单晶晶片。
此外，利用这种零缺陷硅单晶晶片能够制造更精细的半导体装置。
在步骤S103中，测定氧浓度[Oi]是否等于或大于阈值。并无限制，该阈值可被设定为8ppma。如果氧浓度[Oi]等于或大于该阈值，则可在步骤S105中进行第一热处理。通过第一热处理可制得金属沉淀物的核。
例如，第一热处理可在870℃的温度下进行约4小时。金属沉淀物的核可通过该第一热处理来形成。该金属沉淀物的核可被用作种子，用于帮助通过后续第二热处理得到的该金属沉淀物核的生长。
如果金属沉淀物的核通过第一热处理形成，则可在步骤S107中进行第二热处理。第二热处理可使金属沉淀物的核继续生长，从而利用金属沉淀物的核作为种子使金属沉淀物的尺寸增加。尽管金属沉淀物通过第二热处理可环绕其核沿所有方向来生长，但本发明并不限于此。
例如，第二热处理可在约1000℃的温度下进行约1小时至3小时。
如图2所示，由于金属沉淀物的核通过第一热处理S105形成，并且利用金属沉淀物的核作为种子通过第二热处理S107，金属沉淀物的核沿所有方向生长，所以最终扩大了金属沉淀物的尺寸。
由于金属沉淀物的尺寸增加，可增加确定过程(下文将进行描述)中检测金属沉淀物的概率。
如果氧浓度[Oi]太低，则可能由于Ni污染而不容易检测金属沉淀物。
在该情况下，可在步骤S113中进行进一步的热处理。该进一步的热处理可在约800℃的温度下进行约4小时。
该进一步热处理可起到扩大金属沉淀物的尺寸的作用。
当氧浓度[Oi]太低时，通过步骤S113的进一步的热处理可扩大金属沉淀物的尺寸，并且该扩大的金属沉淀物可通过两步热处理(即，步骤S105和步骤S107中的第一热处理和第二热处理)来进一步扩大。
在根据本实施方式的检测硅单晶晶片的缺陷的方法中，即使氧浓度[Oi]是低的，仍然与高氧浓度[Oi]时相似，能够更精确地检测缺陷。
随后，在步骤S109中，在硅单晶晶片上进行蚀刻过程。该蚀刻过程可为湿蚀刻过程。尽管硝酸(HNO3)和氢氟酸(HF)的混合物可被用作蚀刻剂，但本发明并不限于此。进行步骤S109中的蚀刻步骤以更容易地检测缺陷，并且如果金属沉淀物的浓度和尺寸等于或大于阈值时，可不进行步骤S109的蚀刻步骤。
如图3所示，通过步骤S101和步骤S107的过程，可在硅单晶晶片10的表面上形成金属沉淀物13。
如图4所示，通过步骤S109的蚀刻过程可蚀刻硅单晶晶片10除金属沉淀物13之外的表面。在该情况下，在金属沉淀物下方可形成锥形突起16，但本发明并不限于此。
也就是说，突起16可形成在金属沉淀物13下方，并且硅单晶晶片10除金属沉淀物13之外的表面可被蚀刻。在该情况下，在硅单晶晶片的表面上，存在有金属沉淀物13的区域和不存在金属沉淀物13的区域之间存在步骤差异。此外，由于该步骤差异，改变了到达检测器(未示出)的光学路径。因此，通过检测器产生的图像由于光学路径的差异可更加清晰地看到金属沉淀物13，并且因此，可更容易地检测金属沉淀物13。
如图5所示，当Ni浓度约为1E11原子/cm2或1E12原子/cm2时，可知晓的是，即使改变热处理的温度和时间长度，也未检测到金属沉淀物。
与此相反，当Ni浓度约为1E13原子/cm2时，可检测到金属沉淀物。因此，Ni浓度可等于或大于至少1E13原子/cm2。
图6A示出了当使用Cu污染时，硅单晶晶片的表面状态，以及图6B示出了当使用Ni污染时，硅单晶晶片的表面状态。
如图6A所示，当使用Cu污染时，硅单晶晶片并未显示出雾度。
与此相反，如图6B所示，当使用Ni污染时，硅单晶晶片清楚地显示出雾度。
因此，根据本实施方式的检测硅单晶晶片的缺陷的方法可发现利用Cu的检测方法未检测到的缺陷。
图7示出了在两步热处理的最佳条件下得到的实验结果。
如图7所示，当将第一热处理中的温度固定在约870℃时，第一热处理的时间长度是可变动的，即，2小时、3小时和4小时。当将第二热处理中的温度固定在约1000℃时，第一热处理的时间长度是可变动的，即，1小时、2小时和3小时。
样品3和样品4并未显示出雾度。相反地，样品1和样品2明显显示出雾度。
因此，在根据所述实施方式的检测硅单晶晶片的缺陷的方法中，可知晓的是，当第一热处理在约870℃下进行约4小时并且第二热处理在约1000℃的温度下进行约1小时至约3小时时，雾度是明显的。
现回至图1，在步骤S111中，进行确定金属沉淀物的过程，该过程基于已完成蚀刻过程的硅单晶晶片。
可从例如照相机采集的图像来确定金属沉淀物，但本发明并不限于此。
或者，可利用光学显微镜来确定金属沉淀物，但本发明并不限于此。
图8A至图8C示出了随氧浓度改变的Cu基缺陷的分布。例如，图8A的氧浓度[Oi]为8.3ppma，图8B的氧浓度[Oi]为9.5ppma，以及图8C的氧浓度[Oi]为10.8ppma。
当检测Cu基缺陷时，在8.3ppma的氧浓度(图8A)或9.5ppma的氧浓度(图8B)下，不能清楚地区分IDP区域和VDP区域。在10.8ppma的氧浓度(图8C)下，可区分IDP区域和VDP区域。
图9A至图9C示出了随氧浓度改变的Ni基缺陷的分布。例如，图9A的氧浓度[Oi]为8.3ppma，图9B的氧浓度[Oi]为9.5ppma，以及图9C的氧浓度[Oi]为10.8ppma。
当检测Ni基缺陷时，在8.3ppma的氧浓度(图9A)、9.5ppma的氧浓度(图9B)以及10.8ppma的氧浓度(图9C)下，可区分IDP区域和VDP区域。
VDP区域可为存在氧沉淀物的区域，并且IDP可为不存在氧沉淀物的区域。
如图8C所示，硅单晶晶片的中心区域完全是IDP，而如图9C所示，VDP区域可被限定在硅单晶晶片的最中心区域，而IDP区域可被限定在该最中心区域的周围区域。
这就表明了，当进行Cu基检测时(参见图8C)，未检测到存在于中心区域的VDP区域，而当进行Ni基检测时(参见图9C)，可检测到存在于中心区域的VDP区域。换句话说，当进行Cu基检测时(参见图8C)，中心区域可被检测为无缺陷的IDP区域，即使在中心区域中存在有缺陷。相反地，当进行Ni基检测时(参见图9C)，由于中心区域上存在缺陷，所以该中心区域可准确地被检测为VDP区域。
因此，根据图8A至图9C可知晓的是，与Cu基检测方法相比，Ni基缺陷检测方法可更准确地检测缺陷。
图10A示出了通过Cu基缺陷检测方法在硅单晶晶片上限定的区域，而图10B中示出了根据一种实施方式通过Ni基缺陷检测方法在硅单晶晶片上限定的区域。
如图10A所示，第一区域21和第三区域25为VDP区域，而第二区域23为IDP区域。第二区域23可布置在第一区域21和第三区域25之间。
如前所述，VDP区域可表示存在有缺陷的区域，而IDP区域可表示不存在缺陷的区域。
如图10B所示，第一区域31和第四区域37可为VDP区域，第二区域33可为NiG(Ni吸杂)区域，并且第三区域35可为NIDP(Ni基IDP)区域。
如前所述，VDP区域为存在有缺陷的区域。
NiG区域可被限定为未检测到Cu基缺陷而仅可检测到Ni基缺陷的区域。
NIDP区域由于该区域没有Ni基缺陷可被限定为零缺陷区域。
因此，与Cu基IDP区域相比(参见图10A)，根据该实施方式的Ni基NIDP区域(参见图10B)具有相对稀少的缺陷，诸如氧沉淀物。因此，通过利用Ni基NIDP区域来制造硅单晶晶片，能够满足需要更精细半导体装置的消费者的需求。
图11示出了根据一种实施方式的根据硅晶锭的生长方向的区域。
通常来讲，硅晶锭的生长方向中的最低区域可被限定为富I区域，而最高区域可被限定为富V区域。从富V区域依次向下可限定出小空隙区域、氧诱生层错(OiSF)区域以及RIE区域。这些区域为利用其它检测方法已经限定的区域。通常，提拉速度V可沿向上方向(即，生长方向)增加。
VDP区域可被限定为与RIE区域相邻。VDP区域中的缺陷可通过Cu基检测方法来检测。
NiG区域和NIDP区域可被限定在VDP区域和富I区域之间。
NiG区域中的缺陷可能在Cu基方法下未检测到，而仅在Ni基方法下检测到。因此，可在Ni基方法下来检测VDP区域中的缺陷和NiG区域中的缺陷。
NIDP为在Ni基方法下未检测到缺陷的区域，并且因此可被限定为零缺陷区域。
NiG区域的提拉速度V可被设置为在VDP区域的提拉速度和NIDP区域的提拉速度之间。也就是说，NiG区域的提拉速度V可小于VDP区域的提拉速度并且大于NIDP区域的提拉速度，但本发明并不限于此。
因此，当通过水平切割沿生长方向生长的硅晶锭而制造的硅单晶晶片的整个区域为NIDP区域时，在当前检测技术水平上，该晶片可被称为不具有缺陷的零缺陷硅单晶晶片。
当利用限定为NIDP区域的硅单晶晶片来制造半导体装置时，能够至少最大限度地降低硅单晶晶片导致的错误，并且最终显著地增加半导体装置的产率。
利用可发现基于Cu不能发现而基于Ni能发现的缺陷的缺陷检测方法，本实施方式可得到零缺陷硅单晶晶片。
利用Ni基缺陷检测方法，本实施方式可制造零缺陷硅晶锭或零缺陷硅单晶晶片。
本实施方式通过检测基于Cu不能发现而基于Ni能发现的缺陷来增加缺陷检测能力。利用该增加的检测能力能够得到零缺陷硅单晶晶片。
根据本实施方式的硅单晶晶片可被用于半导体装置。
本说明书中所有表述“一个实施方式”、“(一种)实施方式”、“示例性实施方式”等表示与该实施方式相关的具体特征、结构或特性被包括在本发明的至少一个实施方式中。说明书中不同地方出现的这类短语并不必然涉及同一实施方式。此外，当结合任何实施方式来描述具体特征、结构或特性时，应当认为在本领域技术人员的能力范围内可结合任何其它实施方式来实现这些特征、结构或特性。
尽管参照多个示例性实施方式对实施方式进行了描述，但应当理解的是，本领域技术人员能够实现的多个其它修改和实施方式将落在本公开原理的精神和范围内。更具体地，在本公开、附图和所附权利要求范围内，能够对主体组合布置的组成部件和/或布置进行各种变型和修改。除了组成部件和/或布置的变型和修改之外，替代使用对于本领域技术人员也将是显而易见的。

Claims (28)

1.一种硅单晶晶片，包括被分成NiG区域和NIDP区域的IDP区域，其中，在所述IDP区域中，未检测到Cu基缺陷；在所述NiG区域中，检测到Ni基缺陷；以及在所述NIDP区域中，未检测到Ni基缺陷。
2.根据权利要求1所述的硅单晶晶片，进一步包括既检测到所述Cu基缺陷又检测到所述Ni基缺陷的VDP区域。
3.根据权利要求1所述的硅单晶晶片，其中，所述缺陷为通过Ni与所述硅单晶晶片的氧沉淀物结合所形成的金属沉淀物。
4.根据权利要求2所述的硅单晶晶片，其中，所述NiG区域位于所述VDP区域和所述NIDP区域之间。
5.根据权利要求2所述的硅单晶晶片，其中，所述NiG区域的提拉速度在所述VDP区域的提拉速度和所述NIDP区域的提拉速度之间。
6.根据权利要求2所述的硅单晶晶片，其中，所述NiG区域的提拉速度小于所述VDP区域的提拉速度并且大于所述NIDP区域的提拉速度。
7.一种硅单晶晶片，包括：
具有第一提拉速度的第一区域；
具有第二提拉速度的第二区域，其中，所述第二提拉速度大于所述第一提拉速度；
具有第三提拉速度的第三区域，其中，所述第三提拉速度大于所述第二提拉速度；以及
其中，所述第二区域为检测到Ni基缺陷但未检测到Cu基缺陷的区域。
8.根据权利要求7所述的硅单晶晶片，其中，所述第三区域为既检测到Ni基缺陷又检测到Cu基缺陷的区域。
9.根据权利要求7所述的硅单晶晶片，其中，所述第一区域为既未检测到Ni基缺陷又未检测到Cu基缺陷的区域。
10.根据权利要求7所述的硅单晶晶片，其中，所述第一区域为NIDP区域；所述第二区域为NiG区域；以及所述第三区域为VDP区域。
11.一种硅单晶晶片，包括：
检测到Cu基缺陷的VDP区域；
与所述VDP区域相邻的NIDP区域，并且在所述NIDP区域中，既未检测到Cu基缺陷又未检测到Ni基缺陷；以及
位于所述VDP区域和所述NIDP区域之间的NiG区域，其中，所述NiG区域为未检测到Cu基缺陷但检测到Ni基缺陷的区域。
12.根据权利要求11所述的硅单晶晶片，其中，所述NiG区域的提拉速度在所述VDP区域的提拉速度和所述NIDP区域的提拉速度之间。
13.根据权利要求11所述的硅单晶晶片，其中，所述NiG区域的提拉速度小于所述VDP区域的提拉速度并且大于所述NIDP区域的提拉速度。
14.一种制造硅单晶晶片的方法，其中，所述硅单晶晶片由未检测到Ni基缺陷的NIDP区域形成。
15.根据权利要求14所述的方法，其中，所述硅单晶晶片通过切割硅晶锭来获得。
16.根据权利要求15所述的方法，其中，使所述晶片生长以允许所述硅晶锭的整个区域具有所述NIDP区域。
17.一种检测硅单晶晶片的方法，所述方法包括：
对所述硅单晶晶片进行Ni污染；
进行第一热处理，从而在所述硅单晶晶片上形成金属沉淀物的核；
进行第二热处理以使所述金属沉淀物的核生长；以及
确定所述硅单晶晶片中的缺陷。
18.根据权利要求17所述的方法，其中，所述金属沉淀物通过Ni与所述硅单晶晶片的氧沉淀物的反应来形成。
19.根据权利要求17所述的方法，其中，所述Ni的浓度等于或大于至少1E13原子/cm2。
20.根据权利要求17所述的方法，其中，所述第一热处理在约870℃的温度下进行约4小时。
21.根据权利要求17所述的方法，其中，所述金属沉淀物的核为种子。
22.根据权利要求17所述的方法，其中，所述第二热处理在约1000℃下进行约1小时至3小时。
23.根据权利要求17所述的方法，进一步包括，在确定所述硅单晶晶片中的缺陷之前，对所述硅单晶晶片进行蚀刻。
24.根据权利要求23所述的方法，其中，所述硅单晶晶片除所述金属沉淀物之外的表面被蚀刻。
25.根据权利要求24所述的方法，其中，所述蚀刻形成了存在所述金属沉淀物的区域与不存在金属沉淀物的区域之间的步骤差异。
26.根据权利要求17所述的方法，进一步包括在进行所述第一热处理之前，当所述硅单晶晶片的氧浓度等于或小于阈值时，进行进一步的热处理。
27.根据权利要求26所述的方法，其中，所述阈值为约8ppma。
28.根据权利要求26所述的方法，其中，所述进一步的热处理在约800℃的温度下进行约4小时。
CN201380069725.XA 2013-01-08 2013-09-13 硅单晶晶片、其制造方法以及检测缺陷的方法 Active CN104919570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810193525.XA CN108441940A (zh) 2013-01-08 2013-09-13 硅单晶晶片、其制造方法以及检测缺陷的方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2013-0001876 2013-01-08
KR1020130001876A KR101525657B1 (ko) 2013-01-08 2013-01-08 실리콘 단결정 웨이퍼 및 그 제조 방법
KR1020130001875A KR101364937B1 (ko) 2013-01-08 2013-01-08 실리콘 단결정 웨이퍼의 결함 검출 방법
KR10-2013-0001875 2013-01-08
PCT/KR2013/008314 WO2014109453A1 (en) 2013-01-08 2013-09-13 Silicon single crystal wafer, manufacturing method thereof and method of detecting defects

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810193525.XA Division CN108441940A (zh) 2013-01-08 2013-09-13 硅单晶晶片、其制造方法以及检测缺陷的方法

Publications (2)

Publication Number Publication Date
CN104919570A true CN104919570A (zh) 2015-09-16
CN104919570B CN104919570B (zh) 2019-06-21

Family

ID=51060378

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380069725.XA Active CN104919570B (zh) 2013-01-08 2013-09-13 硅单晶晶片、其制造方法以及检测缺陷的方法
CN201810193525.XA Pending CN108441940A (zh) 2013-01-08 2013-09-13 硅单晶晶片、其制造方法以及检测缺陷的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810193525.XA Pending CN108441940A (zh) 2013-01-08 2013-09-13 硅单晶晶片、其制造方法以及检测缺陷的方法

Country Status (6)

Country Link
US (2) US9406528B2 (zh)
EP (1) EP2943974B1 (zh)
JP (2) JP6266653B2 (zh)
CN (2) CN104919570B (zh)
TW (1) TWI559422B (zh)
WO (1) WO2014109453A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7057122B2 (ja) * 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
KR102060085B1 (ko) 2018-08-20 2019-12-27 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법
JP2024131000A (ja) * 2023-03-15 2024-09-30 信越半導体株式会社 半導体基板の欠陥評価方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001081000A (ja) * 1999-09-08 2001-03-27 Shin Etsu Handotai Co Ltd シリコン単結晶の結晶欠陥評価方法
EP1347083A1 (en) * 2000-12-28 2003-09-24 Shin-Etsu Handotai Co., Ltd Silicon single crystal wafer and method for producing silicon single crystal
EP1559812A1 (en) * 2002-10-18 2005-08-03 Sumitomo Mitsubishi Silicon Corporation Method of measuring point defect distribution of silicon single crystal ingot
CN1653213A (zh) * 2002-05-09 2005-08-10 信越半导体株式会社 单晶硅晶片及外延片以及单晶硅的制造方法
KR20070066328A (ko) * 2005-12-21 2007-06-27 주식회사 실트론 무결함 실리콘웨이퍼의 순수베이컨시와 순수인터스티셜영역 구분방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066599A (en) * 1989-07-27 1991-11-19 Fujitsu Limited Silicon crystal oxygen evaluation method using fourier transform infrared spectroscopy (ftir) and semiconductor device fabrication method using the same
JPH07193073A (ja) * 1993-12-27 1995-07-28 Kawasaki Steel Corp シリコンウエハの製造方法
JPH11236293A (ja) 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP2002076005A (ja) * 2000-08-24 2002-03-15 Toshiba Ceramics Co Ltd シリコン単結晶ウエハ
JP4953510B2 (ja) 2001-01-12 2012-06-13 シヤチハタ株式会社 インキ含浸器
JP4675542B2 (ja) 2002-06-28 2011-04-27 信越半導体株式会社 ゲッタリング能力の評価方法
JP4200845B2 (ja) * 2002-10-18 2008-12-24 株式会社Ｓｕｍｃｏ シリコン単結晶インゴットの点欠陥分布を測定する方法
CN100357467C (zh) * 2002-12-06 2007-12-26 独立行政法人物质·材料研究机构 Ni基单晶超级合金
US7074271B2 (en) 2004-02-23 2006-07-11 Sumitomo Mitsubishi Silicon Corporation Method of identifying defect distribution in silicon single crystal ingot
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Ｓｕｍｃｏ シリコン半導体基板およびその製造方法
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
KR100818670B1 (ko) 2006-09-25 2008-04-01 주식회사 실트론 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법
KR100763834B1 (ko) * 2006-09-25 2007-10-05 주식회사 실트론 구리 헤이즈를 이용한 단결정 실리콘의 결정 결함 영역구분 방법 및 결정 결함 영역 평가용 구리 오염 용액
JP2008222505A (ja) * 2007-03-14 2008-09-25 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの評価方法およびシリコン単結晶の製造方法
JP2009054790A (ja) * 2007-08-27 2009-03-12 Oki Electric Ind Co Ltd 半導体装置
JP5751748B2 (ja) * 2009-09-16 2015-07-22 信越化学工業株式会社 多結晶シリコン塊群および多結晶シリコン塊群の製造方法
KR20110108876A (ko) * 2010-03-30 2011-10-06 주식회사 엘지실트론 웨이퍼
US9123529B2 (en) * 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US9019491B2 (en) * 2012-01-19 2015-04-28 KLA—Tencor Corporation Method and apparatus for measuring shape and thickness variation of a wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001081000A (ja) * 1999-09-08 2001-03-27 Shin Etsu Handotai Co Ltd シリコン単結晶の結晶欠陥評価方法
EP1347083A1 (en) * 2000-12-28 2003-09-24 Shin-Etsu Handotai Co., Ltd Silicon single crystal wafer and method for producing silicon single crystal
CN1653213A (zh) * 2002-05-09 2005-08-10 信越半导体株式会社 单晶硅晶片及外延片以及单晶硅的制造方法
EP1559812A1 (en) * 2002-10-18 2005-08-03 Sumitomo Mitsubishi Silicon Corporation Method of measuring point defect distribution of silicon single crystal ingot
KR20070066328A (ko) * 2005-12-21 2007-06-27 주식회사 실트론 무결함 실리콘웨이퍼의 순수베이컨시와 순수인터스티셜영역 구분방법

Also Published As

Publication number Publication date
US9917022B2 (en) 2018-03-13
JP2018093205A (ja) 2018-06-14
EP2943974B1 (en) 2021-01-13
TWI559422B (zh) 2016-11-21
CN108441940A (zh) 2018-08-24
EP2943974A4 (en) 2017-01-11
JP6266653B2 (ja) 2018-01-24
US9406528B2 (en) 2016-08-02
CN104919570B (zh) 2019-06-21
US20160315020A1 (en) 2016-10-27
WO2014109453A1 (en) 2014-07-17
JP2016510503A (ja) 2016-04-07
EP2943974A1 (en) 2015-11-18
TW201428869A (zh) 2014-07-16
US20140191370A1 (en) 2014-07-10
JP6568924B2 (ja) 2019-08-28

Similar Documents

Publication Publication Date Title
JP5032168B2 (ja) バルク基板中の結晶欠陥を顕在化する方法
JP2007088421A (ja) シリコンウェーハの表面欠陥評価方法
JP2017528404A (ja) 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ
WO2012120789A1 (ja) シリコン単結晶ウェーハ
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
TW201339378A (zh) 晶體缺陷之定性評估方法
JP2005317973A (ja) Ｓｏｉ基板及びその製造方法
CN104919570A (zh) 硅单晶晶片、其制造方法以及检测缺陷的方法
JP6052189B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2010275147A (ja) シリコンウェーハの結晶欠陥評価方法
JP6558308B2 (ja) シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法
US11639558B2 (en) Method for producing a semiconductor wafer composed of monocrystalline silicon
US20230118491A1 (en) Method for evaluating of defect area of wafer
JP6052188B2 (ja) シリコン単結晶ウェーハの熱処理方法
CN108511317A (zh) 外延晶圆的制造方法及外延晶圆
JP4449842B2 (ja) 半導体基板の測定方法
JP2004031845A (ja) ゲッタリング能力の評価方法
JP2010040638A (ja) Ｓｏｉ基板の製造方法
JP2010116271A (ja) シリコン単結晶の育成方法及びシリコン単結晶インゴット
JP4370571B2 (ja) アニールウエーハの評価方法及び品質保証方法
KR101160267B1 (ko) 웨이퍼 상에 원추형 구조물 형성 방법
KR20040093729A (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
KR20120092847A (ko) 웨이퍼의 처리 방법
KR101525657B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조 방법
JP2001185708A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Gyeongbuk, South Korea

Applicant after: Sk siltron Inc.

Address before: Gyeongbuk, South Korea

Applicant before: LG Siltron, Inc.

GR01 Patent grant
GR01 Patent grant