JP5032168B2 - バルク基板中の結晶欠陥を顕在化する方法 - Google Patents
バルク基板中の結晶欠陥を顕在化する方法 Download PDFInfo
- Publication number
- JP5032168B2 JP5032168B2 JP2007072478A JP2007072478A JP5032168B2 JP 5032168 B2 JP5032168 B2 JP 5032168B2 JP 2007072478 A JP2007072478 A JP 2007072478A JP 2007072478 A JP2007072478 A JP 2007072478A JP 5032168 B2 JP5032168 B2 JP 5032168B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- crystal defects
- carried out
- substrate
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 136
- 230000007547 defect Effects 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims abstract description 100
- 239000013078 crystal Substances 0.000 title claims abstract description 55
- 238000010438 heat treatment Methods 0.000 claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 36
- 230000003647 oxidation Effects 0.000 claims abstract description 31
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 31
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000000203 mixture Substances 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- 229910052786 argon Inorganic materials 0.000 claims abstract description 18
- 239000007789 gas Substances 0.000 claims abstract description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 11
- 238000011282 treatment Methods 0.000 claims abstract description 11
- 239000001257 hydrogen Substances 0.000 claims abstract description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 9
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000009279 wet oxidation reaction Methods 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 230000007935 neutral effect Effects 0.000 claims abstract description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 26
- 238000006392 deoxygenation reaction Methods 0.000 claims description 15
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 8
- 238000005352 clarification Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000000149 argon plasma sintering Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005211 surface analysis Methods 0.000 claims description 3
- 238000003325 tomography Methods 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims 2
- 238000010335 hydrothermal treatment Methods 0.000 claims 1
- 150000002431 hydrogen Chemical class 0.000 abstract description 3
- 239000002253 acid Substances 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 30
- 235000012431 wafers Nutrition 0.000 description 19
- 238000004458 analytical method Methods 0.000 description 11
- 238000004064 recycling Methods 0.000 description 7
- 239000002244 precipitate Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 239000012491 analyte Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Description
本発明は、バルクのシリコン基板中に存在する結晶欠陥を顕在化する方法に関する。
より詳細には、前記方法は、基板中に潜在状態で存在するが、該基板が再生利用される際にのみ出現する欠陥を顕在化することに利用できる。
また、本発明は、低い欠陥密度を有する基板に関し、したがって、その基板は多数層の転写(transfer)に特に好適である。
電子工学、光学、光電子工学の分野において使用される基板は、工業規模にて得られるインゴットの形態の出発材料から製作される。
種々のインゴット引き上げ法が、当業者に知られている。その例は、チョクラルスキー引き上げ法（ＣＺ引き上げとして知られている）およびゾーンメルティング引き上げ法（ＦＺ引き上げとして知られている）である。
それらの種々の方法は、種々の形状の未精製材料のインゴット、特に、実質的に円錐状の２つの末端を有する円柱の形状のインゴットを製造することができる。
たとえば、シリコンインゴットは、約１ｍ〜２ｍの長さであってもよい。
前述のインゴットを切断してその尖った末端を排除し、そして、その中央の円柱状部分を複数のセグメントに分割する。次いで、それぞれのセグメントから、複数のウェーハを切り出す。
次いで、それぞれのウェーハは、２つの反対側の面を平坦にする研削および研磨のような仕上げ工程、そして、塵および残留粒子とともに先行する材料除去工程中に損傷を受けた領域を排除するための化学エッチング工程を経る。
以下の明細書および特許請求の範囲を通じて、調製されたウェーハを「バルクのバージン基板」と称する。
たとえば、直径３００ｍｍのインゴットは、一般的に２０ｃｍ〜３０ｃｍのセグメントへと切断され、それぞれのセグメントから約２００枚のバージン基板が得られる。
少なくとも２００ｍｍの直径を有するインゴットは、長さ約３０ｃｍ〜４０ｃｍの部分へと切断され、それぞれのセグメントから２００枚を超えるバージン基板が得られる。
次いで、それぞれのバルクシリコン基板は、たとえば「ＳＯＩ」（絶縁体上シリコン）の頭字語で知られる基板を得るための層転写プロセスに用いられる。
ＳＯＩ型基板は、「供与体」と称するバルクシリコン基板から薄い表面層を切り離し、次いで酸化シリコンの層を介在させた後に、「受容体」と称する基板の上にその表面層を転写することによって得ることができることが想起されるであろう。
最初に層をリフト(lift)した後に、供与体基板を再生利用すること、すなわち、その供与体基板からさらなる薄層をリフトし、それを第２の受容体基板へと転写するのに再使用することができる。以下の明細書および特許請求の範囲において、そのような基板を、「再生利用バルク基板」と称する。
このようにして、供与体基板は、３または４回、あるいは１０または１２回にわたってさえ、再生利用することができる。
しかしながら、そのようなバルク基板は、結晶欠陥を有する恐れがある。
そのような欠陥の例は、転位および空孔であり、それらは孤立していても、群を形成していてもよい。
また、格子間または空孔型の点欠陥の密集または積層欠陥、酸素析出物、異相（シリサイド、汚染物質析出物）の非結晶性または結晶性包接物、金属性析出物が存在する可能性がある。
それらの数および基板上の位置に依存して、結晶欠陥は、基板を引き続く電子部品の作製に不適当なものにする恐れがある。
バルク基板の品質は本質的である。なぜなら、それは、転写される層の品質に直接に影響し、それゆえ、電子部品を形成するための最終のハイブリッド基板の品質に直接に影響するからである。
本出願人は、バルクバージン基板中に存在する可能性がある欠陥を、最初にそれが使用される前に顕在化することができることを示した。それら欠陥は、たとえば「ＣＯＰ」（結晶に起因する粒子）として知られる種類のものであってもよい。
そのようなバルク基板中に存在するＣＯＰ型欠陥は、転写される層中に直接的に見いだされる。その種の欠陥を減少ないし排除することを目的とした方法が開発されてきている。この点については、特許文献１を参照するべきである（特許文献１参照）。
また、ＣＺインゴット引き上げ法は、ＣＯＰ型結晶欠陥も他の種類の結晶欠陥も回避するために改良されてきている。
しかしながら、バージン基板を作製するために改良されたインゴットを用いた時でさえ、本出願人は、依然として、かつ潜在状態（すなわち、それら欠陥は、基板が再生利用された後、多くの場合に３回にわたる再生利用の後にのみ出現する）で、ある種の欠陥が存在することに注目した。そのような場合において、そのような欠陥はあらかじめ存在するものの小さいものであり、連続する再生利用に関連して反復される熱処理がそれらの寸法を増大させる。そのような欠陥は、一般的に酸素析出物である。
欧州特許出願公開第１１５８５８１号明細書
米国特許出願公開第２００５／００６４６３２号明細書
製造ラインにおいてバルク基板を使用する前にその品質を予知できることの経済的利点は明白であり、それは、数回にわたる再生利用後においてのみ出現する欠陥を予防的(pre-emptively)に顕在化することに役立つ。
特許文献２には、ＳＯＩ型基板の作製に適当なウェーハの特性評価および選択するための「銅堆積法」と称される欠陥を顕在化する技術が記載されている（特許文献２参照）。
その顕在化方法は、ウェーハの表面からあらかじめ定められた深さに酸化物の膜を形成すること、引き続いて、ウェーハ上への銅電解質の溶液を堆積させる前に一部を除去することからなる。次に、電流を印加した際に、酸化物層が劣化している領域において、銅イオンが銅の形態で析出する。その領域が下にあるウェーハの欠陥領域に相当する。
次いで、表面分析は、欠陥の存在または不在について、これらのウェーハを分類することができる。
しかしながら、その技術は、数回にわたる再生利用の後に出現する恐れがある結晶欠陥を検出することはできない。
本発明の目的は、上記の問題点を克服し、通常には数回にわたって基板を再生利用した後のみに出現する非常に小さい欠陥を予防的に顕在化することができる、バルクシリコン基板を分析する方法を提供することである。
これは、所与のセグメントからのサンプルとなる基板において得られる結果に基づいて分類を実施することを意味し、そのサンプル基板において得られた結果からの推定によって同一のセグメントからの他の基板の品質に関する結論を導くことができる。
好都合には、セグメントを切り出した後に、好ましくは当該セグメントの両端部からウェーハ（すなわち基板）をリフトし、次いでそれらに対して本発明の方法を実施する。
２つの端部の基板について得られた結果に鑑みて、該セグメントの品質に関する情報を推定することができ、そのセグメントからバージン基板の切り出しおよび作製を実施すべきかどうかに関する決定をすることができ、あるいは、その基板が既に作製されている場合には、それらを維持し、製造ライン中で使用するかどうかに関する決定をすることができる。
本発明の方法は、潜在的な結晶欠陥を有するバルク基板を除去することができる。その潜在的な結晶欠陥は、後に、当該バルク基板から作製される電子部品を欠陥品にする恐れがある。
さらに、バージンバルク基板の品質は、それを作製するのに用いられる引き上げ法の種類、およびその方法を工業的に実施する際の条件に強く関連する。
サンプルバージンバルク基板を分析することによって、本発明は、同様に、想定される最終用途に関して必要とされる特性を有する基板を得るための引き上げ法を開発することをも目的とする。
本発明は、ＳＯＩ型基板を作製する方法、特にSmart Cut（登録商標）の商標名によって知られる転写技術を用いる方法において用いられるバージンバルク基板の予備選択に格別の適用性を有する。
さらに、製造ラインにおいて、本発明は、同様に、既に数回にわたって再生利用され、再び再生利用される予定のバルクシリコン基板を試験することもできる。したがって、時として最高１０回にわたり再生利用される可能性のあるバルク基板の品質を、一定の間隔（たとえば、３回または４回の再生利用毎）で検査することができる。その基板の品質が低下していることが見いだされた場合には、同一のセグメントに由来する全ての基板を製造ラインから除去することができる。
最後に、本発明は、単純であり、かつ安価に実施できる方法を提供することを目的とする。
この目的に対して、本発明は、バルクシリコン基板中の結晶欠陥を予防的に顕在化する方法を提供する。該結晶欠陥は、当該基板が層のリフトおよび転写の方法において用いられ、かつ少なくとも３回にわたって再生利用されるためのものである場合に、後になって出現するようなものである。
本発明によれば、前記方法は、前記バルク基板を、「顕在化熱処理」と称する約５００℃〜１３００℃の温度において非還元雰囲気中で実施される熱処理にかけることからなる工程を含む。
そのような方法は、バージン基板または既に再生利用された基板を分析することを可能にし、および品質管理を実施することを可能にする。
本発明の方法を適用するサンプル基板は、引き続いて層転写方法に使用できないことに注意するべきである。
本発明の、他の非限定的な有利な特徴は、単独または組み合わせにおいて、以下の通りである。
・ 顕在化熱処理は、容器中に存在するガス混合物の全体積を基準として少なくとも１０ｐｐｍの酸素、アルゴンまたは窒素、あるいはそれら２種の混合物を含むガス混合物を収容する容器中で実施され、前記処理は少なくとも３分間にわたって実施される。
・ 顕在化熱処理は、アルゴンまたは窒素、あるいはそれら２種の混合物を収容する容器中で少なくとも３分間にわたって実施され、それに先だって乾式酸化工程を実施し、引き続いて前記バルク基板を脱酸素化(deoxidizing)して、その前に形成された酸化物層を完全に排除する工程を実施する。
・ 顕在化熱処理は、６時間にわたって９５０℃の温度で実施される。
・ 顕在化熱処理は、酸素に加えて任意選択的にアルゴン、窒素またはそれら２つの混合物を含有する雰囲気中で実施される乾式および／または湿式酸化工程を含み、該酸化工程に引き続いて、以前に形成された酸化物層を完全に排除するための脱酸素化工程が実施される。
・ バルク基板の湿式酸化は、３分〜２０時間の期間にわたって５００℃〜１３００℃の範囲内の温度において実施され、５００ｎｍ〜９００ｎｍの範囲内の厚さを有する酸化シリコン（ＳｉＯ２）の層を形成する。
・ バルク基板の乾式酸化は、約２分〜１５分の期間にわたって５００℃〜１１００℃の範囲内の温度において実施され、１０〜６０ｎｍの範囲内の厚さを有する酸化シリコン（ＳｉＯ２）の層を形成する。
・ 乾式酸化は、５分間にわたって９５０℃の温度で実施される。
・ 脱酸素化は、フッ化水素酸（ＨＦ）処理によって実施される。
・ 顕在化熱処理は、アルゴンまたは窒素、あるいはそれら２種の混合物を収容する容器中で少なくとも３分間にわたって実施され、それに先だって乾式酸化工程を実施し、引き続いて前記バルク基板を脱酸素化(deoxidizing)して、その前に形成された酸化物層を完全に排除する工程を実施する。
・ 顕在化熱処理は、６時間にわたって９５０℃の温度で実施される。
・ 顕在化熱処理は、酸素に加えて任意選択的にアルゴン、窒素またはそれら２つの混合物を含有する雰囲気中で実施される乾式および／または湿式酸化工程を含み、該酸化工程に引き続いて、以前に形成された酸化物層を完全に排除するための脱酸素化工程が実施される。
・ バルク基板の湿式酸化は、３分〜２０時間の期間にわたって５００℃〜１３００℃の範囲内の温度において実施され、５００ｎｍ〜９００ｎｍの範囲内の厚さを有する酸化シリコン（ＳｉＯ２）の層を形成する。
・ バルク基板の乾式酸化は、約２分〜１５分の期間にわたって５００℃〜１１００℃の範囲内の温度において実施され、１０〜６０ｎｍの範囲内の厚さを有する酸化シリコン（ＳｉＯ２）の層を形成する。
・ 乾式酸化は、５分間にわたって９５０℃の温度で実施される。
・ 脱酸素化は、フッ化水素酸（ＨＦ）処理によって実施される。
・ 結晶欠陥を顕在化させるための熱処理および任意選択的な脱酸素化工程の後に、前記顕在化熱処理によって顕在化した欠陥を拡大する追加の工程を実施する。
・ 結晶欠陥を拡大する工程は、３０秒から３分の範囲内の期間にわたって１００℃から１３００℃までの温度における急速熱プロセス（ＲＴＰ）型の熱処理を含む。
・ 急速熱処理は、アルゴンおよび／または水素の存在下で実施される急速熱アニール（ＲＴＡ）型を有する。
・ 急速熱処理は、酸素の存在下で実施される急速熱酸化（ＲＴＯ）型を有する。
・ 結晶欠陥を拡大する工程は、３分から１０時間にわたり、１１００℃〜１２５０℃の温度において、中性および／または水素雰囲気中における「バッチ式炉アニール(batch furnace anneal)」と称する熱処理を含む。
・ 結晶欠陥を拡大する工程の後に、１〜６マイクロメートル厚のシリコンの層を、エピタキシャル成長によって前記バルク基板上に堆積させ、前記欠陥の顕在化をさらに促進する。
・ 結晶欠陥を拡大する工程は、３０秒から３分の範囲内の期間にわたって１００℃から１３００℃までの温度における急速熱プロセス（ＲＴＰ）型の熱処理を含む。
・ 急速熱処理は、アルゴンおよび／または水素の存在下で実施される急速熱アニール（ＲＴＡ）型を有する。
・ 急速熱処理は、酸素の存在下で実施される急速熱酸化（ＲＴＯ）型を有する。
・ 結晶欠陥を拡大する工程は、３分から１０時間にわたり、１１００℃〜１２５０℃の温度において、中性および／または水素雰囲気中における「バッチ式炉アニール(batch furnace anneal)」と称する熱処理を含む。
・ 結晶欠陥を拡大する工程の後に、１〜６マイクロメートル厚のシリコンの層を、エピタキシャル成長によって前記バルク基板上に堆積させ、前記欠陥の顕在化をさらに促進する。
また、本発明は、バルクシリコン基板中の結晶欠陥密度を測定する方法を提供する。前記欠陥は、当該基板が層のリフトおよび転写の方法において用いられ、かつ少なくとも３回にわたって再生利用されるためのものである場合に、後になって出現するようなものである。
本発明によれば、前記方法は、以下の工程を含み、該工程は：
・ 前記方法によってバルク基板中の前記結晶欠陥を顕在化する工程；
・ 計数装置を用いて単位面積当たりの顕在化した結晶欠陥を計数し、前記バルク基板中の結晶欠陥密度を決定する工程
からなる。
・ 前記方法によってバルク基板中の前記結晶欠陥を顕在化する工程；
・ 計数装置を用いて単位面積当たりの顕在化した結晶欠陥を計数し、前記バルク基板中の結晶欠陥密度を決定する工程
からなる。
好都合には、計数装置は、少なくとも１つの顕微鏡および計数器、または原子間力顕微鏡、またはレーザー表面分析装置、または光散乱トモグラフィー（ＬＳＴ）装置、または走査赤外顕微鏡（ＳＩＲＭ）を含む。
さらに、本発明は、層をリフトおよび転写し、および少なくとも３回にわたって再生利用する方法において引き続いて使用するためのバルクシリコン基板を提供し、前記基板は、欠陥０．１個／ｃｍ２未満の前記方法によって顕在化する結晶欠陥密度を有することにおいて優れている。
そのような基板は、ＳＯＩ型基板の作製において格別の適用性を有する。
最後に、本発明は、チョクラルスキー型引き上げによって得られるインゴットからバルクシリコン基板を作製する方法を提供し、該方法は前述の方法を用いて予防的に結晶欠陥を顕在化する工程を含む。
前述のように、この方法が本発明にしたがって欠陥を顕在化する工程を統合するという事実は、インゴットのセグメントの最初の検査の後、すなわち、バルク基板作製サイクルの開始時に、そのサイクルを続行すべきかどうかを非常に迅速に決定することを可能にする。
本発明の他の特徴および利点は、可能性のある非制限的な実施態様を示す添付の図面に対する参照とともに、以下の記載から明らかとなる。
本発明の分析および顕在化方法は、サンプル基板と称されるバルクシリコン基板の３つの次第に強度を増すレベルの分析に対応するいくつかの一連の工程を含み、サンプル基板の品質は、同一のインゴットまたは同一のセグメントに由来する他の基板の品質を代表する。
第１のレベルの分析がこの基板中の多数の欠陥またはその位置を顕在化し、その数が想定される用途に対して損害が大きい場合、この基板およびそれが代表する他の基板は廃棄される。
第１のレベルの分析が欠陥を顕在化しないか、またはほとんど顕在化しない場合、サンプル基板およびその参照物は、第２のレベルの顕在化工程、または必要な場合には第３のレベルの顕在化工程を受ける。
次に、以下に記載される技術を用いて、顕在化された結晶欠陥を計数する。
これら３段階の分析は、ますます小さい欠陥の検出および顕在化を可能にする。
より正確には、欠陥は、欠陥計数器の検出しきい値を超えた場合にのみ認識可能となり、そのしきい値は現在０．１３μｍである。このように、種々のレベルの分析は、存在する欠陥をこの最小寸法に到達するまで拡大することを目的とする。
第１のレベルの分析
バルク基板は、非還元雰囲気中、約５００℃〜約１３００℃の範囲内、好ましくは９００℃から１３００℃の範囲内の温度において、「顕在化熱処理」と称する熱処理を受ける。
バルク基板は、非還元雰囲気中、約５００℃〜約１３００℃の範囲内、好ましくは９００℃から１３００℃の範囲内の温度において、「顕在化熱処理」と称する熱処理を受ける。
バルク基板は、バージンにせよ、既に再生利用されているにせよ、酸素を含有する。熱処理を約５００℃と９００℃との間で実施する場合、存在する酸素は、核の形態に塊状化する。温度の上昇を９００℃〜１３００℃の範囲内の温度まで継続する場合、その温度上昇は、核を成長させ、観察および計数が可能な大きな析出物へと変形させる。
本発明の第１の実施態様において、この処理は、容器中に存在するガス混合物の全体積を基準として少なくとも１０ｐｐｍの酸素、アルゴン、窒素またはそれら２つのガスの混合物を含有するガス混合物を収容する容器内で、少なくとも３分から数十時間（たとえば２０時間）にわたって実施され、好ましくは約９５０℃で６時間にわたって実施される。
熱処理の期間は、印加される温度に関して、および同様に、基板の特質（すなわち、バージンまたは再生利用）に関して調整されるべきである。
より多くの回数の基板の再生利用においては、熱処理の期間はより長くあるべきである。たとえば、８回の再生利用が予定されている基板を代表する基板は、３回のみの再生利用が想定されている場合よりも長い期間にわたって加熱される。
本発明の方法は、基板が、リフトされた層中に欠陥が出現することなしに、順次少なくとも３回、最大１２回、あるいは好ましくは６回の再生利用が可能であることを保証することができる。
任意選択的に、いずれの加熱処理よりも前に、シリコン基板に軽度の酸化（乾式酸化）を受けさせて、１０ナノメートルのオーダー（たとえば１０〜６０ｎｍ）の厚さを有する酸化シリコン（ＳｉＯ２）の微細層を生成させて、可能な限り完全である表面品質を提供してもよい。
この場合には、顕在化処理中の少なくとも１０ｐｐｍの酸素の存在は、必須ではない。
この乾式酸化は、約５００℃〜１１００℃の範囲内の温度において、約２分〜１５分の期間にわたって実施され、好ましくは、９５０℃に近い温度において約５分間にわたって実施される。
熱処理の後に酸化物の層が形成される場合、欠陥の計数の前に、たとえばフッ化水素酸（ＨＦ）を用いて、基板の完全な脱酸素化を実施する。
好都合には、フッ化水素酸の８％水溶液を、約１５分間にわたって使用する。
この工程は、酸化物の層を選択的にエッチングして、分析されるシリコン表面へのアクセスを提供する。フッ化水素酸（ＨＦ）を用いる脱酸素化の条件（濃度、処理時間）は、排除すべき層の厚さに適合させる。
本発明の第２の実施態様において、顕在化熱処理は、酸素に加えて、任意選択的にアルゴン、窒素またはそれら２つの混合物を含有する雰囲気において実施される、基板の乾式および／または湿式の熱酸化である。
湿式酸化は、酸化シリコン（ＳｉＯ２）の厚い層（数十ナノメートルのオーダー）を堆積させる。所望される最終厚さを得るように、温度および酸化の継続時間のパラメータを調整するべきである。
本発明の特定の応用において、パラメータを調整して、厚さ５００ｎｍ〜９００ｎｍの層を得る。
乾式酸化を実施する場合、前述の条件と同一の条件下で実施される。湿式酸化の前および／または後で実施してもよい。
前記熱酸化工程は、その後にＳＯＩ基板におけるバルクシリコンと酸化シリコンの層との間の界面に小サイズまたは中サイズの欠陥を与える恐れがある、バルク基板の区域（ゾーン）を顕在化するのに役立つ。
前記酸化は、最終的に同一の結果を得るために、単一工程で実施してもよく、および数回の連続する酸化工程において実施してもよい。
純粋な例示のために、酸化は、６時間にわたる８００℃と１０００℃との間の単一工程で実施して、酸化シリコンの厚さ７３０ｎｍの層を形成してもよく、９５０℃における７回の工程における酸化（それぞれの回は、１時間以内に酸化シリコンの厚さ１４０ｎｍの層を形成する）で実施してもよい。
次いで、最終の脱酸素化工程を、前述と同一の条件で実施する。
この第１レベルの分析の最後において、顕在化した欠陥は、少なくとも０．１３μｍの平均直径を有する。次いで、それらを観察し、計数することができる。
０．１３μｍ未満の欠陥は、認識できない。
この理由により、欠陥を持たない基板は、第２レベルの顕在化工程、またはさらに第３レベルの顕在化工程を受けて、それらが真に欠陥を持たないのか、あるいは、欠陥が依然として顕在化されるには小さすぎるのかについて調査される。
第２のレベルの分析
これは、前述の顕在化熱処理によって顕在化しなかった欠陥を拡大する工程からなる。
これは、前述の顕在化熱処理によって顕在化しなかった欠陥を拡大する工程からなる。
これらの欠陥を拡大するための２つの方式を使用することができる。それら方式を後述する。
急速熱処理プロセス
ＲＴＰとして知られるこの方法は、分析される基板を急速アニーリング炉内に配置する工程からなる。
ＲＴＰとして知られるこの方法は、分析される基板を急速アニーリング炉内に配置する工程からなる。
その種類の炉は、たとえばCenturaという商標名の下でApplied Materialsから販売されている。数十℃毎秒より大きな速度における温度上昇(ramp-up)および降下(ramp-down)工程は、数秒間から数分間（たとえば３０秒間から３分間）までの処理時間を用いて、基板を数百℃（好ましくは約３００℃）から約１３００℃に至る温度まで加熱することを可能にする。
ＲＴＰ型処理は、「ＲＴＡ（急速熱アニーリング）」として知られる処理、および「ＲＴＯ（急速熱酸化）」として知られる処理を含む。
ＲＴＡはアルゴンおよび／または水素の存在下で実施され、ＲＴＯは酸素の存在下で実施される。
バッチ式熱処理
「バッチ式アニーリング」として知られる、このバッチ炉熱処理は、中性ガス（アルゴンまたは窒素）および／または水素の雰囲気中、１１００℃〜１２５０℃のオーダーの温度において、数分から数時間（たとえば３分から１０時間）にわたって実施される。
「バッチ式アニーリング」として知られる、このバッチ炉熱処理は、中性ガス（アルゴンまたは窒素）および／または水素の雰囲気中、１１００℃〜１２５０℃のオーダーの温度において、数分から数時間（たとえば３分から１０時間）にわたって実施される。
この第２のレベルの分析の最後において、顕在化される欠陥は、０．１３μｍより大きな平均直径を有する。次いで、それらを観察および計数する。
可視の欠陥のない基板は、次いで第３のレベルの顕在化工程を受ける。
第３のレベルの分析
これは、バルク基板上にシリコンの層を成長させて、小さすぎる欠陥を拡大することを意図するエピタキシャル成長である。それによって堆積されるシリコン層の厚さは、数マイクロメートルのオーダー（たとえば１〜６マイクロメートル）を有する。
これは、バルク基板上にシリコンの層を成長させて、小さすぎる欠陥を拡大することを意図するエピタキシャル成長である。それによって堆積されるシリコン層の厚さは、数マイクロメートルのオーダー（たとえば１〜６マイクロメートル）を有する。
このエピタキシャル成長は、たとえば、ジクロロシラン型の前駆体を用いて実施してもよい。
エピタキシャル層は、特に、下にある被分析基板の格子配列を再現することによって、以前に顕在化された欠陥を再現する。
種々の顕在化レベルの後に、計数装置を用いて、単位面積当たりの顕在化される結晶欠陥の密度を測定する。
計数装置は、バルクシリコン基板上の欠陥を検出することができる任意の機材の形態をとってもよい。
別の変形においては、計数装置は、粒子および表面欠陥を検出するため、あるいはさらにその粗さを分析するための、顕微鏡および計数器、または原子間力顕微鏡、ＡＦＭ、またはレーザー表面分析装置を含む。
これらの種々の装置を、以下に簡単に述べる。
計数装置は、顕在化した結晶欠陥を検出することができる光学顕微鏡と、計数器とを含んでもよい。
その最も単純な実施形態において、前述の計数器は、試料の１つの領域または複数の領域および検出されるべき欠陥の数を観察し、その結果から結晶欠陥密度を推定する作業者であってもよい。
また、前述の計数器は、たとえば顕在化された結晶欠陥を検出するための自動システム、または観察される方面を画定するために試料の変位を自動化するためのシステムと顕微鏡を組み合わせることによって自動化されてもよい。
用いることができるレーザー表面分析装置の１つの例は、KLA-Tencorから販売されている商標名「Surfscan」（たとえば、モデル６２００またはＳＰ１）で知られている機材である。この種の機材は、欠陥のマップを作ることによって、顕在化された欠陥の数のみならず、それぞれのウェーハ上の欠陥の位置分布をも提供することができる。
また、計数装置は、表面欠陥を計数できるだけではなく、深さに関して分析することもできる装置、すなわちそれら欠陥の体積に関する情報を得ることができる装置を含んでもよい。
この場合、そのような計数装置は、「ＬＳＴ」として知られる光散乱トモグラフィー装置、または走査赤外顕微鏡すなわち「ＳＩＲＭ」である。
図面は、第１次いで第２の欠陥顕在化処理の後の、前述のSurfscan SP1装置によって得られる３００ｍｍ径のシリコンウェーハの表面品質の観察の図を示す。
より詳細には、第１の処理は、酸素および水素の存在下、６時間にわたる９５０℃のオーダーの加熱処理からなり、および第２の処理は、それぞれのシリコンウェーハ上に２μｍ厚のシリコン層を堆積させるエピタキシャル成長を用いることからなる。
ウェーハは、ウェーハ（基板）の表面上に存在する欠陥の数に関して、ならびに、同様におよび特に前述のウェーハ上の欠陥の地図的な位置に関して、品質が良好または劣悪であると格付けされる。
以上のように、たとえば、図１Ａのウェーハは良好な品質を有する。図１Ｂにおいて、追加のエピタキシャル成長後においてさえも、欠陥の数は少なく、かつ欠陥は均一に分布していることを理解することができる。
図２のウェーハは、選考を通過しない。本発明の第１のレベルの分析の後に、欠陥の輪が明確である。
最後に、図３Ａおよび図３Ｂのウェーハに関して、このウェーハは、ＳＯＩ作製プロセスにおける採用については選択されないであろう。エピタキシャル成長の後に、存在する欠陥の数は少ないものの、残念なことには、それらがリング形状の領域に集中していることを理解することができる。
Claims (18)
- バルクシリコン基板中の結晶欠陥の密度を測定する方法であって、前記結晶欠陥は０．１３μｍ未満の平均直径を有し、前記方法は、
前記バルクシリコン基板を、５００℃〜１３００℃の範囲内の温度において非還元性雰囲気中で実施される、顕在化熱処理にかける工程と、
前記顕在化熱処理によって顕在化された前記結晶欠陥を拡大する工程と、
計数装置を用いて単位面積当たりの拡大された結晶欠陥を計数して、前記バルクシリコン基板中の結晶欠陥の密度を決定する工程と
を含み、
前記顕在化熱処理はガス混合物を含む容器中で実施され、該ガス混合物は、該容器中に存在するガス混合物の全体積を基準として少なくとも１０ｐｐｍの酸素、アルゴンまたは窒素あるいはそれら２つの混合物を含み、前記顕在化熱処理は、少なくとも３分間にわたって実施され、前記顕在化熱処理に続いて、前記フッ化水素酸（ＨＦ）処理による脱酸素化工程が実施されることを特徴とする方法。 - バルクシリコン基板中の結晶欠陥の密度を測定する方法であって、前記結晶欠陥は０．１３μｍ未満の平均直径を有し、前記方法は、
前記バルクシリコン基板を、５００℃〜１３００℃の範囲内の温度において非還元性雰囲気中で実施される、顕在化熱処理にかける工程と、
前記顕在化熱処理によって顕在化された前記結晶欠陥を拡大する工程と、
計数装置を用いて単位面積当たりの拡大された結晶欠陥を計数して、前記バルクシリコン基板中の結晶欠陥の密度を決定する工程と
を含み、
前記顕在化熱処理は、アルゴンまたは窒素あるいはそれら２つの混合物を含むガス混合物を含む容器中で少なくとも３分間にわたって実施され、前記顕在化熱処理に先立って乾式酸化が実施され、および前記顕在化熱処理に続いて、その前に形成した酸化物層を完全に除去する脱酸素化工程が実施され、前記脱酸素化工程がフッ化水素酸（ＨＦ）処理によって実施されることを特徴とする方法。 - 前記顕在化熱処理は、６時間にわたって、９５０℃の温度において実施されることを特徴とする請求項２に記載の方法。
- バルクシリコン基板中の結晶欠陥の密度を測定する方法であって、前記結晶欠陥は０．１３μｍ未満の平均直径を有し、前記方法は、
前記バルクシリコン基板を、５００℃〜１３００℃の範囲内の温度において非還元性雰囲気中で実施される、顕在化熱処理にかける工程と、
前記顕在化熱処理によって顕在化された前記結晶欠陥を拡大する工程と、
計数装置を用いて単位面積当たりの拡大された結晶欠陥を計数して、前記バルクシリコン基板中の結晶欠陥の密度を決定する工程と
を含み、
前記顕在化熱処理は、酸素に加えて任意選択的にアルゴン、窒素またはそれら２つの混合物を含む雰囲気中で実施される基板の乾式および／または湿式熱酸化を含み、前記酸化に続いて、その前に形成した酸化物層を完全に除去する脱酸素化工程が実施され、前記脱酸素化工程がフッ化水素酸（ＨＦ）処理によって実施されることを特徴とする方法。 - 前記バルクシリコン基板の前記湿式酸化が、３分〜２０時間の期間にわたって、５００℃〜１３００℃の範囲内の温度において実施され、５００ｎｍ〜９００ｎｍの範囲内の厚さを有する酸化シリコン（ＳｉＯ２）の層を形成することを特徴とする請求項４に記載の方法。
- 前記バルクシリコン基板の前記乾式酸化が、２分〜１５分の期間にわたって、５００℃〜１１００℃の範囲内の温度において実施され、１０〜６０ｎｍの厚さを有する酸化シリコン（ＳｉＯ２）の層を形成することを特徴とする請求項２から４のいずれかに記載の方法。
- 前記乾式酸化が、５分間にわたって９５０℃の温度で実施されることを特徴とする請求項６に記載の方法。
- 前記結晶欠陥を拡大する工程は、３０秒から３分の範囲内の期間にわたる１００℃から１３００℃までの温度におけるＲＴＰ型の急速熱処理を含むことを特徴とする請求項１から７のいずれかに記載の方法。
- 該急速熱処理が、アルゴンおよび／または水素の存在下で実施される急速熱アニーリング（ＲＴＡ）型であることを特徴とする請求項８に記載の方法。
- 該急速熱処理が、酸素の存在下で実施される急速熱酸化（ＲＴＯ）型であることを特徴とする請求項８に記載の方法。
- 前記結晶欠陥を拡大する工程は、３分から１０時間にわたり、１１００℃〜１２５０℃の温度における、中性および／または水素雰囲気中での、バッチ式炉アニールを含むことを特徴とする請求項１から７のいずれかに記載の方法。
- 前記結晶欠陥を拡大する工程の後に、前記バルクシリコン基板上に、厚さ１〜６マイクロメートルのシリコン層をエピタクシャル成長により堆積させ、前記欠陥の顕在化をさらに促進することを特徴とする請求項１から１１のいずれかに記載の方法。
- 前記計数装置は、顕微鏡および計数器を含むことを特徴とする請求項１から４のいずれかに記載の方法。
- 前記計数装置は、原子間力顕微鏡を含むことを特徴とする請求項１から４のいずれかに記載の方法。
- 前記計数装置は、レーザー表面分析装置を含むことを特徴とする請求項１から４のいずれかに記載の方法。
- 前記計数装置は、光散乱トモグラフィー装置（ＬＳＴ）を含むことを特徴とする請求項１から４のいずれかに記載の方法。
- 前記計数装置は、走査赤外顕微鏡（ＳＩＲＭ）を含むことを特徴とする請求項１から４のいずれかに記載の方法。
- チョクラルスキー型引き上げ法により得られるインゴットからバルクシリコン基板を作製する方法であって、前記方法は、
前記バルクシリコン基板を、５００℃〜１３００℃の範囲内の温度において非還元性雰囲気中で実施される、顕在化熱処理にかける工程と、
前記顕在化熱処理によって顕在化された前記結晶欠陥を拡大する工程と、
を含み、
前記顕在化熱処理は、以下の（ａ）または（ｂ）のいずれかの方法：
（ａ） 前記顕在化熱処理は、アルゴンまたは窒素あるいはそれら２つの混合物を含むガス混合物を含む容器中で少なくとも３分間にわたって実施され、前記顕在化熱処理に先立って乾式酸化処理が実施され、および前記顕在化熱処理に続いて、その前に形成した酸化物層を完全に除去する脱酸素化工程が実施され、前記脱酸素化工程がフッ化水素酸（ＨＦ）処理によって実施される方法；
（ｂ） 前記顕在化熱処理は、酸素に加えて任意選択的にアルゴン、窒素またはそれら２つの混合物を含む雰囲気中で実施される基板の乾式および／または湿式熱酸化を含み、前記酸化に続いて、その前に形成した酸化物層を完全に除去する脱酸素化工程が実施され、前記脱酸素化工程がフッ化水素酸（ＨＦ）処理によって実施される方法
で実施されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0602786A FR2899380B1 (fr) | 2006-03-31 | 2006-03-31 | Procede de revelation de defauts cristallins dans un substrat massif. |
| FR0602786 | 2006-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007273977A JP2007273977A (ja) | 2007-10-18 |
| JP5032168B2 true JP5032168B2 (ja) | 2012-09-26 |
Family
ID=37081642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007072478A Active JP5032168B2 (ja) | 2006-03-31 | 2007-03-20 | バルク基板中の結晶欠陥を顕在化する方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7413964B2 (ja) |
| EP (1) | EP1840560B1 (ja) |
| JP (1) | JP5032168B2 (ja) |
| KR (1) | KR100821970B1 (ja) |
| CN (1) | CN101055847B (ja) |
| AT (1) | ATE539346T1 (ja) |
| FR (1) | FR2899380B1 (ja) |
| SG (1) | SG136098A1 (ja) |
| TW (1) | TWI383469B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054350A (ja) * | 2004-08-12 | 2006-02-23 | Komatsu Electronic Metals Co Ltd | 窒素ドープシリコンウェーハとその製造方法 |
| KR101119721B1 (ko) * | 2006-06-09 | 2012-03-22 | 가부시키가이샤 섬코 | 단결정 실리콘 웨이퍼의 ｃｏｐ 평가 방법 |
| JP5167654B2 (ja) * | 2007-02-26 | 2013-03-21 | 信越半導体株式会社 | シリコン単結晶ウエーハの製造方法 |
| JP5728153B2 (ja) * | 2008-09-26 | 2015-06-03 | 株式会社東芝 | 半導体装置の製造方法 |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| SG183670A1 (en) * | 2009-04-22 | 2012-09-27 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
| US8318588B2 (en) * | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| SG178179A1 (en) * | 2009-10-09 | 2012-03-29 | Semiconductor Energy Lab | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
| SG173283A1 (en) * | 2010-01-26 | 2011-08-29 | Semiconductor Energy Lab | Method for manufacturing soi substrate |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| FR2977974B1 (fr) * | 2011-07-13 | 2014-03-07 | Soitec Silicon On Insulator | Procede de mesure de defauts dans un substrat de silicium |
| JP5440564B2 (ja) | 2011-07-14 | 2014-03-12 | 信越半導体株式会社 | 結晶欠陥の検出方法 |
| US9343379B2 (en) * | 2011-10-14 | 2016-05-17 | Sunedison Semiconductor Limited | Method to delineate crystal related defects |
| FR2987682B1 (fr) | 2012-03-05 | 2014-11-21 | Soitec Silicon On Insulator | Procede de test d'une structure semi-conducteur sur isolant et application dudit test pour la fabrication d'une telle structure |
| FR2999801B1 (fr) | 2012-12-14 | 2014-12-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure |
| CN104201093B (zh) * | 2014-08-08 | 2017-02-01 | 上海华力微电子有限公司 | 湿法清洗工艺设备颗粒监控方法 |
| JP6627800B2 (ja) * | 2017-02-21 | 2020-01-08 | 信越半導体株式会社 | シリコン単結晶ウエハの欠陥領域判定方法 |
| JP6380582B1 (ja) * | 2017-03-08 | 2018-08-29 | 株式会社Sumco | エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法 |
| CN113394126A (zh) * | 2021-04-15 | 2021-09-14 | 上海新昇半导体科技有限公司 | 一种检测半导体材料中缺陷的方法 |
| CN113421944B (zh) * | 2021-05-18 | 2022-08-23 | 平煤隆基新能源科技有限公司 | 一种提高晶硅太阳能电池转换效率的氧化退火工艺 |
| CN113818079A (zh) * | 2021-08-06 | 2021-12-21 | 西南技术物理研究所 | 一种Ho：BYF单晶生长用气氛系统 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD221308A1 (de) | 1983-12-16 | 1985-04-17 | Adw Ddr | Verfahren zur charakterisierung sauerstoffinduzierter defekte in silizium |
| JPH0684925A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
| JPH08111444A (ja) * | 1994-10-11 | 1996-04-30 | Kawasaki Steel Corp | 半導体基板用シリコンウェハの原子空孔分布評価法 |
| US5611855A (en) * | 1995-01-31 | 1997-03-18 | Seh America, Inc. | Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth |
| JP3955674B2 (ja) * | 1998-03-19 | 2007-08-08 | 株式会社東芝 | 半導体ウェーハの製造方法及び半導体装置の製造方法 |
| WO1999057344A1 (fr) * | 1998-05-01 | 1999-11-11 | Nippon Steel Corporation | Plaquette de semi-conducteur en silicium et son procede de fabrication |
| WO2000012786A1 (fr) * | 1998-08-31 | 2000-03-09 | Shin-Etsu Handotai Co., Ltd. | Procede de production de plaquette de silicium monocristallin et plaquette de silicium monocristallin |
| JP2002524845A (ja) * | 1998-09-02 | 2002-08-06 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体 |
| US6573159B1 (en) * | 1998-12-28 | 2003-06-03 | Shin-Etsu Handotai Co., Ltd. | Method for thermally annealing silicon wafer and silicon wafer |
| JP2000269288A (ja) * | 1999-03-15 | 2000-09-29 | Shin Etsu Handotai Co Ltd | シリコンウエーハの結晶欠陥検出法および結晶欠陥評価法ならびに酸化膜耐圧特性評価法 |
| EP1158581B1 (en) * | 1999-10-14 | 2016-04-27 | Shin-Etsu Handotai Co., Ltd. | Method for producing soi wafer |
| US6753955B2 (en) * | 1999-12-24 | 2004-06-22 | Shin-Etsu Handotai Co., Ltd. | Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same |
| KR100368331B1 (ko) * | 2000-10-04 | 2003-01-24 | 주식회사 실트론 | 반도체 웨이퍼의 열처리 방법 및 이를 통해 제조된 반도체 웨이퍼 |
| JP4463957B2 (ja) * | 2000-09-20 | 2010-05-19 | 信越半導体株式会社 | シリコンウエーハの製造方法およびシリコンウエーハ |
| JP2002184779A (ja) * | 2000-12-13 | 2002-06-28 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
| JP2002353282A (ja) * | 2001-05-30 | 2002-12-06 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ中の窒素濃度の評価方法 |
| JP2003059932A (ja) * | 2001-08-08 | 2003-02-28 | Toshiba Ceramics Co Ltd | シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ |
| US7129123B2 (en) * | 2002-08-27 | 2006-10-31 | Shin-Etsu Handotai Co., Ltd. | SOI wafer and a method for producing an SOI wafer |
| JP4380141B2 (ja) * | 2002-10-31 | 2009-12-09 | 信越半導体株式会社 | シリコンウェーハの評価方法 |
| JP4794810B2 (ja) * | 2003-03-20 | 2011-10-19 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4670224B2 (ja) * | 2003-04-01 | 2011-04-13 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| GB0308182D0 (en) * | 2003-04-09 | 2003-05-14 | Aoti Operating Co Inc | Detection method and apparatus |
| JP4281451B2 (ja) | 2003-07-17 | 2009-06-17 | 株式会社大真空 | 圧電振動片および圧電振動子 |
| JP4653948B2 (ja) | 2003-11-26 | 2011-03-16 | 信越半導体株式会社 | エピタキシャルウエーハ用シリコン単結晶の検査方法及びエピタキシャルウエーハ用シリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法 |
| JP2005162599A (ja) * | 2003-12-03 | 2005-06-23 | Siltron Inc | 均一なベイカンシ欠陥を有するシリコン単結晶インゴット、シリコンウエハ、シリコン単結晶インゴットの製造装置、及びシリコン単結晶インゴットの製造方法 |
| DE102005028202B4 (de) * | 2005-06-17 | 2010-04-15 | Siltronic Ag | Verfahren zur Herstellung von Halbleiterscheiben aus Silizium |
-
2006
- 2006-03-31 FR FR0602786A patent/FR2899380B1/fr active Active
- 2006-07-05 US US11/481,691 patent/US7413964B2/en active Active
-
2007
- 2007-02-09 TW TW096104923A patent/TWI383469B/zh active
- 2007-02-23 KR KR1020070018608A patent/KR100821970B1/ko active IP Right Grant
- 2007-02-26 CN CN2007100787657A patent/CN101055847B/zh active Active
- 2007-03-20 JP JP2007072478A patent/JP5032168B2/ja active Active
- 2007-03-26 SG SG200702231-2A patent/SG136098A1/en unknown
- 2007-03-30 AT AT07105297T patent/ATE539346T1/de active
- 2007-03-30 EP EP07105297A patent/EP1840560B1/fr active Active
Also Published As
| Publication number | Publication date |
|---|---|
| FR2899380A1 (fr) | 2007-10-05 |
| CN101055847B (zh) | 2010-07-21 |
| ATE539346T1 (de) | 2012-01-15 |
| EP1840560B1 (fr) | 2011-12-28 |
| KR20070098489A (ko) | 2007-10-05 |
| EP1840560A2 (fr) | 2007-10-03 |
| SG136098A1 (en) | 2007-10-29 |
| FR2899380B1 (fr) | 2008-08-29 |
| JP2007273977A (ja) | 2007-10-18 |
| EP1840560A3 (fr) | 2009-07-01 |
| TW200739801A (en) | 2007-10-16 |
| KR100821970B1 (ko) | 2008-04-15 |
| US7413964B2 (en) | 2008-08-19 |
| US20070231932A1 (en) | 2007-10-04 |
| CN101055847A (zh) | 2007-10-17 |
| TWI383469B (zh) | 2013-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5032168B2 (ja) | バルク基板中の結晶欠陥を顕在化する方法 | |
| JP6652959B2 (ja) | 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ | |
| JP5268314B2 (ja) | 金属汚染と熱処理を利用した単結晶シリコンの結晶欠陥領域の区分方法 | |
| US9343379B2 (en) | Method to delineate crystal related defects | |
| JP2014508405A (ja) | Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体 | |
| JP2014508405A5 (ja) | ||
| KR102373801B1 (ko) | 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 | |
| JP2011151317A (ja) | 炭化珪素単結晶の欠陥検出方法 | |
| JP2011124354A (ja) | Ｓｏｉウェーハの検査方法 | |
| US6753955B2 (en) | Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same | |
| CN115985794A (zh) | 评估晶片上的缺陷区域的方法 | |
| US8003550B2 (en) | Method for revealing emergent dislocations in a germanium-base crystalline element | |
| US20120299156A1 (en) | Wafer processing method | |
| KR100252214B1 (ko) | 반도체장치 제조용 베어 웨이퍼 분석방법 | |
| JP4675542B2 (ja) | ゲッタリング能力の評価方法 | |
| KR100384680B1 (ko) | 반도체 웨이퍼 결함 검출 방법 | |
| JPH1174493A (ja) | Ｓｏｉウエーハの欠陥検査方法 | |
| TWI222139B (en) | Process for producing silicon single crystal layer and silicon single crystal layer | |
| JP2004063721A (ja) | シリコンウエーハのＮｉ汚染の評価方法 | |
| JP4370571B2 (ja) | アニールウエーハの評価方法及び品質保証方法 | |
| JP2022175082A (ja) | 半導体単結晶基板の結晶欠陥評価方法 | |
| JP5565012B2 (ja) | エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5032168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |