CN113394126A - 一种检测半导体材料中缺陷的方法 - Google Patents

一种检测半导体材料中缺陷的方法 Download PDF

Info

Publication number
CN113394126A
CN113394126A CN202110407842.9A CN202110407842A CN113394126A CN 113394126 A CN113394126 A CN 113394126A CN 202110407842 A CN202110407842 A CN 202110407842A CN 113394126 A CN113394126 A CN 113394126A
Authority
CN
China
Prior art keywords
semiconductor material
defects
defect
light scattering
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110407842.9A
Other languages
English (en)
Inventor
薛忠营
刘赟
魏星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Zing Semiconductor Corp
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Zing Semiconductor Corp filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202110407842.9A priority Critical patent/CN113394126A/zh
Publication of CN113394126A publication Critical patent/CN113394126A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

本申请公开了一种检测半导体材料中缺陷的方法，所述方法包括：通过HF蚀刻液对半导体材料的表面进行清洗，以去除所述半导体材料表面的氧化层；对去除所述氧化层的所述半导体材料进行蚀刻，以显现所述半导体材料中的缺陷；对蚀刻后的所述半导体材料的水平表面进行光散射扫描，以确定所述半导体材料中存在的缺陷。在所述方法中先通过HF清洗去除半导体材料表面氧化层，然后再对所述半导体材料进行蚀刻，以显现半导体材料中的原生缺陷，通过所述方法可以探测到目前H2高温烘焙中未被显现的缺陷，半导体材料的区域缺陷密度大幅提高，可以提高气相刻蚀方法的探测精度。

Description

一种检测半导体材料中缺陷的方法
技术领域
本申请涉及硅晶体缺陷领域，具体而言涉及一种检测半导体材料中缺陷的方法。
背景技术
单晶硅是集成电路器件最重要的衬底材料，而在硅晶体生长和冷却过程中产生的原生缺陷会极大地影响器件性能。缺陷的表征对研究单晶硅中的缺陷形成和控制生长无缺陷单晶硅具有重大意义。
单晶硅原生缺陷表征方法复杂多样，在众多表征方法中，气相显现方法具有周期短、表征缺陷类型全面和工艺简单等优点，因此可用于晶体中缺陷生长监控。通常气相显现方法在刻蚀之前需要去除晶体表面的自然氧化层，一般利用高温下(>1000℃)氢气(H2)加热烘焙去除氧化层。但是在加热烘焙阶段一些小尺寸的原生缺陷在高温H2气氛下易被溶解，从而使得气相显现方法的准确度降低。
因此需要进行改进，以解决上述问题。
发明内容
针对现有技术中存在的问题，本申请提供了一种检测半导体材料中缺陷的方法，所述方法包括：
通过HF蚀刻液对半导体材料的表面进行清洗，以去除所述半导体材料表面的氧化层；
对去除所述氧化层的所述半导体材料进行蚀刻，以显现所述半导体材料中的缺陷；
对蚀刻后的所述半导体材料的水平表面进行光散射扫描，以确定所述半导体材料中存在的缺陷。
可选地，所述HF蚀刻液的浓度为0.1wt％-1wt％。
可选地，所述HF蚀刻液的浓度为0.3wt％。
可选地，所述HF蚀刻液对半导体材料的表面进行清洗的时间为5min -10min。
可选地，通过HCl气体对去除所述氧化层的所述半导体材料进行蚀刻。
可选地，对去除所述氧化层的所述半导体材料进行蚀刻的温度为700℃ -1000℃。
可选地，对去除所述氧化层的所述半导体材料进行蚀刻的时间为 10s-1000s。
可选地，所述半导体材料中存在的缺陷包括缺陷的类型和/或每种缺陷在水平面上存在的缺陷区间。
可选地，所述缺陷的类型包括孔洞、氧沉淀、自间隙原子聚集缺陷和错位缺陷。
可选地，所述缺陷区间包括空位聚集区、氧化诱生层错区、纯净空位区、纯净自间隙原子区和自间隙原子聚集区。
可选地，对蚀刻后的所述半导体材料的水平表面进行光散射扫描，以得到所述水平表面的光散射颗粒扫描图、缺陷的光散射等效尺寸以及缺陷体密度；
根据所述水平表面的光散射颗粒扫描图、所述光散射等效尺寸和所述缺陷体密度中的至少一种确定半导体材料中存在的缺陷。
为了解决目前存在的技术问题，本申请提供了一种检测半导体材料中缺陷的方法，在所述方法中先通过HF清洗去除半导体材料表面氧化层，然后再对所述半导体材料进行蚀刻，以显现半导体材料中的原生缺陷，通过所述方法可以探测到目前H2高温烘焙中未被显现的缺陷，半导体材料的区域缺陷密度大幅提高，可以提高气相刻蚀方法的探测精度。
附图说明
通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。在附图中，
图1为本申请一实施例中所述检测半导体材料中缺陷的方法的流程示意图；
图2为目前检测半导体材料中缺陷的方法得到的硅晶体中区域缺陷密度的示意图；
图3为本申请一实施例中缺陷的方法得到的硅晶体中区域缺陷密度的示意图；
图4为目前检测半导体材料中缺陷的方法和本申请一实施例中缺陷的方法得到的径向缺陷密度对比的示意图；
图5为本申请一实施例中所述缺陷类型的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本申请能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本申请的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在... 之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
为了解决本申请的问题，本发明提供了检测半导体材料中缺陷的方法，如图1所示，所述方法包括：
步骤S1：通过HF蚀刻液对半导体材料的表面进行清洗，以去除所述半导体材料表面的氧化层；
步骤S2：对去除所述氧化层的所述半导体材料进行蚀刻，以显现所述半导体材料中的缺陷；
步骤S3：对蚀刻后的所述半导体材料的水平表面进行光散射扫描，以确定所述半导体材料中存在的缺陷。
为了解决目前存在的技术问题，本申请提供了一种检测半导体材料中缺陷的方法，在所述方法中先通过HF清洗去除半导体材料表面氧化层，然后再对所述半导体材料进行蚀刻，以显现半导体材料中的原生缺陷，通过所述方法可以探测到目前H2高温烘焙中未被显现的缺陷，半导体材料的区域缺陷密度大幅提高，可以提高气相刻蚀方法的探测精度。
下面结合附图对本申请所述方法进行详细的说明，其中，图1为本申请一实施例中所述检测半导体材料中缺陷的方法的流程示意图；图2为目前检测半导体材料中缺陷的方法得到的硅晶体中区域缺陷密度的示意图；图3为本申请一实施例中缺陷的方法得到的硅晶体中区域缺陷密度的示意图；图4为目前检测半导体材料中缺陷的方法申请一实施例中缺陷的方法得到的径向缺陷密度对比的示意图。
在本申请中所述缺陷表征方法针对的是半导体材料，可以为硅、锗、硅锗合金、砷化镓、磷化铟等在高温下可被气相氯化氢刻蚀的半导体材料，并不局限于某一种，在本申请中以单晶硅为例进行说明。
其中，所述硅晶体可以为通过切克劳斯基法(以下简称为CZ法)制作的单晶硅，当然也可以通过其他方法制备在此不再赘述。
下面结合附图5对缺陷的类型进行详细的说明。其中图5为生长速度与结晶的缺陷分布的示意图，在对这些缺陷进行说明之前，首先，对单晶硅中被称为空位(Vacancy)的空孔型点缺陷、及称为自间隙-硅(Interstitial-Si)的晶格间隙型硅点缺陷的浓度的决定因素，进行常识性说明。
在单晶硅中，所谓V区域是指空位也就是硅原子缺失产生的凹部、孔等聚集的区域，所谓I区域是指因存在多余硅原子而生成错位或多余硅原子团聚集的区域，且在V区域和I区域之间存在没有原子不足或多余原子地中性 (Neutral，以下简称为N)区域。
上述两个缺陷的浓度由晶体生长速度和结晶中的固熔液界面近旁的温度梯度G的关系决定，已经确知在V区域和I区域的区域临界周边被称为 OISF(氧化膜层错缺陷，Oxidation Indused Stacking Fault)的缺陷，从结晶生长轴垂直方向的断面看时，呈环状分布(以下称为OISF环)。
这些由结晶生长引起的缺陷，使用在结晶中固熔液界面近侧温度梯度较大的炉内构造的CZ直拉炉的场合，当生长速度延结晶轴方向由高速到低速变化时，得到如图5所示的缺陷分布图。
将这些由结晶生长而引起的缺陷分类，例如生长速度较高的时候，由空孔型点缺陷集中而引起生长缺陷高密度地存在于晶径方向的所有区域，存在这些缺陷的区域被称为空位聚集区(V-rich区)，如图5所示。并且，当生长速度下降时，随着生长速度的降低在结晶周边生成氧化诱生层错区(OISF 环)，如果再降低生长速度则环的直径减小，在该环的外侧生成纯净空位区 Pv，随着速度的降低在生长速度和晶体生长完全匹配时生成V/I边界区，所述边界区的晶体具有完美晶型不存在任何缺陷，随着生长速度的进一步降低成为I-rich区域，在V/I边界区和所述I-rich区域之间还形成有纯净自间隙原子区(pureinterstitial)和自间隙原子聚集区(B-band，B-defect)。
本申请所述方法能够表征上述所有的缺陷类型，适用性更加广泛。
在所述步骤S1中，为了更好的对所述缺陷进行表征，在得到硅晶体之后需要对所述硅晶体进行蚀刻，由于在晶格失配的缺陷处气相反应速率不同于完美晶体，同时又因为某些缺陷中的异质元素气相反应具有各向异性，因此在缺陷处会产生特定的刻蚀形貌从而被光散射技术探测到。
具体地，在对所述硅晶体的表面进行蚀刻之前需要去除所述硅晶体表面的氧化层，因为在后续的蚀刻过程中蚀刻液并不能去除所述氧化层。
在本申请中首先通过HF蚀刻液对硅晶体的表面进行清洗，以去除所述硅晶体表面的氧化层。
其中，所述氧化层为所述半导体材料例如硅晶体表面的氧化层，在本申请的一实施例中所述氧化层为所述硅晶体表面自然氧化形成的氧化层。
可选地，所述HF蚀刻液的浓度为0.1wt％-1wt％，以提高所述氧化层和所述硅晶体的蚀刻选择比，提高去除所述氧化层的精度。
在本申请的一实施例中，所述HF蚀刻液的浓度为0.3wt％。
其中，通过所述HF蚀刻液对硅晶体的表面进行清洗的时间为5min -10min。
其中，所述HF蚀刻液的浓度和所述HF蚀刻液对硅晶体的表面进行清洗的时间并非任意选择的，在本申请中选择所述蚀刻液和蚀刻时间对所述硅晶体的表面进行清洗，不仅可以去除硅晶体表面的所述氧化层，还可以避免使得一些小尺寸的原生缺陷(氧沉淀)溶解，而且通过所述方法可以避免高温烘焙时温度波动造成缺陷检测数量的变化，从而影响硅片质量检测和缺陷生长条件的判断，本申请通过HF蚀刻液对硅晶体的表面进行清洗可以提高表征硅晶体中缺陷的精度。
在所述步骤S2中，去除所述硅晶体表面的氧化层之后，然后对所述硅晶体表面进行蚀刻，蚀刻的气氛为HCl气体。
其中，对去除所述氧化层的所述硅晶体的表面进行蚀刻的温度为800℃ -1000℃，刻蚀时间为10s-1000s
在本申请的一实施例中，所述HCl气体的流量范围为300sccm-1000sccm。
在该步骤中去除的所述半导体材料层的厚度并不局限于某一数值范围，以显现硅晶体中的原生缺陷为目的。
经过目标厚度的蚀刻，在蚀刻后得到的水平表面上各种缺陷可以更加容易被观察到。
在所述步骤S3中，对蚀刻后的所述硅晶体的水平表面进行光散射扫描，以确定硅晶体中存在的缺陷。
具体地，在对所述硅晶片进行蚀刻之后，对硅晶体的水平表面进行光散射扫描，以得到所述水平表面的光散射颗粒扫描图、蚀刻后缺陷的光散射等效尺寸以及缺陷体密度等各种用于表征缺陷的数据。
由于某些缺陷中的异质元素气相反应具有各向异性，经蚀刻，在缺陷处会产生特定的刻蚀形貌，在该步骤中通过光散射技术对特定的刻蚀形貌进行探测，以在后续的步骤中判断缺陷的类型。
其中，光散射扫描方法可以根据需要进行设定，例如选择扫描的参数和模式，在此不做限定。
在获得所述光散射颗粒扫描图、蚀刻后缺陷的光散射等效尺寸以及缺陷体密度等各种用于表征缺陷的数据之后，根据所述光散射颗粒扫描图、所述蚀刻后缺陷的光散射等效尺寸和所述缺陷体密度中的至少一种确定所述硅晶体中存在的缺陷的类型和/或每种缺陷在所述水平面上存在的缺陷区间。
在本申请中，由于不同缺陷的特征形貌不同，可以通过光散射等效尺寸 (latexsphere equivalent size,LSE size)进行区分，由于不同缺陷区间的缺陷体密度与空间分布不同，可以通过光散射颗粒密度分布进行区分。
在本申请的一实施例中，在获取所述光散射颗粒扫描图之后，还可以根据光散射颗粒扫描图直接对缺陷的类型进行判断，例如当所述光散射颗粒扫描图简单并且便于观察确定，在该情况下也可以根据光散射颗粒扫描图以及缺陷相邻规律确定所述缺陷的类型和划分出每种缺陷的缺陷区间。
其中，缺陷相邻规律是指在蚀刻得到的水平面上，在从圆心沿半径向外延伸的方向上，所述缺陷的分布具有特定的规律，从圆心沿半径向外延伸的方向上依次为空位聚集区(V-rich)，氧化诱生层错(OISF)以及纯净空位区 (Pv)，其中三者之间的位置关系是确定的，因此在确定其中一种缺陷的种类和位置之后，可以根据该分布的特定规律确定相邻位置的缺陷类型。所述缺陷相邻规律在没有特殊说明的情况下，下文均参照该解释。
在本申请的一实施例中，通过光散射等效尺寸(latex sphere equivalent size,LSE size)区分不同缺陷的类型包括：
通过光散射颗粒扫描得到每个缺陷的光散射等效尺寸，根据所述光散射等效尺寸确定所述缺陷的类型。
为了实现上述目的，在表征之前建立所述光散射等效尺寸与所述缺陷类型之间的对应关系；例如在本申请的一实施例中，通过大量的数据，确定每种缺陷的光散射等效尺寸(latex sphere equivalent size,LSE size)，根据上述数据建立两者之间的对应关系，通过光散射颗粒扫描获取样本的光散射等效尺寸之后，根据所述光散射等效尺寸和所述对应关系，确定样本中存在的缺陷的类型。
在本申请的一实施例中，还可以建立数据库，在所述数据库中保存有光散射等效尺寸(latex sphere equivalent size,LSE size)和对应的缺陷类型，然后还可以通过深度学习方法或者网络学习方法学习两者之间的对应关系，从而在获得所述光散射等效尺寸之后，可以自动的得到缺陷的类型。
在本申请中所述判断方法可以为自动，也可以为用户人工判断，并不局限于某一种。
在本申请的另一实施例中，通过光散射颗粒扫描得到每个缺陷在所述水平面的位置，进而得到沿半径分布的所述缺陷体密度；其中，所述缺陷体密度为单位面积的缺陷数量除以刻蚀厚度，每种缺陷具有特定数值范围的所述缺陷体密度。
在根据所述光散射等效尺寸确定的所述缺陷的类型之后，再根据每种缺陷类型所具有的所述缺陷体密度的特点划分出每种缺陷的缺陷区间。
在本申请中，同样通过大量的数据来获取每种缺陷的所述缺陷体密度的特定数值范围。
需要说明的是在所述硅晶体的不同厚度处，每种缺陷具有的所述缺陷体密度的特定数值范围不同，所述方法还包括获取所述硅晶体的不同厚度处每种缺陷具有的所述缺陷体密度的特定数值范围。
在另一实施例中，所述方法还包括根据所述缺陷的类型以及每种缺陷类型所具有的所述缺陷体密度的特点结合缺陷相邻规律划分出每种缺陷的缺陷区间。
其中，图2为目前检测半导体材料中缺陷的方法得到的硅晶体中区域缺陷密度的示意图；图3为本申请一实施例中缺陷的方法得到的硅晶体中区域缺陷密度的示意图；通过图2和图3的对比可以直观看出，本申请所述方法在预定区域探测到了更多的缺陷，从图4可以看出在#1区域原本为无缺陷的区域出现了缺陷，在#2区域对比两者峰值可以发现缺陷密度提高了5倍以上. 这使得气相刻蚀的检测精度进一步提高，取得了意料不到的技术效果。
为了解决目前存在的技术问题，本申请提供了一种检测半导体材料中缺陷的方法，在所述方法中先通过HF清洗去除半导体材料表面氧化层，然后再对所述半导体材料进行蚀刻，以显现半导体材料中的原生缺陷，通过所述方法可以探测到目前H2高温烘焙中未被显现的缺陷，半导体材料的区域缺陷密度大幅提高，可以提高气相刻蚀方法的探测精度。
尽管这里已经参考附图描述了示例实施例，应理解上述示例实施例仅仅是示例性的，并且不意图将本申请的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改，而不偏离本申请的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本申请的范围之内。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个设备，或一些特征可以忽略，或不执行。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本申请并帮助理解各个发明方面中的一个或多个，在对本申请的示例性实施例的描述中，本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该本申请的方法解释成反映如下意图：即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如相应的权利要求书所反映的那样，其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本申请的单独实施例。
本领域的技术人员可以理解，除了特征之间相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (10)

1.一种检测半导体材料中缺陷的方法，其特征在于，所述方法包括：
通过HF蚀刻液对半导体材料的表面进行清洗，以去除所述半导体材料表面的氧化层；
对去除所述氧化层的所述半导体材料进行蚀刻，以显现所述半导体材料中的缺陷；
对蚀刻后的所述半导体材料的水平表面进行光散射扫描，以确定所述半导体材料中存在的缺陷。
2.根据权利要求1所述的方法，其特征在于，所述HF蚀刻液的浓度为0.1wt％-1wt％。
3.根据权利要求1所述的方法，其特征在于，所述HF蚀刻液的浓度为0.3wt％。
4.根据权利要求1所述的方法，其特征在于，所述HF蚀刻液对半导体材料的表面进行清洗的时间为5min-10min。
5.根据权利要求1所述的方法，其特征在于，通过HCl气体对去除所述氧化层的所述半导体材料进行蚀刻。
6.根据权利要求5所述的方法，其特征在于，对去除所述氧化层的所述半导体材料进行蚀刻的温度为700℃-1000℃；刻蚀时间为10s-1000s。
7.根据权利要求1所述的方法，其特征在于，所述半导体材料中存在的缺陷包括缺陷的类型和/或每种缺陷在水平面上存在的缺陷区间。
8.根据权利要求7所述的方法，其特征在于，所述缺陷的类型包括孔洞、氧沉淀、自间隙原子聚集缺陷和错位缺陷。
9.根据权利要求7所述的方法，其特征在于，所述缺陷区间包括空位聚集区、氧化诱生层错区、纯净空位区、纯净自间隙原子区和自间隙原子聚集区。
10.根据权利要求1所述的方法，其特征在于，对蚀刻后的所述半导体材料的水平表面进行光散射扫描，以得到所述水平表面的光散射颗粒扫描图、缺陷的光散射等效尺寸以及缺陷体密度；
根据所述水平表面的光散射颗粒扫描图、所述光散射等效尺寸和所述缺陷体密度中的至少一种确定半导体材料中存在的缺陷。
CN202110407842.9A 2021-04-15 2021-04-15 一种检测半导体材料中缺陷的方法 Pending CN113394126A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110407842.9A CN113394126A (zh) 2021-04-15 2021-04-15 一种检测半导体材料中缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110407842.9A CN113394126A (zh) 2021-04-15 2021-04-15 一种检测半导体材料中缺陷的方法

Publications (1)

Publication Number Publication Date
CN113394126A true CN113394126A (zh) 2021-09-14

Family

ID=77617926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110407842.9A Pending CN113394126A (zh) 2021-04-15 2021-04-15 一种检测半导体材料中缺陷的方法

Country Status (1)

Country Link
CN (1) CN113394126A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001050874A (ja) * 1999-08-04 2001-02-23 Mitsubishi Electric Corp 半導体基板の検査方法
WO2004112122A1 (en) * 2003-06-11 2004-12-23 Shin-Etsu Handotai Europe Ltd Semiconductor crystal defect etch
US20060037941A1 (en) * 2004-08-23 2006-02-23 Wu-An Weng Monitoring semiconductor wafer defects below one nanometer
CN101055847A (zh) * 2006-03-31 2007-10-17 硅绝缘体技术有限公司 揭示体衬底中的晶体缺陷的方法
CN101996880A (zh) * 2009-08-14 2011-03-30 中芯国际集成电路制造(上海)有限公司 暴露半导体衬底的方法和失效分析方法
CN104155302A (zh) * 2014-07-03 2014-11-19 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
CN111220636A (zh) * 2020-01-15 2020-06-02 胜科纳米（苏州）有限公司 一种硅衬底内部的硅晶体缺陷的检测方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001050874A (ja) * 1999-08-04 2001-02-23 Mitsubishi Electric Corp 半導体基板の検査方法
WO2004112122A1 (en) * 2003-06-11 2004-12-23 Shin-Etsu Handotai Europe Ltd Semiconductor crystal defect etch
US20060037941A1 (en) * 2004-08-23 2006-02-23 Wu-An Weng Monitoring semiconductor wafer defects below one nanometer
CN101055847A (zh) * 2006-03-31 2007-10-17 硅绝缘体技术有限公司 揭示体衬底中的晶体缺陷的方法
CN101996880A (zh) * 2009-08-14 2011-03-30 中芯国际集成电路制造(上海)有限公司 暴露半导体衬底的方法和失效分析方法
CN104155302A (zh) * 2014-07-03 2014-11-19 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
CN111220636A (zh) * 2020-01-15 2020-06-02 胜科纳米（苏州）有限公司 一种硅衬底内部的硅晶体缺陷的检测方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NAN GAO: "Fabrication of silicon-on-insulator with high uniform top Si for silicon photonics applications", 《MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING》 *
YUN LIU: "Characterization of grown-in defects in Si wafers by gas decoration", 《MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING》 *

Similar Documents

Publication Publication Date Title
CN113109363B (zh) 一种表征硅晶体中缺陷的方法
EP1811066B1 (en) Method for production of epitaxial wafer
CN100379006C (zh) Soi晶片及其制造方法
US20090007839A1 (en) Method for Manufacturing Silicon Single Crystal Wafer
US20140327112A1 (en) Method to delineate crystal related defects
US20190267294A1 (en) Wafer and wafer defect analysis method
CN112585734B (zh) 用于评估晶片的有缺陷区域的方法
JP6802243B2 (ja) ウエハーの欠陥領域を評価する方法
CN113394126A (zh) 一种检测半导体材料中缺陷的方法
US20230118491A1 (en) Method for evaluating of defect area of wafer
US11639558B2 (en) Method for producing a semiconductor wafer composed of monocrystalline silicon
JP6651134B2 (ja) 半導体単結晶基板の結晶欠陥検出方法
KR102413431B1 (ko) 웨이퍼의 결정 결함 평가 장치 및 방법
Rossi et al. Defect density reduction in epitaxial silicon
US9917022B2 (en) Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
JP6731161B2 (ja) シリコン単結晶の欠陥領域特定方法
JP4653948B2 (ja) エピタキシャルウエーハ用シリコン単結晶の検査方法及びエピタキシャルウエーハ用シリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ
CN114018930A (zh) 一种硅晶体原生缺陷的检测方法
US20240141553A1 (en) Vacancy-rich silicon for use with a gallium nitride epitaxial layer
KR100389250B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
CN115791818A (zh) 硅片缺陷的检测方法
JP2003335599A (ja) シリコン単結晶インゴットの欠陥分布の識別方法
KR101238840B1 (ko) 웨이퍼의 결함 검출 방법
JP2008227525A (ja) 点欠陥の凝集体が存在しないシリコンウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210914

RJ01 Rejection of invention patent application after publication