CN1312327C - 外延生长用硅晶片及外延晶片及其制造方法 - Google Patents

外延生长用硅晶片及外延晶片及其制造方法 Download PDF

Info

Publication number
CN1312327C
CN1312327C CNB038165902A CN03816590A CN1312327C CN 1312327 C CN1312327 C CN 1312327C CN B038165902 A CNB038165902 A CN B038165902A CN 03816590 A CN03816590 A CN 03816590A CN 1312327 C CN1312327 C CN 1312327C
Authority
CN
China
Prior art keywords
wafer
crystal
silicon
epitaxy
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038165902A
Other languages
English (en)
Other versions
CN1668786A (zh
Inventor
星二
园川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN1668786A publication Critical patent/CN1668786A/zh
Application granted granted Critical
Publication of CN1312327C publication Critical patent/CN1312327C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及外延生长用硅晶片，将通过柴克劳斯基法(CZochralski method-CZ法)掺杂氮，在至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育的硅单晶加以切削，而制作成的硅晶片，其特征是在晶片表面出现的上述空隙型缺陷中，开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下的外延生长用硅晶片，及特征是在此外延生长用硅晶片的表面形成有外延层的外延晶片。由此，能够容易地以高生产性且低成本制成具有高吸杂能力、且在外延层上极少有对器件特性有不良影响的SF的高品质的外延晶片。

Description

外延生长用硅晶片及外延晶片及其制造方法
技术区域
本发明涉及捕获有害的重金属杂质的吸杂(gettering)能力优异、存在于外延层中的结晶缺陷很少、结晶性优异的外延晶片，及制造此外延晶片的外延生长用硅晶片，以及制造它们的方法。
背景技术
外延硅晶片因具有优异的特性，从早期则被广泛使用来制造分立半导体或双极IC等。同时，关于MOS LSI也是因为软件错误或闭锁(latch up)特性优异，而被广泛使用在微处理器单元或快闪存储器件。而且，为了减轻制造硅单晶时导入的所谓生长(grown-in)缺陷造成的DRAM的可靠性不良，外延晶片的需求一直在扩大。如果在这种用于半导体器件的外延晶片中存在重金属杂质，便会成为引起半导体器件特性不良的原因。尤其是，最尖端器件所需要得清洁度，被认为是重金属杂质的浓度在1×109atoms/cm2以下，因此必须尽可能减少存在于外延晶片内的重金属杂质。
减少这种重金属杂质的技术之一，有吸杂(gettering)技术。近年来这种吸杂技术愈来愈受重视。吸杂技术的非常有效的方法之一是，在硅晶片形成氧析出物(BMD：Bulk Micro Defect)，将重金属杂质捕捉在其失真场的所谓内在吸杂(Intrinsic Gettering：IG)的方法。然而，一般在外延晶片中，因为要在硅晶片上淀积外延层，需要进行高温的热处理，因此，在培育结晶时的热环境已有某种程度的生长的氧析出核，会因为此外延工序的高温热处理而被消灭掉，因而存在有很难形成BMD的问题。
因此，为了解决这种问题，日本特开2000-44389号公报提出，形成外延层的衬底使用掺杂氮的硅单晶。这是因为掺杂氮后，可以在硅单晶中形成起因于氮的氧析出核(不均一核)，此氧析出核在形成外延层时不会被消灭，因此可以制造具有很高的吸杂能力的外延晶片。
另一方面，外延晶片已被认知会在外延层上产生堆垛层错(SF：Stacking Fault)。若在形成于外延层的SF上制造器件，便会发生电流的漏泄等，成为不良的原因。已知如果在衬底有异物，便会以此异物为起点，在淀积外延层的过程形成SF。因此，形成外延层时，通常是要严格管理，防止颗粒等异物存在于衬底上。
然而，如日本特开2001-151596号公报所清楚揭示，在外延层发生SF的原因不只是颗粒等异物，也会以培育硅单晶时形成的晶片表面附近所存在的生长缺陷为起点形成SF。而且，掺杂氮的外延层时，其机率较未掺杂氮的外延层高很多。此特开2001-151596号公报中提出，为了防止产发生SF，使用表层不存在有生长缺陷的晶片作为衬底。具体而言，提出了将使用从培育结晶时严密控制结晶生长速度等特殊制造条件而使其不会发生生长缺陷而制成的单晶上切出的晶片、或对晶片施加退火处理而使晶片表层的缺陷消灭的晶片，用作外延生长用衬底。
然而，这种方法要使用特殊的结晶制造方法，或进行需要特别的装置与运转成本的退火处理，制作晶片表层无结晶缺陷的晶片，因此，成为制造外延晶片时生产性大幅度降低或者成本显著增加的原因。
发明内容
本发明是有鉴于上述问题点而完成，其主要目的在于提供外延晶片，具有很高的吸杂能力，且能很容易以高生产性且低成本地制造外延层上极少有会对器件特性造成不良影响的SF，品质很高。
为了达成上述目的，依据本发明，可以提供一种外延生长用硅晶片，特征在于其是将通过柴克劳斯基法(CZochralski method-CZ法)掺杂了氮，在至少晶片中心成为会发生空隙(void)型缺陷的V区域的区域内培育的硅单晶加以切削而制作成的硅晶片，其在晶片表面出现的上述空隙型缺陷中，开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下。
如此，如果是切削通过CZ法掺杂了氮，在至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育的硅单晶而制作成的硅晶片，在晶片表面出现的上述空隙型缺陷中，开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下的外延生长用硅晶片，则可以成为能够制造具有很高的吸杂能力、且外延生长时SF的发生受到抑制的外延晶片的外延生长用硅晶片。
这时，上述V区域存在于晶片面内的80％以上的区域较佳。
发生空隙型缺陷的V区域占有晶片面内的更广大区域较好，如此，由于V区域存在于晶片面内的80％以上的区域，因此可以使其成为在晶片表面出现的开口部尺寸是20nm以下的空隙型缺陷的数目，大致在整个面上确实在0.02个/cm2以下的硅晶片。
而且，掺杂在上述硅单晶的氮的浓度为1×1013～1×1014M/cm3较佳。
如此，掺杂在硅单晶的氮的浓度为1×1013/cm3以上时，此后以高温进行外延生长，在晶片的体部分，氧析出核不会被消灭，因此，可以成为能够获得具有很高吸杂能力的外延晶片的外延生长用硅晶片。而且，如果掺杂在硅单晶的氮的浓度为1×1014M/cm3以下，则培育硅单晶时，单晶化也不会受到妨碍，因此，可以成为高品质的外延生长用硅晶片。
而，依据本发明，可以提供外延晶片，其特征是在上述本发明的外延生长用硅晶片的表面形成有外延层，这时，可以使发生在上述外延层上的堆垛层错(SF)的数目在0.02个/cm2以下。
如果是这种本发明的外延晶片，便可以使其成为具有很高吸杂能力，且发生在上述外延层上的SF极少，尤其是SF的数目在0.02个/cm2以下的高品质的外延晶片。
而且，依据本发明可以提供一种外延生长用硅晶片的制造方法，其特征在于，通过CZ法掺杂氮培育硅单晶，这时的培育硅单晶时的结晶生长速度为F(mm/min)，生长界面附近的温度梯度为G(K/mm)时，使F/G(mm2/min·K)为0.30以上，且使1150～1050℃的通过时间(min)为40min以上，在至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育硅单晶后，切削该培育成的硅单晶，由此制造外延生长用硅晶片。
如此，通过CZ法掺杂氮培育硅单晶，这时的在培育硅单晶时的结晶生长速度F温度梯度G的比F/G为0.30以上，且1150～1050℃的通过时间为40min以上，在至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育成硅单晶后，切削该培育成的硅单晶，制造外延晶片，由此，可以不需要特别的处理，便能够容易地制造外延生长用硅晶片，其掺杂有氮，在晶片表面出现的空隙型缺陷中，开口部尺寸是20nm以下的缺陷的数目在0.02个/cm2以下，能够以优异的生产性且以低成本容易地制造外延生长用硅晶片，其能够制造具有很高的吸杂能力、且外延生长时SF的发生受到抑制的外延晶片。
这时，在培育上述硅单晶时，使上述F/G为0.35以上较佳。
如此，在培育上述硅单晶时，使上述F/G为0.35以上，便能够以高浓度将过剩的空位(Vacancy)导入硅单晶内，很容易使空隙型缺陷的尺寸变大，因此，可以使在硅晶片表面出现的开口部尺寸在20nm以下的缺陷的数目确实在0.02个/cm2以下，可以制造品质更佳的外延生长用硅晶片。
这时，上述V区域存在于晶片面内的80％以上的区域较佳。
如此，培育硅单晶，使V区域存在于晶片面内的80％以上的区域，便能够以高浓度将过剩的空位导入硅单晶内，因此，可以使在硅晶片表面出现的开口部尺寸在20nm以下的空隙型缺陷的数目，大致上在晶片的整个面上确实在0.02个/cm2以下。
而且，掺杂在上述硅单晶的氮的浓度为1×1013～1×1014/cm3较佳。
如此，由于使掺杂在上述硅单晶的氮的浓度为1×1013以上，可以制成能在硅单晶中确实形成氧析出核、以高温进行外延生长、氧析出核也不会被消灭的外延生长用硅晶片。而且，使掺杂的氮的浓度为1×1014/cm3以下，便不会妨碍到培育硅单晶时的单晶化。
而且，依据本发明，可以在通过本发明的外延生长用硅晶片的制造方法制造的外延生长用硅晶片的表面，形成外延层，由此制造外延晶片。
通过本发明的外延生长用硅晶片的制造方法制造的外延生长用硅晶片是如上述，掺杂有氮，其在晶片表面出现的空隙型缺陷中，开口部尺寸是20nm以下的缺陷的数目在0.02个/cm2以下，因此在此外延生长用硅晶片的表面，形成外延层，便能够以优异的生产性、且以低成本，制造具有很高的吸杂能力、在外延层的SF非常少的高品质的外延晶片。
而且，依据本发明，可以提供在硅晶片的表面形成外延层以制造外延晶片的方法，上述硅晶片是将通过CZ法掺杂氮，在至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育的硅单晶加以切削而制成的硅晶片，是在晶片表面出现的上述空隙型缺陷中，开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下的硅晶片，使用上述硅晶片，在该硅晶片的表面形成外延层，由此制造外延晶片。
使用如上述的硅晶片，在其表面形成外延层，便能够以高生产性、且以低成本，制造具有很高的吸杂能力、在外延层的SF非常少的高品质的外延晶片。
如以上所说明，依据本发明，能够以高生产性、且以低成本，制造具有很高的吸杂能力、在外延层的SF非常少的高品质的外延晶片。
附图说明
图1是表示实施例1及实施例2的F/G在结晶径方向的分布图。
图2是表示实施例1及实施例2的各温度区域的通过时间的图。
图3是表示实施例1及比较例1～3所使用的HZ的生长界面附近的温度梯度G(K/mm)在结晶径方向的分布图。
图4是表示实施例2的外延晶片中，用SP1观察外延层上的颗粒的结果的图。
图5是表示在比较例1～3的F/G的面内分布的图。
图6是表示比较例1～3的外延晶片中，用SP1观察外延层上的颗粒的结果的图。
图7是描绘实施例1、2及比较例1～3的外延晶片的颗粒(LPD：Light Point Defect)及SF的数目的曲线图。
图8是表示培育单晶硅结晶时导入的结晶缺陷与F/G的关系的图。
图9是本发明所使用的单晶培育装置的概要图。
图10是观察掺杂氮的硅晶片的截面的结果的放大图。
图号说明
1：主处理室；2：拉起室；3：单晶；4：硅融液；
5：石英坩锅；6：石墨坩锅；7：加热器；8：隔热材
9：气体流出口；10：气体导入口；11：气体整流筒
12：隔热构件
具体实施方式
以下说明本发明的实施方式，但本发明并不限定如此。
以往，为了提高外延晶片的吸杂能力，在作为外延生长用衬底的硅晶片中掺杂氮。然而，如果在如此掺杂氮的硅晶片上形成外延层时，会在此外延层上产生高密度的SF，制造器件时成为出现不良的原因。
因此，本发明人等便为了要制造在外延生长用硅晶片中掺杂氮仍可以降低在外延层上产生SF的外延晶片，而反复进行实验及研讨的结果发现，使用在晶片表面出现的空隙型缺陷中、开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下的硅晶片，作为外延生长用的衬底非常有效，经由清查有关制造硅晶片的各项条件，而完成本发明。
本发明人首先尝试查明，在什么情况下会以生长(grown-in)缺陷为起点，在外延晶片上产生SF。其方法是，掺杂氮以培育硅单晶时，慢慢改变结晶生长速度，使生长缺陷的大小产生变化以培育硅单晶，制成生长缺陷大小不相同的种种硅晶片。
在此，简单说明生长缺陷。一般都知道，通过CZ法培育硅单晶时，结晶生长时已经产生缺陷，叫做生长缺陷。此生长缺陷包括有间隙型(Interstitial型)的缺陷、及空位型(Vacancy型)的缺陷(所谓空隙型缺陷)。
这些缺陷的产生已知是，由通过CZ法拉起硅单晶时的结晶生长速度F(mm/min)与生长界面附近的拉起轴方向的温度梯度G(K/mm)间的关是F/G决定，F/G大时，例如图8所示，成为空位(Vacancy)优势(V区域)，反之，F/G小时，成为间隙硅(Interstitial Silicon)优势(I区域)。
而且已被确认，在此V区域与I区域间，存在有原子无(少)超过或不足的中性区域(Neutral区域：N区域)，同时在V区域与I区域的边界附近会因热氧化，而在跟结晶的生长轴垂直的截面内环状产生叫做OSF(Oxidation Induced Stacking Fault：氧化感应堆垛层错)的缺陷。
如果使用像这种在各区域制作的硅晶片之中、在I区域制作的硅晶片作为外延生长用衬底，则如日本特开2000-219598号公报所揭示，会发生在外延层上产生很多突起状的缺陷等弊害。因此，从防止这种缺陷，并提高生产性等的理由，最好是使用在V区域制作的硅晶片作为外延生长用衬底。因此，本发明是对通过CZ法培育硅单结晶时，以至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育者，进行以下的实验。
为了调查空隙型缺陷与发生在外延晶片上的SF的关系，如上述使结晶生长速度慢慢变化，由此使空隙型缺陷的尺寸变化，以培育硅单晶，而制作硅晶片。
即，固定结晶生长界面附近的温度梯度G时，改变结晶生长速度F，则可以使F/G变化。这时，由于是在V区域使F/G变化，可以使硅在刚结晶化后导入的过剩的空位的浓度变化，例如，在V区域内使F/G变大，便可以使导入硅单晶的过剩的空位的浓度变大。空隙型缺陷是过剩的空位经过其后的热履历而凝集而形成，如果其后的热履历相同，则过剩的空位愈多，即F/G愈大，空隙型缺陷的大小会愈大。
于是，利用此性质，通过CZ法掺杂氮，慢慢改变结晶生长速度，控制F/G，而培育成使空隙型缺陷的大小不同的硅单晶。在从此结晶切出的各硅晶片形成外延层后，测量出现在此外延层上的SF的数目，进行评价。其结果，愈是由培育单晶时F/G小的硅晶片、即从空隙型缺陷的尺寸较小的硅晶片制作的外延晶片，产生在外延层上的SF的数目大幅度增加。
从这一点可以知道，起因于空隙型缺陷而产生于外延层上的SF，以尺寸较小的空隙型缺陷为起点而产生。因此，进行使用透射型电子显微镜(TEM)的观察或计算机模拟DEFGEN.X(T.Sinno and R.A.Brown，Journal of Electrochemical Society，Vol.146，pp 2300(1999))等，调查使外延层上产生空隙型缺陷的尺寸。其结果，查明是起因于在晶片表面出现的空隙型缺陷之中开口部尺寸是20nm以下的缺陷而产生SF。
再者，在模拟上，在晶片中集中两个空位，或集中更多空位者为数不少。这种多个空位集中者的尺寸有时会达数nm，但是不认为会在外延层上形成这种集中数个程度的空位。因此，上述的在晶片表面出现的空隙型缺陷中，开口部尺寸是20nm以下的缺陷，应该是指被辨认为是空隙型缺陷的尺寸以上，内部有内壁氧化膜(物)的。例如图10所示，是指产生于掺杂了氮的硅晶片中的棒状、板状的缺陷中，在晶片表面出现部分的开口部尺寸是20nm以下的。
从以上的结果，可知在使空隙型缺陷生长而晶片表面几乎完全不存在有开口部尺寸是20nm以下的空隙型缺陷的硅晶片上形成外延层，便可以制作外延层上未产生SF的外延晶片。然而，实际上缺陷的大小是有分布，而且在模拟时，决不会出现晶片表面的开口部尺寸是20nm以下的空隙型缺陷的数目成为零的可能，不管如何，总会在硅晶片上存在有几个开口部尺寸是20nm以下的空隙型缺陷。
因此，实际上，在晶片表面出现的空隙型缺陷中，开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下便可以。这种空隙型缺陷的数目是从实际而现实的外延晶片的品质水平加以规定。例如，由不掺杂氮的硅晶片制作的外延晶片，至少会在晶片内产生几个SF。然而，这种数个程度的SF，尤其是在产生有0.02个/cm2以下程度的SF的外延晶片上制作器件，也不会因SF使器件的制成率极端降低，如果是这种程度的SF，现有的器件制造工序几乎可以不必顾虑。
即，只要是对通过CZ法掺杂氮、在至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育成的硅单晶进行切削而制作成的硅晶片，是在晶片表面出现的空隙型缺陷中开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下的外延生长用硅晶片，便是能够制造具有高吸杂能力、且外延层的SF很少的高品质的外延晶片的外延生长用硅晶片。
接着，说明用于制造这种外延生长用硅晶片的方法。
如上述，为了要制造如下所述的外延生长用硅晶片，即在晶片表面出现的空隙型缺陷之中开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下的外延生长用硅晶片，必须适当控制通过CZ法掺杂氮来培育成硅单晶时培育硅单晶时的结晶生长速度F(mm/min)、与固液界面附近的拉起轴方向的温度梯度G(K/mm)的关系F/G(mm2/min，k)。
在此，图9表示，本发明所使用的采用CZ法的硅单晶培育装置的一个例子。此硅单晶培育装置在主处理室1内设置：填充有硅融液4的石英坩锅5、保护石英坩锅5的石墨坩锅6、围绕上述坩锅5、6配置的加热器7、及隔热材8；在该主处理室1的上部连接有用以收容培育成的单晶3、并取出用的拉起室2。
要使用这种单晶培育装置培育硅单晶3时，是在石英坩锅5内的硅融液4中浸渍种晶后，经过将籽晶缩径令其转动同时小心拉起，使其生长成棒状的单晶3。另一方面，坩锅5、6是可以在结晶生长轴方向上升降，因此令坩锅上升以补偿结晶生长中因结晶化而减少的融液的液面下降部分，由此，将融液表面的高度保持一定。而且，在主处理室1内部，从设在拉起室2上部的气体导入口10导入氩气等惰性气体，通过拉起中的单晶3与气体整流筒11之间，通过隔热构件12下部与融液面之间，从气体流出口9排出。
如此培育硅单晶时，如上述导入单晶的空位浓度因F/G值而定，因此，控制F/G是控制形成在硅单晶中的空隙型缺陷的大小的很重要的要素之一。即，如F/G小，则导入单晶的过剩的空位的浓度也变小，结果是空隙型缺陷的尺寸变小。因此，要培育加大空隙型缺陷的尺寸，减少尺寸小的空隙型缺陷的硅单晶，培育硅单晶时，使F/G的值稍大很重要。
因此，为了要求出制造在晶片表面出现的空隙型缺陷之中开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下的硅晶片的F/G，令F/G作不同的变化以培育硅单晶，观察所获得的各晶片的表面，从而以实验方式求出适当的F/G值。其结果获悉，使F/G值为0.30以上，便能够以充分大的浓度将过剩的空位导入硅单晶内。
这时，此F/G的值是愈大愈能够以高浓度将过剩的空位导入硅单晶内，但因通常要使直径200mm以上的单晶安全生长，结晶生长速度F的上限是3mm/min，而硅单晶的可结晶化的温度梯度G的最小值是0.3K/mm程度，F/G最大也不要超过10.00较好。
而且如上所述，虽然使F/G值为0.30以上，便能够以充分大的浓度将过剩的空位导入硅单晶内，但如果过剩的空位集中以形成空隙型缺陷的时间太短，空隙型缺陷的尺寸会变小。因此，在培育硅单晶时，令被认为对空隙型缺陷的尺寸有很大影响的1150～1050℃的温度区域的通过时间在某值以上是很重要。因此，从这一次的实验结果或模拟结果求出1150～1050℃的温度区域的适宜的通过时间的结果获悉，适当的时间是40min以上。
再者，所谓1150～1050℃的通过时间，是以结晶生长速度除依单晶培育装置的炉内构造而定的1150～1050℃的温度幅度的值。另外，此1150～1050℃的通过时间是只要降低结晶生长速度F，便可以无限制延长，在可能的范围内较长时对形成大尺寸的空隙型缺陷较有利。但是，如果考虑硅单晶的生产性，或在满足上述F/G值在0.30以上的条件的结晶生长速度范围内，1150～1050℃的通过时间的上限自然受到限制。具体言之，在能够确保目前在产业上成立的某种程度的生产性的下限的结晶生长速度是0.1mm/min，而在单晶培育装置的1150～1050℃的温度幅度，最大幅度是200mm前后，1150～1050℃的通过时间以2000min较佳。
即，制造外延生长用硅晶片的方法，如果采用如下外延生长用硅晶片的制造方法，即通过CZ法掺杂氮以培育成硅单晶，将这时的培育硅单晶时的结晶生长速度设为F，将生长界面附近的温度梯度设为G时，F/G在0.30以上，且1150～1050℃的通过时间为40min以上，在至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育成硅单晶后，切削该培育成的硅单晶，以制造外延生长用硅晶片的外延生长用硅晶片的制造方法，便可以不需要高温的退火等特别的处理，能够很容易制成掺杂有氮、且在晶片表面出现的空隙型缺陷之中开口部尺寸是20nm以下的缺陷的数目在0.02个/cm2以下的硅晶生长用硅晶片。
这时，若在培育硅单晶时使F/G为0.35以上，便能够以高浓度将过剩的空位导入硅单晶，可以很容易使空隙型缺陷的尺寸加大。因此，可以确实使在晶片表面出现的开口部尺寸是20nm以下的空隙型缺陷的数目在0.02个/cm2以下，能够制造品质更良好的外延生长用硅晶片。
而且，通过CZ法培育硅单晶时，最好将硅单晶培育成，发生空隙型缺陷的V区域占有晶片面内的更广大区域，特别是V区域存在于晶片面内的80％以上的区域。因为如此培育硅单晶，因此可以容易地将过剩的空位全面导入硅单晶，由此可以获得在晶片表面出现的开口部尺寸是20nm以下的空隙型缺陷的数目在大体上整面确实在0.02个/cm2以下的硅晶片。
而且，通过CZ法掺杂氮来培育成硅单晶时，掺杂在硅单晶的氮的浓度为1×1013/cm3以上较佳。如此，使掺杂在硅单晶中的氮的浓度为1×1013/cm3以上时，可以在硅单晶中确实析出氧析出核，而所形成的氧析出核在高温下进行外延生长时也不会被消灭，因此可以制成能够制作具有很高吸杂能力的外延晶片的外延生长用硅晶片。另一方面，如果掺杂在硅单晶中的氦的浓度超过1×1014/cm3，则培育硅单晶时，单晶化可能受到妨碍，有可能会招致生产性的降低，因此，晶片的氮浓度以1×1014/cm3以下较佳。
如上述制作外延生长用硅晶片后，可以在此外延生长用硅晶片的表面，形成外延层，由此制造外延晶片。
即，可以使用如下硅晶片，即通过CZ法掺杂氦，将至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育的硅单晶切削而制成，在晶片表面出现的上述空隙型缺陷之中开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下的硅晶片，使用该硅晶片，在该硅晶片的表面形成外延层，由此制造外延晶片。
如此制造外延晶片，便能够以高生产性、且以低成本，制造高品质的外延晶片，其具有很高的吸杂能力，且在外延层很少有对器件特性有不良影响的SF，特别是在外延层上发生的SF的数目是0.02个/cm2以下。
再者，在硅晶片的表面形成外延层的方法不特别限定，可以使用平常使用的方法形成外延层。
以下，表示实施例及比较例，具体说明本发明如下，但本发明并非限定如此。
(实施例1)
首先，在直径800mm的石英坩锅中加入320kg的硅原料，以MCZ法施加中心磁场强度4000G的横磁场，而且将平均结晶生长速度F设定为0.68mm/min，使其能在V区域培育硅单晶，而培育成直径300mm，体躯部的长度120cm的掺杂氮的硅单晶。这时，以2×1013～9×1013/cm3的浓度范围对硅单晶掺杂氮。
检查这一次培育结晶所用的HZ(Hot Zone)的温度梯度G的结晶径方向的分布结果，获得如图3所示的分布。同时，结晶径方向的F/G的分布是如图1所示，中心部的F/G的值是0.30，而在径方向的80％以上(100％)为0.30，而成为V区域。而且，测量1150～1050℃的通过时间，如图2所示是76分。
由如此制成的硅单晶切出晶片，施加抛光、倒角、研磨，制成外延生长用硅晶片。在此外延生长用硅晶片以1130℃形成4μm的外延层。然后，以颗粒计数器Surfscan SPl(KLA-Tencor公司制)进行外延层表面的颗粒计数(尺寸：0.09μm以上)。其结果，观察到14个/300mmφ晶片(0.02个/cm2)的颗粒。再使用多激光共焦检查系统M350(MAGICS：LASER TECH.公司制)观察外延层的表面的结果，确认8个/300mmφ晶片(0.011个/cm2)是SF。其结果，虽掺杂有氮，但是SF非常少，是高品质的外延晶片。
(实施例2)
接着，准备单晶培育装置，其具有虽然温度梯度G的结晶径方向分布的均一性较差，但可以使结晶生长速度F较高速，结果可以使F/G较实施例1大的HZ。在此装置的直径800mm的石英坩锅加入320kg的硅原料，以MCZ法施加中心磁场强度3500G的横磁场，而且将平均结晶生长速度F设定为1.10mm/min，使其能在V区域培育硅单晶，而培育成直径300mm，体躯部的长度120cm的掺杂氮的硅单晶。这时，以2×1013～9×1013/cm3的浓度范围在硅单晶中掺杂氮。
而且，这时的结晶径方向的F/G的分布如图1所示，中心部的F/G的值是0.41，而在径方向的80％以上为0.35以上，成为V区域。而且，测量1150～1050℃的通过时间，如图2所示是47分。
由如此制作成的硅单晶，与实施例1同样制作外延生长用硅晶片后，以1130℃形成4μm的外延层。然后，与实施例1同样，以颗粒计数器SPl进行外延层表面的颗粒计数。其结果，如图4所示，观察到3个/300mmφ晶片(0.004个/cm2)的颗粒。再使用MAGICS进行观察的结果，确认2个/300mmφ晶片(0.003个/cm2)是SF。SF比实施例1更少，获得更高品质的外延晶片。
(比较例1～3)
使用跟实施例1相同的HZ，在直径800mm的石英坩锅加入320kg的硅原料，以MCZ法施加中心磁场强度4000G的横磁场，同时令结晶生长速度F从0.7mm/min慢慢降低到0.3mm/min，而培育成直径300mm，体躯部的长度120cm的掺杂了氮的硅单晶。这时，是以2×1013～9×1013/cm3的浓度范围在硅单晶中掺杂氮。
由制作的硅单晶切出样本晶片，调查单晶中的OSF的产生位置。OSF的产生位置的调查是以1150℃进行100min的湿氧化后，使用由氟酸、硝酸、醋酸、水所形成的有选择性的混酸液进行选择蚀刻，在聚光灯下及显微镜下观察样本晶片。其结果，在相当于生长速度0.40mm/min的位置，在晶片面内的整面产生有OSF。
因此，由以上述方式制成的硅单晶中，相当于结晶生长速度0.40mm/min(比较例1)、0.45mm/min(比较例2)、0.60mm/min(比较例3)的部分，与实施例1同样制作外延生长用硅晶片。这时，求出切出了晶片的硅单晶的各位置的F/G的结果，是图5所示的值。各晶片的中心的F/G分别是0.18、0.20、0.27。这些值并不是可以满足本发明的条件的值。在用TEM观察存在于比较例1的外延生长用硅晶片表面的缺陷，结果在晶片表面的开口部尺寸在20nm以下的缺陷很容易找到，确认存在非常多的缺陷。
然后，以1130℃在此外延生长用硅晶片上形成4μm的外延层后，用颗粒计数器SPl进行外延层表面的颗粒计数。其结果，如图6所示，虽然随着结晶生长速度的加快，颗粒数目减少，但任一晶片均可观察到多个颗粒，图6所示的比较例1的外延晶片因为颗粒太多，超出颗粒计数器的容量，致无法测量到外周部。而比较例2及3的晶片则分别观察到17384个/300mmφ晶片(24.6个/cm2)、33个/300mm晶片(0.047个/cm2)的颗粒。再使用MAGICS进行观察的结果，比较例3的晶片观察到18个/300mmφ晶片(0.025个/cm2)的SF，与低速生长的开口部的尺寸为20nm以下的为高密度的比较例1进行比较，虽然SF激减，却是品质较未掺杂氮者低的外延晶片。
而且，以晶片中心部的F/G的值作为横轴，在图7描绘上述实施例1、2及比较例1～3所制作的外延晶片所观察到的颗粒及SF的个数。从此图7也可以看出，使F/G值为0.30以上，便可以获得产生在外延层上的SF的数目在0.02个/cm2以下的高品质的外延晶片。
再者，本发明并非限定如上述实施方式。上述实施方式只是例示，与本发明权利要求的范围所记载的技术思想具有实质上同一架构，可发挥同样的作用效果的，不论何者均包含在本发明的技术范围内。
例如，上述实施例是举出施加磁场来培育直径300mm的硅单晶时为例子进行说明，但本发明并不限定如此，硅单晶可以是具有直径200mm或350mm、或更大的直径者，而且，培育硅单晶时不施加磁场也可以应用本发明。

Claims (14)

1、一种外延生长用硅晶片，其特征为，该硅晶片，将通过柴克劳斯基法掺杂了氮、并在至少晶片中心成为发生空隙型缺陷的V区域的区域内培育的硅单晶加以切削而制作成，在晶片表面出现的上述空隙型缺陷中，开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下。
2、如权利要求1所述的外延生长用硅晶片，其中，上述V区域存在于晶片面内的80％以上的区域。
3、如权利要求1所述的外延生长用硅晶片，其中，掺杂在上述硅单晶的氮的浓度为1×1013～1×1014/cm3。
4、如权利要求2所述的外延生长用硅晶片，其中，掺杂在上述硅单晶的氮的浓度为1×1013～1×1014/cm3。
5、一种外延晶片，其特征为，在权利要求1至4中任一项所述的外延生长用硅晶片的表面形成有外延层。
6、如权利要求5所述的外延晶片，其中，上述外延层上发生的堆垛层错的数目是0.02个/cm2以下。
7、一种外延生长用硅晶片的制造方法，其特征在于，通过CZ法掺杂氮培育硅单晶，这时的培育硅单晶时的结晶生长速度为Fmm/min，生长界面附近的温度梯度为GK/mm时，使F/G为0.30以上，且使1150～1050℃的通过时间为40min以上，在至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育硅单晶后，切削该培育成的硅单晶，由此制造外延生长用硅晶片，该外延生长用硅晶片在晶片表面出现的上述空隙型缺陷中，开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下。
8、如权利要求7所述的外延生长用硅晶片的制造方法，其中，培育上述硅单晶时，使上述F/G为0.35以上。
9、如权利要求7所述的外延生长用硅晶片的制造方法，其中，上述V区域存在于晶片面内的80％以上的区域。
10、如权利要求8所述的外延生长用硅晶片的制造方法，其中，上述V区域存在于晶片面内的80％以上的区域。
11、如权利要求7至10中任一项所述的外延生长用硅晶片的制造方法，其中，掺杂在上述硅单晶的氮的浓度为1×1013～1×1014/cm3。
12、一种外延晶片的制造方法，其特征为，在通过权利要求7至10中任一项所述的方法制造的外延生长用硅晶片的表面，形成外延层，由此制造外延晶片。
13、一种外延晶片的制造方法，其特征为，在通过权利要求11所述的方法制造的外延生长用硅晶片的表面，形成外延层，由此制造外延晶片。
14、一种外延晶片的制造方法，在硅晶片的表面形成外延层以制造外延晶片，其特征在于，上述硅晶片是将通过CZ法掺杂氮、在至少晶片中心成为会发生空隙型缺陷的V区域的区域内培育的硅单晶加以切削而制成的硅晶片，是在晶片表面出现的上述空隙型缺陷中、开口部尺寸是20nm以下的缺陷数目是0.02个/cm2以下的硅晶片，使用该硅晶片，在该硅晶片的表面形成外延层，由此制造外延晶片。
CNB038165902A 2002-07-12 2003-07-08 外延生长用硅晶片及外延晶片及其制造方法 Expired - Lifetime CN1312327C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP204703/2002 2002-07-12
JP2002204703A JP4196602B2 (ja) 2002-07-12 2002-07-12 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法

Publications (2)

Publication Number Publication Date
CN1668786A CN1668786A (zh) 2005-09-14
CN1312327C true CN1312327C (zh) 2007-04-25

Family

ID=30112731

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038165902A Expired - Lifetime CN1312327C (zh) 2002-07-12 2003-07-08 外延生长用硅晶片及外延晶片及其制造方法

Country Status (7)

Country Link
US (1) US7204881B2 (zh)
EP (1) EP1536044B1 (zh)
JP (1) JP4196602B2 (zh)
KR (1) KR101001981B1 (zh)
CN (1) CN1312327C (zh)
TW (1) TW200402776A (zh)
WO (1) WO2004007815A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247113A (zh) * 2013-05-21 2016-01-13 Lg矽得荣株式会社 用于半导体的单晶硅锭和晶片

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP2006315869A (ja) * 2005-05-10 2006-11-24 Sumco Corp 窒素ドープシリコン単結晶の製造方法
JP4899445B2 (ja) * 2005-11-22 2012-03-21 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
EP2589065B1 (en) * 2010-07-03 2015-08-19 Life Technologies Corporation Chemically sensitive sensor with lightly doped drains
US8721786B2 (en) 2010-09-08 2014-05-13 Siemens Medical Solutions Usa, Inc. Czochralski crystal growth process furnace that maintains constant melt line orientation and method of operation
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6015634B2 (ja) * 2013-11-22 2016-10-26 信越半導体株式会社 シリコン単結晶の製造方法
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
JP6813096B2 (ja) * 2017-08-31 2021-01-13 株式会社Sumco サセプタ、エピタキシャル成長装置、エピタキシャルシリコンウェーハの製造方法、ならびにエピタキシャルシリコンウェーハ
CN113862778A (zh) * 2021-09-30 2021-12-31 西安奕斯伟材料科技有限公司 坩埚组件、拉晶炉及拉制单晶硅棒的方法
JP7384264B1 (ja) 2022-11-10 2023-11-21 信越半導体株式会社 エピタキシャル成長用シリコンウェーハ及びエピタキシャルウェーハ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001027362A1 (fr) * 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
WO2001038611A1 (fr) * 1999-11-25 2001-05-31 Shin-Etsu Handotai Co., Ltd. Plaquette de silicium pour plaquette epitaxiee, plaquette epitaxiee, et procede de fabrication correspondant
JP2001274167A (ja) * 2000-01-18 2001-10-05 Wacker Nsce Corp シリコン半導体基板およびその製造方法
US20020000189A1 (en) * 2000-06-26 2002-01-03 Sumitomo Metal Industries, Ltd. Method of pulling up silicon single crystal and method of manufacturing epitaxial wafer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3552278B2 (ja) * 1994-06-30 2004-08-11 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP3989122B2 (ja) * 1998-08-07 2007-10-10 シルトロニック・ジャパン株式会社 シリコン半導体基板の製造方法
JP3626364B2 (ja) 1998-05-22 2005-03-09 信越半導体株式会社 エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
JP3601340B2 (ja) 1999-02-01 2004-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板
JP3994602B2 (ja) * 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
DE60144416D1 (de) * 2000-01-25 2011-05-26 Shinetsu Handotai Kk Verfahren zur bestimmung unter welchen konditionen der siliziumeinkristall hergestellt wurde und verfahren zur herstellung des siliziumwafers
JP2001278692A (ja) * 2000-03-29 2001-10-10 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコン単結晶の製造方法
JP4055340B2 (ja) 2000-08-31 2008-03-05 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001027362A1 (fr) * 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
WO2001038611A1 (fr) * 1999-11-25 2001-05-31 Shin-Etsu Handotai Co., Ltd. Plaquette de silicium pour plaquette epitaxiee, plaquette epitaxiee, et procede de fabrication correspondant
JP2001274167A (ja) * 2000-01-18 2001-10-05 Wacker Nsce Corp シリコン半導体基板およびその製造方法
US20020000189A1 (en) * 2000-06-26 2002-01-03 Sumitomo Metal Industries, Ltd. Method of pulling up silicon single crystal and method of manufacturing epitaxial wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247113A (zh) * 2013-05-21 2016-01-13 Lg矽得荣株式会社 用于半导体的单晶硅锭和晶片

Also Published As

Publication number Publication date
US7204881B2 (en) 2007-04-17
KR101001981B1 (ko) 2010-12-16
EP1536044A4 (en) 2009-05-13
CN1668786A (zh) 2005-09-14
KR20050019845A (ko) 2005-03-03
JP4196602B2 (ja) 2008-12-17
JP2004043256A (ja) 2004-02-12
EP1536044A1 (en) 2005-06-01
EP1536044B1 (en) 2013-02-27
TWI304604B (zh) 2008-12-21
US20050211158A1 (en) 2005-09-29
TW200402776A (en) 2004-02-16
WO2004007815A1 (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
KR100829767B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
US5674756A (en) Method for intrinsic-gettering silicon wafer
US8231852B2 (en) Silicon wafer and method for producing the same
KR101715645B1 (ko) 실리콘 단결정 웨이퍼
US6139625A (en) Method for producing a silicon single crystal wafer and a silicon single crystal wafer
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
CN1312327C (zh) 外延生长用硅晶片及外延晶片及其制造方法
CN105900219B (zh) 硅晶片及其制备方法
KR100741540B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼와 에피텍셜 웨이퍼, 및 그제조방법
KR100932742B1 (ko) 실리콘 단결정 웨이퍼와 에피텍셜 웨이퍼 및 실리콘 단결정의 제조방법
KR20180080271A (ko) 단결정 실리콘으로 이루어진 반도체 웨이퍼 및 그 제조 방법
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2003055088A (ja) シリコン半導体基板およびその製造方法
KR20060040733A (ko) 웨이퍼의 제조방법
TWI628317B (zh) 柴氏拉晶法生長單晶矽的方法
TW201542894A (zh) 由矽構成的半導體晶圓和其製造方法
US7071079B2 (en) Epitaxial wafer and a method for producing it
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
JP4549589B2 (ja) シリコン半導体基板およびその製造方法
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JP4144163B2 (ja) エピタキシャルウェーハの製造方法
JP5434239B2 (ja) シリコンウェーハの製造方法
JP2004172391A (ja) シリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI01 Publication of corrected invention patent application

Correction item: Inventor

Correct: Yuan Chuanmo

False: Yuan Chuan

Number: 17

Volume: 23

CI03 Correction of invention patent

Correction item: Inventor

Correct: Yuan Chuanmo

False: Yuan Chuan

Number: 17

Page: The title page

Volume: 23

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR

ERR Gazette correction

Free format text: CORRECT: INVENTOR

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070425