JPH03235348A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03235348A JPH03235348A JP2967390A JP2967390A JPH03235348A JP H03235348 A JPH03235348 A JP H03235348A JP 2967390 A JP2967390 A JP 2967390A JP 2967390 A JP2967390 A JP 2967390A JP H03235348 A JPH03235348 A JP H03235348A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- buried oxide
- impurity concentration
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 47
- 229910052760 oxygen Inorganic materials 0.000 claims description 27
- 239000001301 oxygen Substances 0.000 claims description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- -1 oxygen ions Chemical class 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 26
- 239000012535 impurity Substances 0.000 abstract description 25
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 239000002344 surface layer Substances 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 45
- 239000010408 film Substances 0.000 description 28
- 239000012212 insulator Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、半導体ウェハ、特に表面下の所定深さに素子
間分離用埋込み酸化膜ＭＳＩＭＯＸ（Ｓｅｐａｒａｔｉ
ｏｎ−ｂｙ−１ｍｐｌａｎｔｅｄ−Ｏｘｇｅｎ） Ｊ等
と呼称される）を有し、表面と埋込み酸化膜との間のウ
ェハ表層領域（ｒ Ｓ ＯＩ （Ｓｉｌｉｃｏｎ−Ｏ
ｎ−Ｉｎｓｕｌａｔｏｒ） Ｊ等と呼称される）を電子
素子形成領域として用いる半導体装置の製造方法に関し
、 用いるシリコンウェハの不純物濃度に関わらず、不純物
濃度の低いＳ○工膜を有するＳＩＭＯＸウェハの製造方
法を提供することを目的とし、表面下の所定深さに素子
間分離用埋込み酸化膜を有し、表面と埋込み酸化膜との
間のウェハ表層領域を電子素子形成領域として用いる半
導体装置の製造方法において、 シリコンウェハの主面上に上託所定深さ以上の厚さのノ
ンドープシリコン層をエピタキシャル成長させた後、こ
のノンドープシリコン層の表面から上記所定深さに応じ
た注入深さで酸素イオンを注入してから熱処理すること
により、上記酸素イオン注入領域のシリコンを上記注入
された酸素で酸化して埋込み酸化膜を形成するように構
成する。
間分離用埋込み酸化膜ＭＳＩＭＯＸ（Ｓｅｐａｒａｔｉ
ｏｎ−ｂｙ−１ｍｐｌａｎｔｅｄ−Ｏｘｇｅｎ） Ｊ等
と呼称される）を有し、表面と埋込み酸化膜との間のウ
ェハ表層領域（ｒ Ｓ ＯＩ （Ｓｉｌｉｃｏｎ−Ｏ
ｎ−Ｉｎｓｕｌａｔｏｒ） Ｊ等と呼称される）を電子
素子形成領域として用いる半導体装置の製造方法に関し
、 用いるシリコンウェハの不純物濃度に関わらず、不純物
濃度の低いＳ○工膜を有するＳＩＭＯＸウェハの製造方
法を提供することを目的とし、表面下の所定深さに素子
間分離用埋込み酸化膜を有し、表面と埋込み酸化膜との
間のウェハ表層領域を電子素子形成領域として用いる半
導体装置の製造方法において、 シリコンウェハの主面上に上託所定深さ以上の厚さのノ
ンドープシリコン層をエピタキシャル成長させた後、こ
のノンドープシリコン層の表面から上記所定深さに応じ
た注入深さで酸素イオンを注入してから熱処理すること
により、上記酸素イオン注入領域のシリコンを上記注入
された酸素で酸化して埋込み酸化膜を形成するように構
成する。
本発明は、半導体ウェハ、特に表面下の所定深さに素子
間分離用埋込み酸化膜（ｒＳ ＩＭＯＸ（Ｓｅｐａｒａ
ｔｉｏｎ−ｂｙ−１ｍｐｌａｎｔｅｄ−Ｏｘｇｅｎ）
Ｊ等と呼称される）を有し、表面と埋込み酸化膜との間
のウェハ表層領域（ｒ Ｓ ＯＩ （Ｓｉｌｉｃｏｎ
−Ｏｎ−Ｉｎｓｕｌａｔｏｒ） Ｊ等と呼称される）を
電子素子形成領域として用いる半導体装置の製造方法に
関する。
間分離用埋込み酸化膜（ｒＳ ＩＭＯＸ（Ｓｅｐａｒａ
ｔｉｏｎ−ｂｙ−１ｍｐｌａｎｔｅｄ−Ｏｘｇｅｎ）
Ｊ等と呼称される）を有し、表面と埋込み酸化膜との間
のウェハ表層領域（ｒ Ｓ ＯＩ （Ｓｉｌｉｃｏｎ
−Ｏｎ−Ｉｎｓｕｌａｔｏｒ） Ｊ等と呼称される）を
電子素子形成領域として用いる半導体装置の製造方法に
関する。
Ｓｏｌウェハは、元来はＳ ＯＳ （Ｓｉｌｉｃｏｎ−
Ｏｎ−３ａｐｐｈ １ｒｅ）等、誘電体基板上にシリコ
ンをヘテロエピタキシャル成長させた形で開発されたも
のであり、シリコンウェハに比べて集積回路製作に必要
な素子間分離が容易であること、配線容量および拡散容
量が小さいこと等の利点があるため、集積回路の高密度
化と同時に高速化を実現するのに適している。近年、イ
オン注入技術やアニール技術の発展により、ヘテロエピ
タキシャル成長に伴う種々の技術的困難を避け、シリコ
ンウェハの表面下に誘電体層を埋め込んだ形のＳ Ｉ
Ｍ ＯＸ （Ｓｅｐａｒａｔ ｉｏｎ−ｂｙ−ＩＭｐｌ
ａｎｔｅｄ−ＯＸｙｇｅｎ）ウェハが開発されている。
Ｏｎ−３ａｐｐｈ １ｒｅ）等、誘電体基板上にシリコ
ンをヘテロエピタキシャル成長させた形で開発されたも
のであり、シリコンウェハに比べて集積回路製作に必要
な素子間分離が容易であること、配線容量および拡散容
量が小さいこと等の利点があるため、集積回路の高密度
化と同時に高速化を実現するのに適している。近年、イ
オン注入技術やアニール技術の発展により、ヘテロエピ
タキシャル成長に伴う種々の技術的困難を避け、シリコ
ンウェハの表面下に誘電体層を埋め込んだ形のＳ Ｉ
Ｍ ＯＸ （Ｓｅｐａｒａｔ ｉｏｎ−ｂｙ−ＩＭｐｌ
ａｎｔｅｄ−ＯＸｙｇｅｎ）ウェハが開発されている。
ＳＩＭＯＸウェハは、ＳＯＩ膜中の不純物濃度を十分に
低くすれば、これを用いた薄膜ＭＯ３ＦＥＴで非常に優
れた特性が得られることが知られている（例えば、Ｓ、
Ｄ、Ｓ、Ｍａｌｈｉ、 Ｈ，Ｗ、Ｌａｍ、 ａｎｄ Ｒ
９Ｆ、Ｐｉｎｉｚｚｏｔｔｏ、 ”Ｎｏｖｅｌ Ｓ
口Ｉ Ｃ！、Ｉｎ２ Ｄｅｓｉｇｎ ［Ｉｓｉｎ
ｇ Ｕｌｔｒａ Ｔｈ１ｎ Ｎｅａｒ Ｉｎｔｒｉｎ
ｓｉｃ ５ｕｂｓｔｒａｔｅ”、 Ｔｅｃｈ、Ｄｉｇ、
ｏｆ ＩＥＤＭ、 ｐｐ、１０７−１１０．１９８２）
。
低くすれば、これを用いた薄膜ＭＯ３ＦＥＴで非常に優
れた特性が得られることが知られている（例えば、Ｓ、
Ｄ、Ｓ、Ｍａｌｈｉ、 Ｈ，Ｗ、Ｌａｍ、 ａｎｄ Ｒ
９Ｆ、Ｐｉｎｉｚｚｏｔｔｏ、 ”Ｎｏｖｅｌ Ｓ
口Ｉ Ｃ！、Ｉｎ２ Ｄｅｓｉｇｎ ［Ｉｓｉｎ
ｇ Ｕｌｔｒａ Ｔｈ１ｎ Ｎｅａｒ Ｉｎｔｒｉｎ
ｓｉｃ ５ｕｂｓｔｒａｔｅ”、 Ｔｅｃｈ、Ｄｉｇ、
ｏｆ ＩＥＤＭ、 ｐｐ、１０７−１１０．１９８２）
。
従来のＳＩＭＯＸウェハ製造においては、第２図（ａ）
〜（Ｃ）に示すように、ある不純物濃度を有する同図（
ａ）のシリコンウェハ１に、同図（ｂ）のように酸素イ
オン３を注入して酸素イオン注入領域４を形成した後、
例えば１３００℃程度の高温で熱処理することにより酸
素イオン注入領域４のシリコンを注入酸素で酸化して同
図（Ｃ）のように埋込み酸化膜６を形成していた。これ
によりウェハ１の表面と埋込み酸化膜６とによって画成
されるウェハ表層領域すなわちＳｏｌ膜５は、用いたシ
リコンウェハ１と本質的に同じ不純物濃度である。した
がって、優れたデバイス特性を実現できる不純物濃度の
低いＳＯＩ膜５を得るためには、不純物濃度の低いシリ
コンウェハ１を用いなければならない。しかし、そのた
めには通常ウェハに用いられるものよりも高純度のシリ
コンインゴットが必要になり、技術的・経済的に現実的
でないため、ＳＩＭＯＸウェハを用いて優れた特性の薄
膜ＭＯＳＦＥＴ等を作製することができないという問題
があった。
〜（Ｃ）に示すように、ある不純物濃度を有する同図（
ａ）のシリコンウェハ１に、同図（ｂ）のように酸素イ
オン３を注入して酸素イオン注入領域４を形成した後、
例えば１３００℃程度の高温で熱処理することにより酸
素イオン注入領域４のシリコンを注入酸素で酸化して同
図（Ｃ）のように埋込み酸化膜６を形成していた。これ
によりウェハ１の表面と埋込み酸化膜６とによって画成
されるウェハ表層領域すなわちＳｏｌ膜５は、用いたシ
リコンウェハ１と本質的に同じ不純物濃度である。した
がって、優れたデバイス特性を実現できる不純物濃度の
低いＳＯＩ膜５を得るためには、不純物濃度の低いシリ
コンウェハ１を用いなければならない。しかし、そのた
めには通常ウェハに用いられるものよりも高純度のシリ
コンインゴットが必要になり、技術的・経済的に現実的
でないため、ＳＩＭＯＸウェハを用いて優れた特性の薄
膜ＭＯＳＦＥＴ等を作製することができないという問題
があった。
本発明は、用いるシリコンウェハの不純物濃度に関わら
ず、不純物濃度の低いＳｏｌ膜を有するＳＩＭＯＸウェ
ハの製造方法を提供することを目的とする。
ず、不純物濃度の低いＳｏｌ膜を有するＳＩＭＯＸウェ
ハの製造方法を提供することを目的とする。
上記の目的は、本発明によれば、表面下の所定深さに素
子間分離用埋込み酸化膜を存し、表面と埋込み酸化膜と
の間のウェハ表層領域を電子素子形成領域として用いる
半導体装置の製造方法において、 シリコンウェハの主面上に上記所定深さ以上の厚さのノ
ンドープシリコン層をエピタキシャル成長させた後、こ
のノンドープシリコン層の表面から上記所定深さに応じ
た注入深さで酸素イオンを注入してから熱処理すること
により、上記酸素イオン注入領域のシリコンを上記注入
された酸素で酸化して埋込み酸化膜を形成することを特
徴とする半導体装置の製造方法によって達成される。
子間分離用埋込み酸化膜を存し、表面と埋込み酸化膜と
の間のウェハ表層領域を電子素子形成領域として用いる
半導体装置の製造方法において、 シリコンウェハの主面上に上記所定深さ以上の厚さのノ
ンドープシリコン層をエピタキシャル成長させた後、こ
のノンドープシリコン層の表面から上記所定深さに応じ
た注入深さで酸素イオンを注入してから熱処理すること
により、上記酸素イオン注入領域のシリコンを上記注入
された酸素で酸化して埋込み酸化膜を形成することを特
徴とする半導体装置の製造方法によって達成される。
第１図（ａ）、（ｂｌ）、（ｂ２）、（Ｃ１）、（Ｃ２
）、（ｄｌ）、（ｄ２）を参照して本発明の方法の原理
を説明する。
）、（ｄｌ）、（ｄ２）を参照して本発明の方法の原理
を説明する。
同図には、ノンドープシリコン層の厚さあるいは酸素イ
オン注入領域の形成位置（埋込み酸化膜の形成位置）に
対応して、２通りの工程の流れ、（ａ）−（ｂ １）
−（ｃ １）−（ｄ １）と、（ａ）−（ｂ２）−（Ｃ
２＞−（ｄ２）とを示しである。
オン注入領域の形成位置（埋込み酸化膜の形成位置）に
対応して、２通りの工程の流れ、（ａ）−（ｂ １）
−（ｃ １）−（ｄ １）と、（ａ）−（ｂ２）−（Ｃ
２＞−（ｄ２）とを示しである。
同図（ａ）に示したシリコンウェハ１の主面上に、同ｆ
ｆ１（ｂｌ）またはくｂ２）のようにシリコン層２をエ
ピタキシャル成長させた後、同図（Ｃ１〉または（Ｃ２
）のようにこのシリコン層２の表面から酸素イオン３を
注入して酸素イオン注入領域４を形成し、ついで高温熱
処理を施すことにより酸素イオン注入領域４のシリコン
を注入酸素で酸化して同図（ｄｌ）または（ｄ２）のよ
うに埋込み酸化膜６を形成する。これにより、表面９と
埋込み酸化膜６との間の表層領域がＳＯＩＯｓＯ４て画
成されたＳＩＭＯＸウェハ１０が得られる。
ｆ１（ｂｌ）またはくｂ２）のようにシリコン層２をエ
ピタキシャル成長させた後、同図（Ｃ１〉または（Ｃ２
）のようにこのシリコン層２の表面から酸素イオン３を
注入して酸素イオン注入領域４を形成し、ついで高温熱
処理を施すことにより酸素イオン注入領域４のシリコン
を注入酸素で酸化して同図（ｄｌ）または（ｄ２）のよ
うに埋込み酸化膜６を形成する。これにより、表面９と
埋込み酸化膜６との間の表層領域がＳＯＩＯｓＯ４て画
成されたＳＩＭＯＸウェハ１０が得られる。
シリコン層２をノンドープでエピタキシャル成長させる
ことにより、シリコンウェハ１の不純物濃度に関係なく
、不純物濃度の低いノンドープＳＯ■膜５を得ることが
できる。
ことにより、シリコンウェハ１の不純物濃度に関係なく
、不純物濃度の低いノンドープＳＯ■膜５を得ることが
できる。
シリコン層２のエピタキシャル成長は、ＣＶＤその他の
通常行われているエピタキシャル成長方法により行う。
通常行われているエピタキシャル成長方法により行う。
上記段階（ｂｌ）またはくｂ２）でエピタキシャル成長
させるシリコン層２の厚さは、埋込み酸化膜６を形成す
る所定深さ以上（すなわち必要なＳＯＩＯｓＯ４さ以上
）とする。シリコン層２をこの厚さで形成しておき、酸
素イオンを上記所定深さに応じた注入深さで注入すると
、酸素イオン注入領域４は、同図（Ｃ１）のように用い
たウェハ１とエピタキシャル成長シリコン層２の両者に
跨がる深さの範囲に形成されるか、あるいは同図（Ｃ２
）のようにエピタキシャル成長シリコン層２の内部に形
成される。したがって、上記段階（ｄｌ）または（ｄ２
）で、酸素イオン注入領域４に対応した位置に形成され
る埋込み酸化膜６より上方に画成されるＳＯＩＯｓＯ４
必ずエピタキシャル成長シリコン層２のみから成り、用
いたウェハ１の部分を含むことはない。これにより、シ
リコン層２をノンドープでエピタキシャル成長させれば
、これと本質的に同じ不純物濃度のＳＯＩＯｓＯ４るこ
とができる。
させるシリコン層２の厚さは、埋込み酸化膜６を形成す
る所定深さ以上（すなわち必要なＳＯＩＯｓＯ４さ以上
）とする。シリコン層２をこの厚さで形成しておき、酸
素イオンを上記所定深さに応じた注入深さで注入すると
、酸素イオン注入領域４は、同図（Ｃ１）のように用い
たウェハ１とエピタキシャル成長シリコン層２の両者に
跨がる深さの範囲に形成されるか、あるいは同図（Ｃ２
）のようにエピタキシャル成長シリコン層２の内部に形
成される。したがって、上記段階（ｄｌ）または（ｄ２
）で、酸素イオン注入領域４に対応した位置に形成され
る埋込み酸化膜６より上方に画成されるＳＯＩＯｓＯ４
必ずエピタキシャル成長シリコン層２のみから成り、用
いたウェハ１の部分を含むことはない。これにより、シ
リコン層２をノンドープでエピタキシャル成長させれば
、これと本質的に同じ不純物濃度のＳＯＩＯｓＯ４るこ
とができる。
また、高温熱処理中にシリコンの酸化により形成される
埋込み酸化膜６は、その成長の初期から不純物拡散に対
する障壁として作用し、用いたウェハ１中の不純物が高
温熱処理中にエピタキシャル成長シリコン層２へ混入す
るのを防止する。
埋込み酸化膜６は、その成長の初期から不純物拡散に対
する障壁として作用し、用いたウェハ１中の不純物が高
温熱処理中にエピタキシャル成長シリコン層２へ混入す
るのを防止する。
以下に実施例により本発明を更に詳細に説明する。
〔実施例〕
第１図に示した手順（ａ）−（ｂ １）−（ｃ １）（
ｄｌ）でＳＩＭＯＸウェハを作製した。
ｄｌ）でＳＩＭＯＸウェハを作製した。
同図（ａ）に示した抵抗値１０Ωｃｍ （換算不純物濃
度１０１５／Ｃｍ”）のＰ型のシリコンウェハ１の主面
（１００）面上に、同図（ｂｌ）のようにノンドープシ
リコン層２ （厚さ０．３μｎ）をＣＶＤによりエピタ
キシャル成長させた。次に、同図（Ｃ１）のようにこの
ノンドープシリコン層２の表面から酸素イオン３を注入
して、シリコンウェハ１とノンドープシリコン層２に跨
がる位置に酸素イオン注入領域４を形成した。酸素イオ
ン注入は、加速エネルギー２００ｋｅ■、ドーズ量２Ｘ
１０”／ｃｍ２の条件で行った。次いで、Ａｒ雰囲気中
（酸素を十分の数パーセント含有していてもよい）で１
３００℃×６時間の熱処理を行った。これにより、同図
（ｄｌ）のように表層領域に厚さ０．２μｍのＳＯＩＯ
ｓＯ４し、その下に厚さ０．４２μｍの埋込み酸化膜６
を有するＳＩＭＯＸウェハ１０を得た。
度１０１５／Ｃｍ”）のＰ型のシリコンウェハ１の主面
（１００）面上に、同図（ｂｌ）のようにノンドープシ
リコン層２ （厚さ０．３μｎ）をＣＶＤによりエピタ
キシャル成長させた。次に、同図（Ｃ１）のようにこの
ノンドープシリコン層２の表面から酸素イオン３を注入
して、シリコンウェハ１とノンドープシリコン層２に跨
がる位置に酸素イオン注入領域４を形成した。酸素イオ
ン注入は、加速エネルギー２００ｋｅ■、ドーズ量２Ｘ
１０”／ｃｍ２の条件で行った。次いで、Ａｒ雰囲気中
（酸素を十分の数パーセント含有していてもよい）で１
３００℃×６時間の熱処理を行った。これにより、同図
（ｄｌ）のように表層領域に厚さ０．２μｍのＳＯＩＯ
ｓＯ４し、その下に厚さ０．４２μｍの埋込み酸化膜６
を有するＳＩＭＯＸウェハ１０を得た。
こ（７）Ｓ ＩＭＯｘつ、ハ１０（７）ＳｏＩ膜５の不
純物濃度は抵抗値からの換算で約１０１３／ｃｍ３であ
り、用いたウェハ１の換算不純物濃度１０１５／ｃｍ３
に比べてｌ／１００程度の低い不純物濃度が得られた。
純物濃度は抵抗値からの換算で約１０１３／ｃｍ３であ
り、用いたウェハ１の換算不純物濃度１０１５／ｃｍ３
に比べてｌ／１００程度の低い不純物濃度が得られた。
以上説明したように、本発明の方法によれば、用いるシ
リコンウェハの不純物濃度に関わらず、不純物濃度の低
いＳｏｌ膜を有するＳＩＭＯＸウェハを得ることができ
る。これにより、特性が極めて優れた薄膜ＭＯＳＦＥＴ
等のデバイスを実現することができる。
リコンウェハの不純物濃度に関わらず、不純物濃度の低
いＳｏｌ膜を有するＳＩＭＯＸウェハを得ることができ
る。これにより、特性が極めて優れた薄膜ＭＯＳＦＥＴ
等のデバイスを実現することができる。
第１図は、本発明に従って埋込み酸化膜を形成してＳＩ
ＭＯＸウェハを製造する手順を示す断面図、および 第２図は、従来の方法で埋込み酸化膜を形成してＳ Ｉ
ＭＯＸウェハを製造する手順を示す断面図である。 １・・・シリコンウェハ、 ２・・・エピタキシャル成長させたノンドープシリコン
層、 ３・・・酸素イオン、 ４・・・酸素イオン注入領域、 ５・・・Ｓｏｌ膜、 ６・・・埋込み酸化膜、９・・
・ＳＩＭＯＸウェハ１０の表面、１０・・・ＳＩＭＯＸ
ウェハ。 （ｂｌ） （ｂ２）
ＭＯＸウェハを製造する手順を示す断面図、および 第２図は、従来の方法で埋込み酸化膜を形成してＳ Ｉ
ＭＯＸウェハを製造する手順を示す断面図である。 １・・・シリコンウェハ、 ２・・・エピタキシャル成長させたノンドープシリコン
層、 ３・・・酸素イオン、 ４・・・酸素イオン注入領域、 ５・・・Ｓｏｌ膜、 ６・・・埋込み酸化膜、９・・
・ＳＩＭＯＸウェハ１０の表面、１０・・・ＳＩＭＯＸ
ウェハ。 （ｂｌ） （ｂ２）
Claims (1)
- 【特許請求の範囲】 １、表面下の所定深さに素子間分離用埋込み酸化膜を有
し、表面と埋込み酸化膜との間のウェハ表層領域を電子
素子形成領域として用いる半導体装置の製造方法におい
て、 シリコンウェハの主面上に上記所定深さ以上の厚さのノ
ンドープシリコン層をエピタキシャル成長させた後、こ
のノンドープシリコン層の表面から上記所定深さに応じ
た注入深さで酸素イオンを注入してから熱処理すること
により、上記酸素イオン注入領域のシリコンを上記注入
された酸素で酸化して埋込み酸化膜を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2967390A JPH03235348A (ja) | 1990-02-13 | 1990-02-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2967390A JPH03235348A (ja) | 1990-02-13 | 1990-02-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03235348A true JPH03235348A (ja) | 1991-10-21 |
Family
ID=12282633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2967390A Pending JPH03235348A (ja) | 1990-02-13 | 1990-02-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03235348A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191140A (ja) * | 1995-01-09 | 1996-07-23 | Nec Corp | Ｓｏｉ基板の製造方法 |
-
1990
- 1990-02-13 JP JP2967390A patent/JPH03235348A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191140A (ja) * | 1995-01-09 | 1996-07-23 | Nec Corp | Ｓｏｉ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPS6159853A (ja) | シリコン結晶体構造 | |
| JPS62286283A (ja) | 半導体装置 | |
| JPH0521706A (ja) | 半導体装置及びその製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPH10209453A (ja) | 半導体装置およびその製造方法 | |
| JPH03235348A (ja) | 半導体装置の製造方法 | |
| JP2002299590A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPS62219562A (ja) | 埋込絶縁層型のｓｏｉ素子 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JPS59138363A (ja) | 半導体装置及びその製造方法 | |
| JPS61128542A (ja) | 半導体装置の製造方法 | |
| JPH06196635A (ja) | 半導体装置およびその製造方法 | |
| JPS641933B2 (ja) | ||
| JPS59231833A (ja) | 半導体装置及びその製造法 | |
| JPH09232329A (ja) | 半導体装置の製造方法 | |
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPS63107165A (ja) | 半導体装置とその製造法 | |
| JPS5833702B2 (ja) | 半導体基体の製法 | |
| JPH05343416A (ja) | 半導体装置の製造方法 | |
| JPS63234547A (ja) | 半導体素子の製造方法 | |
| JPS6154256B2 (ja) | ||
| JPS62193171A (ja) | 電界効果半導体装置の製造方法 | |
| JPS62183138A (ja) | 半導体装置の素子分離法 |