JPH06177036A - 半導体薄膜結晶の成長方法 - Google Patents

半導体薄膜結晶の成長方法

Info

Publication number
JPH06177036A
JPH06177036A JP4330523A JP33052392A JPH06177036A JP H06177036 A JPH06177036 A JP H06177036A JP 4330523 A JP4330523 A JP 4330523A JP 33052392 A JP33052392 A JP 33052392A JP H06177036 A JPH06177036 A JP H06177036A
Authority
JP
Japan
Prior art keywords
thin film
low temperature
silicon thin
ion implantation
phase crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4330523A
Other languages
English (en)
Other versions
JP3240719B2 (ja
Inventor
Takashi Noguchi
隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33052392A priority Critical patent/JP3240719B2/ja
Publication of JPH06177036A publication Critical patent/JPH06177036A/ja
Priority to US08/438,792 priority patent/US5627086A/en
Application granted granted Critical
Publication of JP3240719B2 publication Critical patent/JP3240719B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 半導体単結晶薄膜の形成工程の簡略化をはか
る。 【構成】 基体１１上にアモルファス状シリコン薄膜１
２を被着形成する工程と、アモルファス状シリコン薄膜
１２の所定位置に、選択的にイオン注入するイオン注入
工程と、低温固相結晶化工程とを採って半導体単結晶１
３を成長する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明半導体薄膜結晶の成長方法
に係わる。
【０００２】
【従来の技術】高抵抗負荷型のスタティック・ランダム
・アクセス・メモリ（ＳＲＡＭ）では、多結晶半導体す
なわち多結晶シリコンで形成した負荷型メモリセルが用
いられている。しかしながら、高抵抗負荷型のＳＲＡＭ
は、動作マージン、信頼性、スタンバイ電流等を充分に
確保することが困難である。
【０００３】そこで、この問題を解決するために、半導
体基体上に、膜質の均一性にすぐれた多結晶半導体例え
ば多結晶シリコンを形成し、これに形成した薄膜トラン
ジスタを負荷素子として用いた積層型ＳＲＡＭが提案さ
れている。
【０００４】また、薄膜トランジスタは、例えば液晶表
示装置の画像駆動にも用いられているところである。
【０００５】ところが、多結晶シリコンは、単結晶シリ
コンに比し、未結合手いわゆるダングリングボンドが高
密度に存在することから、トランジスタのスイッチオフ
時においてはリーク電流の発生原因となり、またスイッ
チオン時の動作速度を低下させる原因となる。
【０００６】このダングリングボンドを減少させるの
に、水素ドーピングを行ってこのダングリングボンドに
水素を結合させるという方法も採られているが、いずれ
にせよ特性向上において、結晶欠陥の少ない膜質にすぐ
れた多結晶シリコンを成長させることが重要である。
【０００７】多結晶シリコンの生成方法としては、一般
に化学的気相成長法（ＣＶＤ法）や、固体成長法（ＳＰ
Ｃ法）等が提案されている。
【０００８】この固体成長法では、結晶粒の粒径を１μ
ｍ以上に形成することができ、このような大きな結晶粒
上に薄膜トランジスタを形成する場合、低リークで電流
駆動能力の大きなトランジスタを得ることが可能とな
る。
【０００９】しかしながら、この固体成長法は、その育
成される結晶粒の位置が不確定すなわちランダムである
ことから、薄膜にトランジスタを形成した場合、そのチ
ャネル部に粒界が存在するこになって、必ずしも、低リ
ーク化、電流駆動能力の向上をはかることができず、特
性のばらつき大きくなるという問題点がある。
【００１０】一方、このような問題点の解決をはかるも
のとして、選択された特定位置に結晶粒の育成を行うこ
とができるようにした結晶成長方法の提案もなされてい
る（例えば、H,Kumomi他、"Control of Grain-Location
in Solid State Crystallization of Si" Extended A
bstracts of the 22nd(1990 International) Conferenc
e on Solid State Devices and Materials,Sendai, 199
0,pp1159-1160 及び特開平３ー１２５４２号公報参
照）。
【００１１】この場合の一例を図２を参照して説明する
と、この場合、図２Ａに示すように、基体１、例えばＳ
ｉＯ2 層上に多結晶シリコン薄膜２を堆積成膜する。そ
して、例えばこの多結晶シリコン薄膜２に全面的に低ド
ーズ量をもってＳｉイオンをイオン注入する。
【００１２】その後、多結晶シリコン薄膜２上に、フォ
トリソグラフィ技術を用いてフォトレジストのマスク３
を、単結晶領域を形成する領域に応じて選択的に形成す
る。その後、高ドーズ量をもってマスク３によって被覆
されていない部分にＳｉイオンをイオン注入する。
【００１３】その後、図２Ｃに示すように、マスク３を
除去し、低温固相成長のアニールを行う。このようにす
ると、多結晶シリコン薄膜３の、そのイオン注入濃度の
低い部分すなわちマスク３が形成されていない部分から
結晶成長が開始されて半導体薄膜単結晶４が形成され
る。すなわち、予め決めた位置、つまり確定された位置
に単結晶育成を行うことができる。
【００１４】つまり、この場合の結晶成長は、イオン注
入の濃度の高低による結晶成長の核発生の潜伏時間の差
（J.Electrochem.Soc.:SOLID-STATE SCIENCE AND TECHN
OLOGY,July 1987 p1775 Fig.5 参照）を利用するもので
あり、濃度の低い方が濃度が高い場合より核発生の潜伏
時間が短いことからこの低濃度部から先に結晶成長核の
発生が生じ、ここから結晶が成長していくようにしたも
のである。
【００１５】この方法によるときは、確定された位置に
単結晶粒の形成がなされた半導体薄膜単結晶が形成され
るので、この位置に例えば薄膜トランジスタを形成する
ことによってそのチャネルが粒界に形成されるような不
都合を回避でき、特性の良い薄膜トランジスタを構成す
ることができる。
【００１６】しかしながら、この方法による場合少なく
とも２回のイオン注入を行うものであり、イオン注入の
作業はたとえ１回でもこれが増えることによる作業時間
の増大、作業の煩雑さは、きわめて大きい。
【００１７】
【発明が解決しようとする課題】本発明は、半導体薄膜
結晶の成長方法において、イオン注入作業の低減化、ひ
ては、スループットの向上をはかる。
【００１８】
【課題を解決するための手段】本発明は、例えばその一
例の工程図を図１に示すように、基体１１上にアモルフ
ァス状シリコン薄膜１２を被着形成する工程（図１Ａ）
と、アモルファス状シリコン薄膜１２の所定位置に、選
択的イオン注入を行うイオン注入工程と、低温固相結晶
化工程とを採って半導体薄膜結晶１３を成長させる（図
１Ｂ）。
【００１９】本発明は、上述の方法において、アモルフ
ァス状シリコン薄膜１２の被着形成を５４０℃以下の低
温化学的気相成長（ＣＶＤ）によって行う。
【００２０】また、本発明は、上述の方法において、イ
オン注入工程後の、低温固相結晶化工程前に、固相結晶
化が生じることのない６００℃未満の低温アニール工程
を採る
【００２１】さらに、本発明は、上述の選択的イオン注
入を１．５×１０15／ｃｍ2 以上のドーズ量をもって行
う。
【００２２】
【作用】上述したアモルファス状シリコン薄膜１２とし
て堆積成膜することによって低ドーズのイオン注入を行
うことなく、単に選択的に高濃度すなわち高ドーズのイ
オン注入を行うのみで、単結晶化を行うことができた。
【００２３】このアモルファス状シリコン薄膜１２の堆
積成膜は、低温、ことに５４０℃以下の基体温度下での
低温ＣＶＤで形成することで形成できるものであり、ま
た、選択的イオン注入を１．５×１０15／ｃｍ2 以上の
ドーズ量をもって行い、低温固相結晶化のアニールに先
立ってその固相結晶化がなされる温度の６００℃未満、
すなわち固相結晶化が行われることのない低温で予めア
ニールを施しておくことによって、その結晶核の潜伏時
間が、従来少なくとも１６時間以上であったところを、
３０分〜１５時間に短縮化できることから、その後の固
相結晶化のアニール時間が従来３０時間程度であったも
のを１５〜２０時間に短縮できるとともに、均質でより
すぐた結晶性を有する半導体薄膜結晶１３を得ることが
できた。
【００２４】
【実施例】図１を参照して本発明の実施例を詳細に説明
する。
【００２５】図１Ａに示すように、基体１上に、５４０
℃以下の低温ＣＶＤを行う。この低温ＣＶＤは、減圧Ｃ
ＶＤによって例えばＳｉＨ4 を用いて５００℃〜５４０
℃、Ｓｉ2 Ｈ6 を用いて４５０℃〜５４０℃で、プラズ
マＣＶＤによって１００℃以上望ましくは２００℃〜５
４０℃の堆積温度すなわち基体温度で、例えば４０ｎｍ
の厚さにアモルファス状シリコン薄膜１２を堆積成膜す
る。
【００２６】基体１は、石英基板等の絶縁基体、或い
は、例えば半導体基板上にＳｉＯ2 等の絶縁層が形成さ
れた基体等である。
【００２７】そしてこれの上に形成したアモルファス状
シリコン薄膜１２上に、例えば、フォトレジストを全面
的に塗布し、その後フォトリソグラフィによってこのフ
ォトレジストを所定のパターン例えば所要の間隔を有す
る例えばストライプ状、格子状等のパターン化してイオ
ン注入のマスク１４を形成する。
【００２８】次に、イオン注入作業を行ってマスク１４
によって覆われていない部分に１．５×１０15／ｃｍ2
以上で、結晶性を損なうことのない程度の例えば５×１
０15／ｃｍ2 以下のドーズ量をもって、最終的に得る半
導体に対して電気的、化学的特性に影響を与えない、す
なわち中性の元素、望ましくはアモルファス状シリコン
薄膜１２の構成元素と同一のＳｉ、或いはその他の例え
ばＡｒ、Ｎｅ、Ｃａ等のいずれかのイオンの注入を行
う。
【００２９】その後、マスク１４をアッシング等によっ
て除去する。
【００３０】次に、固相結晶化が生じることのない温度
の６００℃未満でアモルファス状シリコン薄膜１２の堆
積成膜温度より高い温度をもってＮ2 雰囲気中で例えば
２時間以下の熱処理すなわちプリアニールを行う。
【００３１】その後、Ｎ2 雰囲気中で６００℃以上の低
温固相結晶化処理を１５〜２０時間行う。
【００３２】このようにすると、マスク１４が存在して
いてイオン注入が殆どなされていない部分の結晶成長核
の発生の潜伏時間が短いことから、此処で先に結晶の成
長が生じこれが核となって、高濃度のイオン注入がなさ
れて結晶成長核の発生が抑制されている部分へと単結晶
化が進行されて半導体薄膜単結晶１３が形成される。す
なわち、この半導体薄膜単結晶１３は、図１Ａで示した
マスクの形成位置で規定された位置に形成されることに
なる。
【００３３】つまり、この単結晶領域１３（単結晶粒）
の位置は、確定されている。
【００３４】このようにして形成された半導体薄膜単結
晶１３部に通常の方法を採って例えば薄膜ＭＩＳ（絶縁
ゲート型）トランジスタを形成する。
【００３５】このように形成されたトランジスタは、そ
のチャネルを確実に結晶粒界から外して形成することが
できるので、低リークの均一な信頼性の高いトランジス
タを構成することができることになる。
【００３６】上述の本発明方法では、低温、ことに５４
０℃以下の基体温度下での低温ＣＶＤでアモルファス状
シリコン薄膜１２として堆積成膜することによって、低
ドーズのイオン注入を行うことなく、単に選択的に高濃
度すなわち高ドーズのイオン注入を行うのみで、単結晶
化を行うことができた。
【００３７】そして、その選択的イオン注入を１．５×
１０15／ｃｍ2 以上のドーズ量をもって行い、低温固相
結晶化のアニールに先立ってその固相結晶化がなされる
温度の６００℃未満、すなわち固相結晶化が行われるこ
とのない低温でプリアニールを施しておくことによっ
て、その結晶核の潜伏時間が、従来少なくとも１６時間
以上であったところを、３０分〜１５時間に短縮化でき
ることから、その後の固相結晶化のアニール時間が従来
３０時間程度であったものを１５〜２０時間に短縮でき
た。
【００３８】そして、本発明方法では、均質でよりすぐ
た結晶性を有する半導体薄膜結晶１３を得ることができ
た。
【００３９】
【発明の効果】上述したように、本発明では、低濃度イ
オン注入を採ることなく高濃度イオン注入の一回のイオ
ン注入作業で良いこと、更に固相結晶化のアニール時間
を短縮できることからその生産性は著しく向上する。
【００４０】また、本発明方法によって得た半導体薄膜
結晶は、すぐれた膜質、結晶性を有すること、さらにそ
の形成位置がランダムではなく特定されたつまり確定さ
れた位置に形成できることから、これに対して半導体素
子例えば薄膜トランジスタを形成するときは、特性、例
えば低リーク、高電流駆動能力を有し、安定した信頼性
の高いトランジスタを構成することができ、ＳＲＡＭ
や、液晶表示装置等に適用してその実用上の利益はきわ
めて大である。
【図面の簡単な説明】
【図１】本発明方法の一例の各工程の断面図である。
【図２】従来方法の各工程における断面図である。
【符号の説明】
１１ 基板 １２ アモルファス状シリコン薄膜 １３ 半導体薄膜結晶 １４ イオン注入マスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基体上にアモルファス状シリコン薄膜を
    被着形成する工程と、 上記アモルファス状シリコン薄膜の所定位置に、選択的
    イオン注入を行うイオン注入工程と、 低温固相結晶化工程とを採って半導体単結晶を成長する
    ことを特徴とする半導体薄膜結晶の成長方法。
  2. 【請求項２】 上記アモルファス状シリコン薄膜の被着
    形成を、５４０℃以下の低温化学的気相成長によって行
    うことを特徴とする請求項１に記載の半導体薄膜結晶の
    成長方法。
  3. 【請求項３】 上記イオン注入工程後の、上記低温固相
    結晶化工程前に、固相結晶化が生じることのない６００
    ℃未満の低温アニール工程を採ることを特徴とする請求
    項１に記載の半導体薄膜結晶の成長方法。
  4. 【請求項４】 上記選択的イオン注入を１．５×１０15
    ／ｃｍ2 以上のドーズ量としたことを特徴とする請求項
    １に記載の半導体薄膜結晶の成長方法。
JP33052392A 1992-12-10 1992-12-10 半導体薄膜結晶の成長方法 Expired - Lifetime JP3240719B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33052392A JP3240719B2 (ja) 1992-12-10 1992-12-10 半導体薄膜結晶の成長方法
US08/438,792 US5627086A (en) 1992-12-10 1995-05-11 Method of forming thin-film single crystal for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33052392A JP3240719B2 (ja) 1992-12-10 1992-12-10 半導体薄膜結晶の成長方法

Publications (2)

Publication Number Publication Date
JPH06177036A true JPH06177036A (ja) 1994-06-24
JP3240719B2 JP3240719B2 (ja) 2001-12-25

Family

ID=18233590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33052392A Expired - Lifetime JP3240719B2 (ja) 1992-12-10 1992-12-10 半導体薄膜結晶の成長方法

Country Status (2)

Country Link
US (1) US5627086A (ja)
JP (1) JP3240719B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158290A (ja) * 2005-12-01 2007-06-21 Au Optronics Corp 有機発光ダイオード（ｏｌｅｄ）ディスプレイパネルおよびそのポリシリコンチャネル層を形成する方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072005B2 (ja) * 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6383899B1 (en) * 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6437403B1 (en) * 1999-01-18 2002-08-20 Sony Corporation Semiconductor device
US6265250B1 (en) * 1999-09-23 2001-07-24 Advanced Micro Devices, Inc. Method for forming SOI film by laser annealing
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
US20070026588A1 (en) * 2005-07-28 2007-02-01 Te-Hua Teng Method of fabricating a thin film transistor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
JPS5856467A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
JPS60105216A (ja) * 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPS61261286A (ja) * 1985-05-14 1986-11-19 Nec Corp 半導体装置用基板の製造方法
JPS6310573A (ja) * 1986-07-02 1988-01-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0787178B2 (ja) * 1987-06-12 1995-09-20 工業技術院長 単結晶半導体薄膜の形成方法
US4904611A (en) * 1987-09-18 1990-02-27 Xerox Corporation Formation of large grain polycrystalline films
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
JPH03250728A (ja) * 1990-02-28 1991-11-08 Toshiba Corp 多結晶シリコンの製造方法
JP2882844B2 (ja) * 1990-03-29 1999-04-12 富士ゼロックス株式会社 薄膜半導体装置の製造方法
JPH0492413A (ja) * 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
JPH04120721A (ja) * 1990-09-11 1992-04-21 Casio Comput Co Ltd 半導体装置およびその製造方法
JPH04139728A (ja) * 1990-10-01 1992-05-13 Canon Inc 多結晶電界効果トランジスタの製造方法
JPH04255213A (ja) * 1991-02-07 1992-09-10 Nec Corp シリコン結晶の形成方法
JP3060261B2 (ja) * 1991-03-19 2000-07-10 株式会社半導体エネルギー研究所 半導体装置の製造方法
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
GB9114018D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158290A (ja) * 2005-12-01 2007-06-21 Au Optronics Corp 有機発光ダイオード（ｏｌｅｄ）ディスプレイパネルおよびそのポリシリコンチャネル層を形成する方法
US8030146B2 (en) 2005-12-01 2011-10-04 Au Optronics Corp. Organic light emitting diode (OLED) display panel and method of forming polysilicon channel layer thereof

Also Published As

Publication number Publication date
US5627086A (en) 1997-05-06
JP3240719B2 (ja) 2001-12-25

Similar Documents

Publication Publication Date Title
US6403497B1 (en) Method of manufacturing semiconductor device by two stage heating of deposited noncrystalline semiconductor
US4808546A (en) SOI process for forming a thin film transistor using solid phase epitaxy
JP3240719B2 (ja) 半導体薄膜結晶の成長方法
JP3220864B2 (ja) 半導体装置の製造方法
JPH05275449A (ja) 薄膜半導体装置及びその製造方法
JP4115789B2 (ja) 半導体装置の製造方法
JPH05275448A (ja) 薄膜半導体装置の製造方法
JPH0555142A (ja) 非晶質半導体層の結晶化方法
JPH04252018A (ja) 多結晶シリコン膜の形成方法
JPH06132218A (ja) 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法
JP2864623B2 (ja) 半導体装置の製造方法
JP2687394B2 (ja) 半導体装置の製造方法
JPH0468770B2 (ja)
JP2592984B2 (ja) シリコン薄膜の製造方法
JPH03200319A (ja) 多結晶シリコンの形成方法
JPH04186634A (ja) 薄膜半導体装置の製造方法
KR960004903B1 (ko) 반도체장치의 제조방법
JPH01214110A (ja) 半導体装置の製造方法
JPH0547660A (ja) 半導体薄膜の固相成長方法
JP2699578B2 (ja) 半導体薄膜の製造方法およびこれを用いた薄膜トランジスタの製造方法
JPS63307776A (ja) 薄膜半導体装置とその製造方法
JPH07240527A (ja) 薄膜トランジスタの製造方法
JPH06188266A (ja) 半導体装置の製造方法
JPH06260505A (ja) 半導体結晶の成長方法
JPH04286370A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 12